TWI684244B - 圖案化可變寬度金屬化線之方法 - Google Patents
圖案化可變寬度金屬化線之方法 Download PDFInfo
- Publication number
- TWI684244B TWI684244B TW107143431A TW107143431A TWI684244B TW I684244 B TWI684244 B TW I684244B TW 107143431 A TW107143431 A TW 107143431A TW 107143431 A TW107143431 A TW 107143431A TW I684244 B TWI684244 B TW I684244B
- Authority
- TW
- Taiwan
- Prior art keywords
- mandrel
- mask layer
- layer
- etching
- patent application
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000001465 metallisation Methods 0.000 title claims abstract description 33
- 238000000059 patterning Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims description 124
- 125000006850 spacer group Chemical group 0.000 claims description 68
- 238000005530 etching Methods 0.000 claims description 62
- 238000001459 lithography Methods 0.000 claims description 60
- 238000000151 deposition Methods 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 187
- 238000004519 manufacturing process Methods 0.000 description 67
- 238000001020 plasma etching Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Micromachines (AREA)
Abstract
於一金屬化層中圖案化具有可變寬度的金屬化線的方法。一第一芯軸層形成於一遮罩層的上方，該遮罩層覆在一第二芯軸層上。蝕刻該第一芯軸層以形成具有可變寬度的芯軸線。該第一非芯軸溝槽於該遮罩層中被蝕刻，其中，該非芯軸溝槽具有可變寬度。該第一芯軸線用於蝕刻該遮罩層中的芯軸溝槽，使得該芯軸線與第一非芯軸線定義一芯軸圖案。根據該芯軸圖案蝕刻該第二芯軸層以形成第二芯軸線，該第二芯軸線具有複數個第一芯軸線的該可變寬度與複數個非芯軸溝槽的該可變寬度。
Description
本發明關於半導體裝置製造和積體電路，更詳而言之，關於圖案化積體電路的金屬化層中的金屬線的方法。
積體電路中的金屬化層用於提供積體電路的層與外部裝置之間的電連接。隨著電路尺寸的不斷縮小，不斷開發出用於圖案化和形成金屬化線的新方法，例如自對準多重圖案化技術，以克服現有製造設備在滿足對更新的、甚至更小的金屬化圖案在設計需求方面時所面臨到的限制。
於本發明的一實施例中，一種方法包括形成一第一芯軸層於一遮罩層的上方，該遮罩層覆在一第二芯軸層上。蝕刻該第一芯軸層以形成具有可變寬度的第一芯軸線。該第一非芯軸溝槽於該遮罩層中被蝕刻，其中，該非芯軸溝槽具有可變寬度。該第一芯軸線用於蝕刻該遮罩層中的芯軸溝槽，使得該芯軸線與第一非芯軸線定義一芯軸圖案。根據該芯軸圖案蝕刻該第二芯軸層以形成第二芯軸線，該第二芯軸線具有複數個第一芯軸線的該可變寬度與複數個非芯軸溝槽的該可變寬度。
100‧‧‧結構
105‧‧‧下電路結構層
110‧‧‧介電層
111‧‧‧金屬化溝槽
112‧‧‧金屬化線
120‧‧‧第一芯軸層
121‧‧‧第一芯軸線
130‧‧‧上遮罩層
131‧‧‧第一非芯軸溝槽
132‧‧‧第一芯軸溝槽
140‧‧‧第二芯軸層
141‧‧‧第二芯軸線
141a‧‧‧小的尖端至尖端切口
150‧‧‧中間遮罩層
160‧‧‧下遮罩層
161‧‧‧第二芯軸溝槽
162‧‧‧第二非芯軸溝槽
170、175‧‧‧犧牲蝕刻停止層
201‧‧‧間隔件材料
205‧‧‧第一芯軸間隔件
206‧‧‧空間
210、230、260‧‧‧微影堆疊
211‧‧‧圖案化抗蝕劑
212、275、285‧‧‧開口
215‧‧‧犧牲硬遮罩
220、264‧‧‧犧牲填充材料
231、271、281‧‧‧微影堆疊層
235、272‧‧‧圖案化抗蝕層
236‧‧‧切割開口
240‧‧‧間隔件材料
240a‧‧‧間隔件材料的部分
241‧‧‧第二芯軸間隔件
250、251‧‧‧填隙材料
255‧‧‧犧牲填隙材料
261‧‧‧抗蝕塊
262‧‧‧微影堆疊的部分、微影堆疊的剩餘部分
270、280‧‧‧圖案化微影堆疊
結合在本說明書中並構成本說明書的一部分的附圖用於說明本發明的各種實施例，並與上述的本發明的一般描述和下述的詳細描述一起，用於說明本發明的各實施例。
第1圖至第34圖為根據本發明的實施例，顯示了處於一製程方法的各製造階段的一結構的橫截面圖。
第2A圖為該結構的額頂視圖，其中，第2圖為沿線2-2的橫截面圖。
第7A圖為該結構的頂視圖，其中，第7圖為沿線7-7的橫截面圖。
第10A圖為該結構的頂視圖，其中，第10圖為沿線10-10的橫截面圖。
第13A圖為該結構的頂視圖，其中，第13圖為沿線13-13的橫截面圖。
第14A圖為該結構的頂視圖，其中，第14圖為沿線14-14的橫截面圖。
第15A圖為該結構的頂視圖，其中，第15圖為沿線15-15的橫截面圖。
第18A圖為該結構的頂視圖，其中，第18圖為沿線18-18的橫截面圖。
第21A圖為該結構的頂視圖，其中，第21圖為沿線21-21的橫截面圖。
第28A圖為該結構的頂視圖，其中，第28圖為沿線28-28的橫截面圖。
第29A圖為該結構的頂視圖，其中，第29圖為沿線29-29的橫截面圖。
第30A圖為該結構的頂視圖，其中，第30圖為沿線30-30的橫截面圖。
第31A圖為該結構的頂視圖，其中，第31圖為沿線31-31的橫截面圖。
第32A圖為該結構的頂視圖，其中，第32圖為沿線32-32的橫截面圖。
參考第1圖，根據本發明的實施例，一結構100包括一個或多個下電路結構層105，一介電層110，一第一芯軸層120，一上遮罩層130，一第二芯軸層140，一中間遮罩層150，以及一下遮罩層160。結構100還可以包括位於第二芯軸層140上方的一犧牲蝕刻停止層170，以及位於介電層110上方的另一犧牲蝕刻停止層175。下電路結構層105可以包括一半導體基板，其包括主動和/或被動電路結構特徵，例如電晶體和二極體，以及在基板的上方形成並圖案化的附加電路結構層。介電層110可以是任何介電材料，其中，金屬化線將被圖案化，並由在金屬化線之間提供電隔離的介電材料所形成，如下文所進一步描述的。第一芯軸層120和第二芯軸層140可以由任何材料組成，例如，非晶矽(a-Si)，用於在多個圖案化製程中形成芯軸線，例如自對準雙圖案(SADP)或自對準四圖案(SAQP)製程。第一芯軸層120和第二芯軸層140可以由相同材料或不同材料組成。上遮罩層130和下遮罩層160可以由任何硬遮罩材料(例如氮化鈦)或其他遮罩材料組成。中間遮罩層150可以由任何硬遮罩材料或不同於下遮罩 層160的材料的其他類型的遮罩材料組成，使得下遮罩層160可相對於中間遮罩層150而被選擇性地蝕刻。例如，在下遮罩層160由氮化鈦組成的實施例中，中間遮罩層150可以由氮化矽組成。犧牲蝕刻停止層170和175可以是任何介電材料，例如，氮化矽，並可被提供為製造步驟的蝕刻停止層，如後詳述，其中，部分上遮罩層130或下遮罩層160被蝕刻。
參考第2圖和第2A圖，其中，相同的元件符號表示第1圖中的相同特徵，在處理方法的一後續製造階段，第一芯軸線121由第一芯軸層120的材料形成。第一芯軸線121可例如藉由一光微影蝕刻製程(photolithographic etch process)而形成。一光微影蝕刻製程可包括，例如，提供一微影堆疊於結構100的上方，以及一圖案化抗蝕層(patterned resist layer)於該微影堆疊的上方，其中，圖案化抗蝕層包括與待移除的第一芯軸層120的部分相對應的開口。根據圖案化抗蝕層蝕刻並移除微影堆疊，以暴露第一芯軸層120的待移除的部分。蝕刻並移除第一芯軸層120的暴露部分，留下上遮罩層130上方的第一芯軸線121，並從第一芯軸線121的上方移除微影堆疊以及阻抗層的剩餘部分。如第2圖及第2A圖所示，第一芯軸線121可被圖案化以具有可變寬度。第一芯軸層120可藉由反應性離子蝕刻(RIE)製程或其他非等向性蝕刻而被蝕刻，非等向性蝕刻相對於上遮罩層130的材料而選擇性移除第一芯軸層120的材料。
參考第3圖，其中，相同的元件符號表示第2圖及第2A圖中的相同特徵，於該製程方法的一後續製造階段，一間隔件材料201沉積於第一芯軸線121和上遮罩層130的上方。間隔件材料201可以是通過任何沉積技術，例如，化學氣相沉積(CVD)或原子層沉積(ALD)，而沉積的一共形層，並可以由矽的氧化物、鈦的氧化物或其他介電材料組成。
參考第4圖，其中，相同的元件符號表示第3圖中的相同特徵，於該製程方法的一後續製造階段，間隔件材料201通過例如一反應性離子蝕刻而被蝕刻，以形成第一芯軸間隔件205在第一芯軸線121的側壁上。所得到的第一芯軸間隔件205可以具有一均勻的寬度，如第4圖所示，並且可在第一芯軸間隔件205之間定義空間206，該空間206具有可變寬度且暴露出該上遮罩層130中(至少部分)與第一非芯軸溝槽對應的部分，該第一非芯軸溝槽將被形成於上遮罩層130中，如後詳述。
參考第5圖，其中，相同的元件符號表示第2圖中的相同特徵，於該製程方法的一後續製造階段，一微影堆疊210與一圖案化抗蝕劑(patterned resist)211形成在結構100的上方。微影堆疊210可以包括一個或多個光微影層，例如一抗反射層以及一平坦化層。圖案化抗蝕劑211通過暴露部分微影堆疊210的開口212而被圖案化，並且對應於將被形成在上遮罩層130中的非芯軸線，而通常與第一芯軸間隔件205之間的空間206對準，如後詳述。如第5圖所示，圖案化抗蝕劑211的某些部分可以阻擋第一芯軸間隔件205之間的空間206的某些空間或部分，這些空間或部分對應於上遮罩層130在形成第一非芯軸溝槽時將保持未被蝕刻的部分。
參考第6圖，其中相同的元件符號表示第5圖中的相同特徵，於該製程方法的一後續階段，微影堆疊210的暴露部分被蝕刻，以暴露上遮罩層130的一部分，然後上遮罩層130的暴露部分被蝕刻以形成第一非芯軸溝槽131。由圖案化抗蝕劑211覆蓋的微影堆疊210的部分被保護而不受蝕刻微影堆疊210的暴露部分的影響，且在上遮罩層130的暴露部分被蝕刻以形成第一非芯軸溝槽131時，微影堆疊與第一芯軸間隔件205的剩餘部分會保護對應的下面部分的 上遮罩層130。微影堆疊210和/或上遮罩層130的蝕刻可例如包括一個或多個選擇性RIE製程。如本文所使用的，關於材料移除製程(例如，蝕刻)中的“選擇性”一詞表示在一適當的蝕刻劑選擇下，目標材料的材料移除率(即蝕刻率)大於暴露於該材料移除製程的至少另一材料的移除率。
參考第7圖及第7A圖，其中，相同的元件符號表示第6圖中的相同特徵，於該製程方法的一後續製造階段，移除微影堆疊210的剩餘部分，以及移除第一芯軸間隔件205。微影堆疊210和第一芯軸間隔件205可例如通過單一蝕刻製程被移除，也可通過多個單獨的蝕刻製程被移除。
參考第8圖，其中，相同的元件符號表示第7圖及第7A圖中的相同特徵，於該製程方法的一後續製造階段，一犧牲硬遮罩215形成在結構100的上方。犧牲硬遮罩可例如為一旋塗硬遮罩(spin-on hardmask；SOH)，其隨後例如通過一化學機械拋光(CMP)製程，與第一芯軸線121的頂表面被平坦化，使得犧牲硬遮罩215設置於第一非芯軸溝槽131的上方並位於第一芯軸線121之間。
參考第9圖，其中，相同的元件符號表示第8圖中的相同特徵，於該製程方法的一後續製造階段，移除第一芯軸線121以暴露下面部分的上遮罩層130，上遮罩層130的暴露部分則被蝕刻以於上遮罩層130中形成第一芯軸溝槽132。上遮罩層130的蝕刻可例如包括一選擇性RIE製程或其他非等向性蝕刻製程。
參考第10圖及第10A圖，其中，相同的元件符號表示第9圖中的相同特徵，於該製程方法的一後續製造階段，移除犧牲硬遮罩215的剩餘部分。第一芯軸溝槽132和第一非芯軸溝槽131共同在上遮罩層130中定義待使用的第二芯軸圖案，如後詳述，以於第二芯軸層140中形成第二芯軸線141。如第 10圖及第10A圖所示，第一芯軸溝槽132可具有可變的寬度，且第一非芯軸溝槽131可具有可變的寬度，從而根據一金屬化層的特殊設計要求，使得所有由第二芯軸層140所形成的第二芯軸線141同樣具有可變的寬度。
參考第11圖，其中，相同的元件符號表示第10圖及第10A圖中的相同特徵，於該製程方法的一後續製造階段，第一芯軸溝槽132和第一非芯軸溝槽131中填充一犧牲填充材料220，例如一玻璃或旋塗玻璃材料。犧牲填充材料220可被沉積在結構100的上方，隨後與上遮罩層130的頂表面被平坦化，如第11圖所示。
參考第12圖，其中，相同的元件符號表示第11圖中的相同特徵，於該製程方法的一後續製造階段，移除上遮罩層130的剩餘部分以暴露第二芯軸層140的部分或犧牲蝕刻停止層170的部分(如果包含犧牲蝕刻停止層170的話)。
參考第13圖及第13A圖，其中，相同的元件符號表示第12圖中的相同特徵，於該製程方法的一後續製造階段，蝕刻並移除第二芯軸層140的暴露部分。犧牲填充材料220保護下面部分的第二芯軸層140不受蝕刻製程的影響，以使第二芯軸層140的剩餘部分形成第二芯軸線141。如果包括犧牲蝕刻停止層170，則在蝕刻第二芯軸層140的暴露部分之前，可以蝕刻並移除犧牲蝕刻停止層170的暴露部分，或者可以在單一蝕刻步驟中連同下面部分的第二芯軸層140一起蝕刻。犧牲填充材料220隨後與下面部分的犧牲蝕刻停止層170(如果包括的話)一起被移除，以暴露第二芯軸線141。如第13圖及第13A圖所示，根據第一芯軸線121和第一非芯軸溝槽131的可變寬度，第二芯軸線141具有可變的寬度，如上所述。可例如藉由一選擇性RIE製程或其他非等向性蝕刻製程 蝕刻第二芯軸層140。
參考第14圖及第14A圖，其中，相同的元件符號表示第13圖及第13A圖中的相同特徵，於該製程方法的一後續製造階段，該製程還進一步包括形成切口(cut)於第二芯軸線141中。根據待形成的金屬化層，如果在對準的金屬線之間需要無法通過形成第一芯軸線121或第一非芯軸溝槽131來實現的小的尖端到尖端的間隔，則第二芯軸線141可以被切割，如上所述。例如，一金屬化層可以包括兩個對準的金屬化線，其被一空間所分割，此空間小於針對金屬化層所定義的臨界尺寸，且在形成第一芯軸線121時，不可能在對準的金屬化線之間形成如此小的空間。如果不需要這樣的小的尖端至尖端間隔，第14圖及第14A圖所示的步驟可以省略，該製程可如第16圖所示的繼續進行。
如第14圖及第14A圖所示，於例示性實施例中，形成切口於第二芯軸線中可以包括形成一微影堆疊230，該微影堆疊230包括一圖案化抗蝕層235與下面的微影堆疊層231。圖案化抗蝕層235具有形成於其中的一個或多個切割開口236以暴露下面部分的微影堆疊層231。例如通過一選擇性RIE製程以移除微影堆疊層231的暴露部分，以暴露待移除的第二芯軸線141的部分，從而形成切口於第二芯軸線141中。
參考第15圖及第15A圖，其中，相同的元件符號表示第14圖及第14A圖中的相同特徵，於該製程方法的一後續製造階段，根據微影堆疊230的切割開口236蝕刻第二芯軸線141的暴露部分。移除微影堆疊230，留下形成於中間遮罩層150上方的第二芯軸線141，第二芯軸線141具有小的尖端至尖端切口141a，且其尺寸小於如後所述的待形成的金屬化層所定義的臨界尺寸。
參考第16圖，其中，相同的元件符號表示第15圖及第15A圖中 的相同特徵，於該製程方法的一後續製造階段，一間隔件材料240沉積於第二芯軸線141與中間遮罩層150的暴露部分的上方。間隔件材料240可以通過任何沉積技術，例如化學氣相沉積(CVD)或原子層沉積(ALD)而被沉積為一共形層，並且可以由矽的氧化物、一鈦的氧化物，或其他介電材料所組成。間隔件材料240的部分240a可以形成在第二芯軸線141中的小的尖端至尖端切口141a中。
參考第17圖，其中，相同的元件符號表示第16圖中的相同特徵，於該製程方法的一後續製造階段，一填隙材料(gapfill material)250沉積在間隔件材料240的上方，並且被凹陷以暴露設置於第二芯軸線141上方的間隔件材料240的上部。填隙材料250可以是相對於間隔件材料240以及第二芯軸線141被選擇性蝕刻的任何材料，例如一旋塗硬遮罩、一旋塗玻璃材料、一鈦的氧化物、或其他材料。與形成小的尖端至尖端切口於第二芯軸線141中的情況類似，根據一金屬化層的設計，對於對應於在下遮罩層160中待切割的第二非芯軸溝槽的金屬化線而言，可能需要在對準的金屬化線之間有小的尖端至尖端間隔，如後所述。用於形成一第二非芯軸圖案的小的尖端至尖端切口的一製程被示於第17圖至第20圖中，如後所述，其中，“切口”被定義為間隔件材料240的部分，其被阻擋和保護以免受蝕刻間隔件材料240的影響，以部分地定義一第二非芯軸圖案，如第21圖及後續附圖中所進一步描述者。例如，一金屬化層可以包括兩個對準的金屬化線，其由小於針對金屬化層所定義的臨界尺寸的一空間所分隔，且其在形成如上所述的第一芯軸溝槽132時，不太可能在對準的金屬化線之間形成如此小的空間。如果下遮罩層160中待切割的第二非芯軸溝槽不需要這種小的尖端至尖端切口，該製程可以省略第17圖至第20圖所描述的步驟，而可繼續進行第21圖。
參考第18圖及第18A圖，其中，相同的元件符號表示第17圖中的相同特徵，於該製程方法的一後續製造階段，一微影堆疊260形成於間隔件材料240和填隙材料250的上方，且一個或多個抗蝕塊261形成於微影堆疊260的上方。抗蝕塊261對應於需在第二非芯軸圖案的一條或多條線中製作的一個或多個“切口”，並能夠覆蓋微影堆疊260中將被留下而不被蝕刻的部分。抗蝕塊261暴露出微影堆疊260中待蝕刻的剩餘部分。
參考第19圖，其中，相同的元件符號表示第18圖及第18A圖中的相同特徵，於該製程方法的一後續製造階段，蝕刻並移除微影堆疊260，在填隙材料250的一部分的上方留下一部分262。抗蝕塊261也被移除。保留的微影堆疊的部分262保護填隙材料250的一部分，使得填隙材料250的剩餘部分被暴露。
參考第20圖，其中，相同的元件符號表示第19圖中的相同特徵，於該製程方法的一後續製造階段，蝕刻並移除填隙材料250的暴露部分，僅留下由微影堆疊部分262所保護的填隙材料251的部分。微影堆疊260的剩餘部分262也被移除。填隙材料251的剩餘部分被保留以保護下面部分的間隔件材料240，因為間隔件材料在隨後的階段中被凹陷，如後所述，從而於第二非芯軸圖案的線中定義具有尺寸小於針對後述待形成的金屬化層所定義的臨界尺寸的“切口”。
在替代實施例中，第二非芯軸圖案的線中的切口可以在類似如第14圖至第15A圖所示的蝕刻製程的一切割或蝕刻製程中形成，其中，一微影堆疊260形成在間隔件材料240以及填隙材料250的上方，其中，開口在對應於第二非芯軸線中的切口的微影堆疊260中被圖案化，而不是抗蝕塊定義第二芯軸 圖案的第二非芯軸線中待形成的“切口”。蝕刻由開口所暴露的微影堆疊260的部分，以暴露填隙材料250的部分，且例如藉由一選擇性RIE製程以移除填隙材料的暴露部分，從而在填隙材料250中形成切口。填隙材料250中的切口隨後由與間隔件材料240相同的材料所構成的額外間隔件材料所填充。額外間隔件材料與現有間隔件材料240合併，並在第二非芯軸圖案的第二非芯軸線中定義“切口”。
參考第21圖及第21A圖，其中，相同的元件符號表示第20圖中的相同特徵，於該製程方法的一後續製造階段，蝕刻間隔件材料240以形成第二芯軸間隔件241於第二芯軸線141的側壁上，並從中間遮罩層150的上方移除間隔件材料。第二芯軸間隔件241在第二芯軸間隔件241之間定義空間242，且空間暴露出中間遮罩層150的部分(對應於第二非芯軸圖案的第一部分)，第二非芯軸圖案形成為後述的下遮罩層160中的第二非芯軸溝槽。填隙材料251的部分也被保留(如果如上述第17圖至第20圖般形成者)於間隔件材料240的部分的上方以保護間隔件材料240的那些部分免受凹陷製程的影響。於本實施例中，第二非芯軸圖案的第一部分可以是第二非芯軸圖案的整體。於另一實施例中，如後詳述，第二非芯軸圖案的第二部分可在多個微影步驟中形成，以定義並蝕刻下遮罩層160中的第二非芯軸溝槽162。
參考第22圖，其中，相同的元件符號表示第21圖及第21A圖中的相同特徵，於該製程方法的一後續製造階段，一犧牲填隙材料255沉積在第二芯軸間隔件241之間的空間242中。犧牲填隙材料255可通過任何沉積製程予以沉積，例如通過CVD或ALD製程，且隨後例如通過化學機械拋光(CMP)製程進行平坦化。於本實施例中，填隙材料251可以從下面部分的間隔件材料240 的上方被移除，且犧牲填隙材料255可重新填充由移除填隙材料251所留下的空間。於其他實施例中，填隙材料251可以保留，並與犧牲填隙材料255被平坦化。犧牲填隙材料255可由與填隙材料250,251相同的材料組成，或可由不同材料組成。
參考第23圖，其中，相同的元件符號表示第22圖中的相同特徵，於該製程方法的一後續製造階段，移除第二芯軸線141以暴露下面部分的中間遮罩層150，所暴露的下面部分的中間遮罩層150對應於待蝕刻通過中間遮罩層150並進入下遮罩層160的第二芯軸溝槽。
參考第24圖，其中，相同的元件符號表示第23圖中的相同特徵，於該製程方法的一後續製造階段，蝕刻第二芯軸溝槽161(對應於被移除的第二芯軸線141)以通過中間遮罩層150並進入下遮罩層160。由於中間遮罩層150和下遮罩層160是由不同遮罩材料製成，因此可以先蝕刻中間遮罩層150的暴露部分，下遮罩層160充當蝕刻製程的蝕刻停止，以暴露下面部分的下遮罩層160。隨後蝕刻下遮罩層160，犧牲蝕刻停止層175充當蝕刻製程的蝕刻停止(如果有的話)，以定義下遮罩層160中的第二芯軸溝槽。下遮罩層160或中間遮罩層150的蝕刻可例如包括對被蝕刻的遮罩層的材料具有選擇性的一選擇性RIE製程。
參考第25圖，其中，相同的元件符號表示第24圖中的相同特徵，於該製程方法的一後續製造階段，第二芯軸溝槽161中填充一犧牲填充材料264，例如旋塗玻璃材料或其他犧牲填充材料，並隨後例如通過一化學機械拋光(CMP)製程進行平坦化。隨後蝕刻並移除犧牲填隙材料255，以暴露中間遮罩層150的一部分。
參考第26圖，其中，相同的元件符號表示第25圖中的相同特徵， 於該製程方法的一後續製造階段，蝕刻中間遮罩層150的暴露部分。中間遮罩層150的被蝕刻部分可以是中間遮罩層150的第一部分，此中間遮罩層150的第一部分對應於下遮罩層160中待蝕刻的第二非芯軸圖案的第一部分。第二芯軸間隔件241保護中間遮罩層150的下面第二部分。如後所述，保持未被蝕刻的中間遮罩層150的第二部分保護下面部分的下遮罩層160，其應在後續製程階段保持未被蝕刻。
參考第27圖，其中，相同的元件符號表示第26圖中的相同特徵，於該製程方法的一後續製造階段，移除犧牲填充材料264，暴露介電層110上方的蝕刻停止層175的部分。如圖所示，如果需要，第二芯軸間隔件241可以向下凹陷或平坦化。
參考第28圖及第28A圖，其中，相同的元件符號表示第27圖中的相同特徵，於該製程方法的一後續製造階段，形成一圖案化微影堆疊270於中間遮罩層150和下遮罩層160的上方，圖案化微影堆疊270具有對應於待蝕刻的下遮罩層160的部分的開口275。圖案化微影堆疊可以包括微影堆疊層271和圖案化抗蝕層272。
參考第29圖及第29A圖，其中，相同的元件符號表示第28圖及第28A圖中的相同特徵，蝕刻圖案化微影堆疊270以暴露待蝕刻的下遮罩層160的部分，且下遮罩層160的暴露部分被選擇性地蝕刻。選擇性蝕刻製程被控制為僅蝕刻下遮罩層160的材料而不蝕刻中間遮罩層150的暴露部分。該蝕刻定義並蝕刻第二非芯軸圖案的第二部分的一部分以作為下遮罩層160中的第二非芯軸溝槽162。
參考第30圖及第30A圖，其中，相同的元件符號表示第29圖及 第29A圖中的相同特徵，於該製程方法的一後續製造階段，另一圖案化微影堆疊280形成在中間遮罩層150和下遮罩層160的上方，另一圖案化微影堆疊280具有開口285，其對應於在一額外蝕刻製程中待蝕刻的下遮罩層160的部分，如後所述。圖案化微影堆疊280可以包括微影堆疊層281和一圖案化抗蝕層282。
參考第31圖及第31A圖，其中，相同的元件符號表示第30圖及第30A圖中的相同特徵，於該製程方法的一後續製造階段，蝕刻圖案化微影堆疊280以暴露待蝕刻的下遮罩層160的部分，且下遮罩層160的暴露部分在一額外選擇性蝕刻製程中被選擇性地蝕刻。額外選擇性蝕刻製程被控制為僅蝕刻下遮罩層160的材料，而不蝕刻中間遮罩層150的暴露部分。額外選擇性蝕刻定義並蝕刻了第二非芯軸圖案的第二部分的另一部分作為下遮罩層160中的第二非芯軸溝槽162。下遮罩層160的第一蝕刻和下遮罩層160的額外蝕刻共同定義下遮罩層160中的第二非芯軸圖案的第二部分，並形成下遮罩層160中的第二非芯軸溝槽162。在之前處理階段中定義的第二非芯軸圖案的第一部分、與第二非芯軸圖案的第二部分共同定義第二非芯軸溝槽162。第二非芯軸溝槽162和第二芯軸溝槽161定義待蝕刻到介電層110中的金屬化線。
參考第32圖及第32A圖，其中，相同的元件符號表示第31圖及第31A圖中的相同特徵，於該製程方法的一後續製造階段，中間遮罩層150的剩餘部分被移除，暴露下面部分的下遮罩層160。第二芯軸溝槽161和第二非芯軸溝槽162共同定義待蝕刻至介電層110中的金屬化圖案，並隨後填充金屬材料。
參考第33圖，其中，相同的元件符號表示第32圖及第32A圖中的相同特徵，於該製程方法的一後續製造階段，金屬化溝槽111被蝕刻於介電層 110中，下遮罩層160隨後從犧牲蝕刻停止層175(如果包括的話)與介電層110的上方被移除。金屬化溝槽111同時對應第二芯軸溝槽161和第二非芯軸溝槽162。
參考第34圖，其中，相同的元件符號表示第33圖及第33A圖中的相同特徵，於該製程方法的一後續製造階段，沉積一金屬於金屬化溝槽111中以形成金屬化線112。犧牲蝕刻停止層175(如果包含的話)可在沉積金屬之前被移除。金屬可以由任何導電材料組成，例如銅或鈷或其他金屬，且金屬的沉積之後可對金屬進行平坦化，例如通過一CMP製程，以使金屬化線112與介電層110的上表面被平坦化。
上述方法用於積體電路晶片的製造。由此產生的積體電路芯片可由製造者以原始晶圓形式(例如，作為具有多個未封裝晶片的單個晶圓)、裸晶粒或封裝形式分配。在後一種情況下，晶片安裝在單晶片封裝中(例如，塑料載體，具有附著到母板的引線或其他更高級別的載體)或多晶片封裝中(例如，具有兩個或兩個表面互連或埋置互連的陶瓷載體)。在任何情況下，晶片可以與其他晶片、分立電路元件和/或其他信號處理裝置集成為中間產品或最終產品的一部分。
本文對“垂直”、“水平”等術語的引用是作為示例而非作為限制，以建立參考框架。本文使用的術語“水平”被定義為與半導體基板的傳統平面平行的平面，而不管其實際的三維空間取向如何。術語“垂直”和“正常”指的是垂直於水平的方向，正如剛才定義的。“橫向”一詞是指水平面內的一個方向。術語，如“上面”和“下面”用於指示元件或結構相對於彼此的定位，而不是相對海拔。
與另一元件“連接”或“耦合”的特徵可以直接連接或耦合到另一元件，或者可以存在一個或多個中間元件。如果缺少中間元件，則一個特徵可以 是“直接連接”或“直接耦合”到另一個元件。如果存在至少一個中間元件，則特徵可以是“間接連接”或“間接耦合”到另一個元件。
為了說明的目的，已經給出了本發明的各種實施例的描述，但是並不打算窮舉或限制於所公開的實施例。在不脫離所描述的實施例的範圍和精神的情況下，許多修改和變化對於本領域普通技術人員將是顯而易見的。本文使用的術語被選擇來最佳地解釋實施例的原理、相對於市場中發現的技術的實際應用或技術改進，或者使本領域普通技術人員能夠理解本文公開的實施例。
100‧‧‧結構
105‧‧‧下電路結構層
110‧‧‧介電層
141‧‧‧第二芯軸線
150‧‧‧中間遮罩層
160‧‧‧下遮罩層
175‧‧‧犧牲蝕刻停止層
Claims (20)
- 一種圖案化積體電路的金屬化層中的金屬線的方法，包括：形成一第一芯軸層於一第一遮罩層的上方，以及形成一第二芯軸層於該第一遮罩層的下面；蝕刻該第一芯軸層以形成複數個第一芯軸線，該複數個第一芯軸線具有可變寬度；蝕刻該第一遮罩層中的複數個第一非芯軸溝槽，該複數個第一非芯軸溝槽具有可變寬度；使用該複數個第一芯軸線作為一蝕刻遮罩，蝕刻該第一遮罩層中的複數個第一芯軸溝槽，其中，該複數個第一芯軸溝槽與該複數個第一非芯軸溝槽定義一芯軸圖案；以及根據該芯軸圖案形成複數個第二芯軸線於該第二芯軸層中，該複數個第二芯軸線具有該複數個第一芯軸線的該可變寬度與該複數個第一非芯軸溝槽的該可變寬度。
- 如申請專利範圍第1項所述的方法，其中，蝕刻該複數個第一非芯軸溝槽包括：沉積一間隔件材料於該複數個第一芯軸線與該第一遮罩層的上方；蝕刻該間隔件材料以形成具有一均勻寬度的複數個第一芯軸間隔件於該複數個第一芯軸線的側壁上，並定義位於該複數個第一芯軸間隔件之間具有可變寬度的空間，其中，該空間暴露該第一遮罩層的部分；以及蝕刻該第一遮罩層的該暴露部分以形成該複數個第一非芯軸溝槽，其中，該空間的該可變寬度定義該複數個第一非芯軸溝槽的該可變寬度。
- 如申請專利範圍第2項所述的方法，進一步包括：在蝕刻該第一遮罩層之前，形成一微影堆疊於該複數個第一芯軸線與該複數個第一芯軸間隔件的上方，該微影堆疊填充該複數個第一芯軸間隔件之間的該空間；形成一圖案化抗蝕層於該微影堆疊的上方，該圖案化抗蝕層具有暴露待蝕刻的該微影堆疊的各別部分的複數個開口；以及蝕刻該微影堆疊的該暴露部分以暴露該第一遮罩層的各別部分，剩餘的該微影堆疊以及該第一芯軸間隔件保護該第一遮罩層的其他部分免遭蝕刻，且該蝕刻定義具有該可變寬度的非芯軸線的第一非芯軸圖案；以及蝕刻該第一遮罩層的該暴露部分。
- 如申請專利範圍第1項所述的方法，其中，蝕刻該複數個第一芯軸溝槽包括：沉積一第一犧牲硬遮罩於該第一遮罩層的上方以及該複數個第一芯軸線之間；移除該複數個第一芯軸線以暴露該第一遮罩層的部分；蝕刻該第一遮罩層的該暴露部分以形成該複數個第一芯軸溝槽；以及移除該第一犧牲硬遮罩。
- 如申請專利範圍第1項所述的方法，其中，形成該複數個第二芯軸線包括：沉積一第一犧牲填充材料於該複數個第一芯軸溝槽以及該複數個第一非芯軸溝槽中；移除該第一遮罩層以暴露該第二芯軸層的部分； 蝕刻該第二芯軸層的該暴露部分，該第一犧牲填充材料保護該第二芯軸層的剩餘部分；以及移除該第一犧牲填充材料以暴露該複數個第二芯軸線。
- 如申請專利範圍第1項所述的方法，進一步包括：形成至少一切口於該複數個第二芯軸線的一個第二芯軸線中。
- 如申請專利範圍第6項所述的方法，其中，形成該至少一切口於該一個第二芯軸線中包括：形成一微影堆疊於該複數個第二芯軸線的上方；圖案化至少一切割開口於該微影堆疊中，該至少一切割開口暴露該一個第二芯軸線中待移除的一部分；以及蝕刻該一個第二芯軸線的該暴露部分。
- 如申請專利範圍第6項所述的方法，其中，該一個第二芯軸線中的該至少一切口小於針對金屬化層所定義的臨界尺寸。
- 如申請專利範圍第1項所述的方法，其中，該第二芯軸層覆在一第二遮罩層與一中間遮罩層上，該中間遮罩層設置在該第二芯軸層與該第二遮罩層之間，且該方法進一步包括：使用該複數個第二芯軸線圖案化該中間遮罩層中的一第二非芯軸圖案的第一部分；使用該複數個第二芯軸線蝕刻複數個第二芯軸溝槽通過該第二遮罩層與該圖案化中間遮罩層；以及使用該中間遮罩層的第二部分圖案化該第一部分與該第二遮罩層中的該第二非芯軸圖案的第二部分，該圖案化形成複數個第二非芯軸溝槽於該第二遮罩 層中。
- 如申請專利範圍第9項所述的方法，其中，該第二遮罩層設置在一介電層的上方，該複數個第二芯軸溝槽與該複數個第二非芯軸溝槽暴露該介電層的部分，且該方法進一步包括：蝕刻該介電層的該暴露部分以形成複數個金屬化溝槽；移除該第二遮罩層與該中間遮罩層；以及沉積一金屬於該複數個金屬化溝槽中以形成複數個金屬線。
- 如申請專利範圍第9項所述的方法，其中，圖案化該第二非芯軸圖案的該第一部分包括：沉積一間隔件材料於該複數個第二芯軸線與該第二遮罩層的上方；以及蝕刻該間隔件材料以形成具有一均勻寬度於該複數個第二芯軸線的側壁上的複數個第二芯軸間隔件，並定義於該複數個第二芯軸間隔件之間具有可變寬度的空間，該空間暴露該中間遮罩層的第一部分，該中間遮罩層的該第一部分對應於該第二非芯軸圖案的該第一部分。
- 如申請專利範圍第11項所述的方法，進一步包括：在蝕刻該間隔件材料之前，形成至少一切口於該第二非芯軸圖案的一個線中。
- 如申請專利範圍第12項所述的方法，其中，形成至少一切口於該第二非芯軸圖案的該一個線中包括：沉積一填隙材料於該間隔件材料的上方；凹陷該填隙材料以暴露設置於該第二芯軸線上方的該間隔件材料的上部；形成一微影堆疊於該填隙材料以及該間隔件材料的上方； 形成至少一抗蝕塊於該微影堆疊的一部分的上方，該至少一抗蝕塊對應該第二非芯軸圖案的該一個線中的該至少一切口，並留下該微影堆疊的一暴露部分；移除該微影堆疊的該暴露部分以暴露該填隙材料的一部分；以及移除該填隙材料的該暴露部分，其中，該填隙材料的剩餘部分定義該至少一切口於該第二非芯軸圖案的該一個線中。
- 如申請專利範圍第12項所述的方法，其中，形成至少一切口於該第二非芯軸圖案的該一個線中包括：沉積一填隙材料於該間隔件材料的上方；凹陷該填隙材料以暴露設置於該第二芯軸線上方的該間隔件材料的部分；形成一圖案化微影堆疊於該填隙材料與該間隔件材料的上方，該圖案化微影堆疊具有至少一開口，該至少一開口暴露該填隙材料的一部分，該填隙材料的該部分對應於該第二芯軸圖案的該一個線中的該至少一切口；移除該填隙材料的該暴露部分以形成一切口於該填隙材料中；以及沉積該間隔件材料於該填隙材料的該切口中，該間隔件材料與該第二芯軸間隔件合併，並定義該至少一切口於該第二非芯軸圖案的該一個線中。
- 如申請專利範圍第12項所述的方法，其中，該第二非芯軸圖案的該一個線中的該至少一切口小於針對金屬化層所定義的臨界尺寸。
- 如申請專利範圍第11項所述的方法，其中，蝕刻該複數個第二芯軸溝槽包括：沉積一犧牲填隙材料於該複數個第二芯軸間隔件之間的該空間中；移除該複數個第二芯軸線以暴露下面部分的該中間遮罩層；以及 蝕刻已暴露的該下面部分的該中間遮罩層與該下面部分的該第二遮罩層。
- 如申請專利範圍第16項所述的方法，其中，圖案化該第二非芯軸圖案的該第一部分與該第二部分於該第二遮罩層中包括：選擇性移除該犧牲填隙材料以暴露該中間遮罩層的該第一部分；移除該中間遮罩層中暴露的該第一部分，以暴露對應於該第二非芯軸圖案的該第一部分的該第二遮罩層中的第一部分；移除該第二芯軸間隔件，以暴露該中間遮罩層的該第二部分，該中間遮罩層的該第二部分覆在該第二遮罩層的第二部分上；執行該中間遮罩層的該第一部分的第一段的第一選擇性蝕刻；以及執行該中間遮罩層的該第一部分的第二段的第二選擇性蝕刻；其中，該中間遮罩層的該第二部分保護該第二遮罩層的該第二部分免受該第一選擇性蝕刻與該第二選擇性蝕刻的影響，且該第一選擇性蝕刻與該第二選擇性蝕刻一起對應於該第二非芯軸圖案的該第二部分。
- 如申請專利範圍第17項所述的方法，其中，執行該第一選擇性蝕刻包括：形成一圖案化微影堆疊於該中間遮罩層與該第二遮罩層的上方，該圖案化微影堆疊具有開口，該開口對應於待蝕刻的該第二遮罩層的部分；蝕刻該圖案化微影堆疊以暴露待蝕刻的該第二遮罩層的該部分；以及選擇性蝕刻該第二遮罩層。
- 如申請專利範圍第17項所述的方法，其中，形成該第二選擇性蝕刻包括：形成一圖案化微影堆疊於該中間遮罩層和該第二遮罩層的上方，該圖案化 微影堆疊具有開口，該開口對應於待蝕刻的該第二遮罩層的部分；蝕刻該圖案化微影堆疊以暴露待蝕刻的該第二遮罩層的該部分；以及選擇性蝕刻該第二遮罩層。
- 如申請專利範圍第17項所述的方法，其中，移除該複數個第二芯軸間隔件包括：沉積一第二犧牲填充材料於該複數個第二芯軸溝槽中；以及從該中間遮罩層的該第二部分的上方選擇性蝕刻該複數個第二芯軸間隔件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/861,799 | 2018-01-04 | ||
| US15/861,799 US10366917B2 (en) | 2018-01-04 | 2018-01-04 | Methods of patterning variable width metallization lines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201931522A TW201931522A (zh) | 2019-08-01 |
| TWI684244B true TWI684244B (zh) | 2020-02-01 |
Family
ID=66816786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107143431A TWI684244B (zh) | 2018-01-04 | 2018-12-04 | 圖案化可變寬度金屬化線之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10366917B2 (zh) |
| DE (1) | DE102019200054B4 (zh) |
| TW (1) | TWI684244B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112713087B (zh) * | 2019-10-24 | 2024-03-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11158536B2 (en) * | 2020-01-07 | 2021-10-26 | International Business Machines Corporation | Patterning line cuts before line patterning using sacrificial fill material |
| CN113097065B (zh) * | 2020-01-09 | 2024-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113745152B (zh) * | 2020-05-29 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| KR20220110379A (ko) | 2021-01-29 | 2022-08-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20220127417A (ko) | 2021-03-10 | 2022-09-20 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201447475A (zh) * | 2013-05-03 | 2014-12-16 | Applied Materials Inc | 用於多圖案化應用的光調諧硬遮罩 |
| TW201638999A (zh) * | 2015-01-21 | 2016-11-01 | 三星電子股份有限公司 | 包含具有不同間距的主動圖案的半導體元件及其製造方法 |
| TW201707061A (zh) * | 2015-04-16 | 2017-02-16 | 三星電子股份有限公司 | 包含線圖案的半導體裝置 |
| US9818641B1 (en) * | 2016-09-21 | 2017-11-14 | Globalfoundries Inc. | Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines |
| TW201742114A (zh) * | 2016-04-14 | 2017-12-01 | 東京威力科創股份有限公司 | 使用具有多種材料之一層的基板圖案化方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160049307A1 (en) * | 2014-08-15 | 2016-02-18 | Yijian Chen | Patterning method for IC fabrication using 2-D layout decomposition and synthesis techniques |
| US10366890B2 (en) | 2016-05-23 | 2019-07-30 | Tokyo Electron Limited | Method for patterning a substrate using a layer with multiple materials |
| US9887135B1 (en) * | 2017-04-28 | 2018-02-06 | Globalfoundries Inc. | Methods for providing variable feature widths in a self-aligned spacer-mask patterning process |
-
2018
- 2018-01-04 US US15/861,799 patent/US10366917B2/en active Active
- 2018-12-04 TW TW107143431A patent/TWI684244B/zh not_active IP Right Cessation
-
2019
- 2019-01-04 DE DE102019200054.1A patent/DE102019200054B4/de active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201447475A (zh) * | 2013-05-03 | 2014-12-16 | Applied Materials Inc | 用於多圖案化應用的光調諧硬遮罩 |
| TW201638999A (zh) * | 2015-01-21 | 2016-11-01 | 三星電子股份有限公司 | 包含具有不同間距的主動圖案的半導體元件及其製造方法 |
| TW201707061A (zh) * | 2015-04-16 | 2017-02-16 | 三星電子股份有限公司 | 包含線圖案的半導體裝置 |
| TW201742114A (zh) * | 2016-04-14 | 2017-12-01 | 東京威力科創股份有限公司 | 使用具有多種材料之一層的基板圖案化方法 |
| US9818641B1 (en) * | 2016-09-21 | 2017-11-14 | Globalfoundries Inc. | Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102019200054B4 (de) | 2023-01-19 |
| DE102019200054A1 (de) | 2019-07-04 |
| TW201931522A (zh) | 2019-08-01 |
| US20190206717A1 (en) | 2019-07-04 |
| US10366917B2 (en) | 2019-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI684244B (zh) | 圖案化可變寬度金屬化線之方法 | |
| US9679805B2 (en) | Self-aligned back end of line cut | |
| TWI734970B (zh) | 使用阻擋遮罩所形成之具有心軸切口的多重圖案化 | |
| US10636698B2 (en) | Skip via structures | |
| CN106206412A (zh) | 形成半导体器件的互连结构的方法 | |
| JP2010232661A (ja) | ビア構造とそれを形成するビアエッチングプロセス | |
| TWI750009B (zh) | 具有矽穿孔插塞的半導體元件及其製備方法 | |
| TWI712142B (zh) | 中段連線結構 | |
| TWI742350B (zh) | 具有層心軸之自對準多重圖案化製程 | |
| CN108447777B (zh) | 自对准双重图型化用的可变空间心轴切割 | |
| TWI727302B (zh) | 具有藉由區塊圖案化形成之可變空間心軸切口的互連 | |
| TWI684243B (zh) | 預間隔物自對準切口形成 | |
| CN108447820B (zh) | 具无倒角通孔多图型化的装置及形成无倒角通孔的方法 | |
| CN109411409B (zh) | 金属化层及其制造方法 | |
| TWI706511B (zh) | 圖案化用於敷金屬之介電層之方法及相關結構 | |
| TWI729283B (zh) | 接觸結構 | |
| TWI633625B (zh) | 使用間隔物蝕刻溝槽形成柵欄導體 | |
| US10566195B2 (en) | Multiple patterning with variable space mandrel cuts | |
| KR20230098237A (ko) | 자기-정렬된 상단 비아 | |
| TWI697075B (zh) | 線圖案化期間具自對準之先裁切方法 | |
| CN113345857B (zh) | 半导体元件及其制备方法 | |
| TWI793329B (zh) | 連接至深溝渠隔離結構的接觸結構 | |
| TWI661469B (zh) | 修復的光罩結構及結果所致的底層圖案結構 | |
| CN113314500A (zh) | 半导体结构与其制作方法 | |
| CN112151443A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |