TWI633625B - 使用間隔物蝕刻溝槽形成柵欄導體 - Google Patents

使用間隔物蝕刻溝槽形成柵欄導體 Download PDF

Info

Publication number
TWI633625B
TWI633625B TW103108555A TW103108555A TWI633625B TW I633625 B TWI633625 B TW I633625B TW 103108555 A TW103108555 A TW 103108555A TW 103108555 A TW103108555 A TW 103108555A TW I633625 B TWI633625 B TW I633625B
Authority
TW
Taiwan
Prior art keywords
dielectric
trench
conductive material
sacrificial film
depositing
Prior art date
Application number
TW103108555A
Other languages
English (en)
Other versions
TW201448117A (zh
Inventor
保羅 菲思特
Original Assignee
美商微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微晶片科技公司 filed Critical 美商微晶片科技公司
Publication of TW201448117A publication Critical patent/TW201448117A/zh
Application granted granted Critical
Publication of TWI633625B publication Critical patent/TWI633625B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一間隔物蝕刻程序在複數個半導體晶粒中產生超窄導電線。在一第一介電質中形成溝槽，然後將一犧牲膜沈積至該第一介電質及形成於其中之溝槽表面上。自該第一介電質之面及該等溝槽之底部移除平坦犧牲膜，從而僅留下在溝槽壁上之犧牲膜。用一第二介電質填充該等溝槽壁上之該等犧牲膜之間的一間隙。移除該第二介電質之一部分以曝露該等犧牲膜之頂部。移除該等犧牲膜，從而留下用一導電材料填充之超細間隙。曝露該等間隙中之該導電材料之頂部以形成「柵欄導體」。在適當位置處移除該等柵欄導體之部分及周圍絕緣材料以產生包括經隔離柵欄導體之所要導體圖案。

Description

使用間隔物蝕刻溝槽形成柵欄導體
本發明係關於半導體積體電路(IC)製作，且更特定而言係關於在半導體晶粒(例如，積體電路晶粒)之製作期間在其中形成導電線之次微影圖案。
可用之微影程序已限制用於一半導體晶粒中之主動元件(例如，電晶體)之互連之經圖案化導電線之大小之減小。隨著由形成半導體晶粒上之電晶體之微影遮蔽程序之改良引起之此等電晶體的數目增加，必須使此等大小逐漸減小之電晶體互連之導電線已無法在大小上與漸小電晶體成比例地減小。
因此，需要一種在不限制可用於製造半導體積體電路之微影程序之情況下減小經圖案化導電線之大小的方式。
根據一實施例，一種用於在一半導體積體電路晶粒中形成柵欄導體之方法可包括以下步驟：將一第一介電質沈積在一半導體基板之一面上；在該第一介電質中形成至少一個溝槽；將一犧牲膜沈積在該第一介電質上，包含沈積在該至少一個溝槽之壁及一底部上；自該第一介電質之一面及該至少一個溝槽之該底部移除該犧牲膜之部分，其中犧牲膜僅保留在該至少一個溝槽之該等壁上；將一第二介電質沈積 在該至少一個溝槽之該等壁上之該等犧牲膜之間；移除該第一介電質及該第二介電質直至可在該第一介電質與該第二介電質之間曝露該犧牲膜之頂部部分；移除該第一介電質與該第二介電質之間的該等犧牲膜，從而在其中留下至少兩個窄通道；將導電材料沈積在該第一介電質及該第二介電質之該等面上並沈積至該至少兩個窄通道中；及移除該第一介電質及該第二介電質之該等面上之該導電材料之部分直至可僅在該至少兩個窄通道中曝露該導電材料之頂部。
根據該方法之又一實施例，在移除該第一介電質及該第二介電質之該等面上之該導電材料之部分之該步驟之後，該方法可進一步包括將該至少兩個窄通道中之該導電材料之部分分離成獨立柵欄導體之步驟。根據該方法之又一實施例，在自該第一介電質之該面及該至少一個溝槽之該底部移除該犧牲膜之部分之該步驟之後，該方法可進一步包括自該至少一個溝槽之該等壁之部分移除該犧牲膜之步驟。
根據該方法之又一實施例，沈積該第一介電質之該步驟可包括在該半導體基板之該面上將該第一介電質沈積至自約100奈米至約2000奈米之一厚度之步驟。根據該方法之又一實施例，形成該至少一個溝槽之該步驟包括在該第一介電質中將該至少一個溝槽形成至自約100奈米至約2000奈米之一深度之步驟。根據該方法之又一實施例，形成該至少一個溝槽之該步驟包括在該第一介電質中形成具有自約100奈米至約2000奈米之一寬度之該至少一個溝槽之步驟。根據該方法之又一實施例，沈積該犧牲膜之該步驟包括將該犧牲膜沈積至自約100奈米至約2000奈米之一厚度之步驟。根據該方法之又一實施例，沈積該第二介電質之該步驟包括將該第二介電質沈積至自約100奈米至約2000奈米之一厚度之步驟。
根據該方法之又一實施例，該犧牲膜可選自由以下各項組成之群組：SiN、SiO2及SiOxNy。根據該方法之又一實施例，該導電材料 可選自由以下各項組成之群組：Al、Ag、Au、Fe、Ta、TaN、Ti及TiN。根據該方法之又一實施例，該導電材料包括銅(Cu)。
根據該方法之又一實施例，將一障壁層沈積在該至少一個窄通道中之步驟可在將該導電材料沈積在其中之該步驟之前。根據該方法之又一實施例，分離該導電材料之部分之該步驟可包括憑藉反應離子蝕刻(RIE)分離該導電材料之部分之步驟。根據該方法之又一實施例，該RIE可係侵蝕性的。根據該方法之又一實施例，該方法可包括用介電質填充由該RIE形成之間隙及其化學機械平坦化(CMP)拋光之步驟。
根據另一實施例，一種半導體晶粒可包括：一半導體基板；一第一介電質，其在該半導體基板之一面上；至少一個溝槽，其在該第一介電質中；至少兩個窄通道，其在該至少一個溝槽中，憑藉在該至少一個溝槽之壁上之犧牲膜及一第二介電質而形成，其中該第二介電質填充該至少一個溝槽之該等壁上之該等犧牲膜之間的一空間，且藉此可移除該等犧牲膜從而形成該至少兩個窄通道；及一導電材料，其填充該至少兩個窄通道；其中該至少兩個窄通道中之該導電材料可經分離並用作柵欄導體以連接該半導體晶粒之主動元件。
根據又一實施例，複數個柵欄導體可藉由將該至少兩個窄通道中之該導電材料分離成所要長度而製成。根據又一實施例，該第一介電質可具有自約100奈米至約2000奈米之一厚度。根據又一實施例，該至少一個溝槽可具有自約100奈米至約2000奈米之一深度及自約100奈米至約2000奈米之一寬度。根據又一實施例，該等犧牲膜具有自約100奈米至約2000奈米之一厚度。根據又一實施例，該第二介電質可具有自約100奈米至約2000奈米之一厚度。根據又一實施例，一障壁層可在該至少一個窄通道之該等壁與該導電材料之間。根據又一實施例，該導電材料可係銅。
102‧‧‧矽晶圓
104‧‧‧半導體晶粒/晶粒
210‧‧‧半導體基板/半導體基板(晶粒)
212‧‧‧第一介電質/介電質/第一介電層
212a‧‧‧第二介電質/第二介電層
216‧‧‧壁
218a‧‧‧超細柵欄導體/柵欄導體/銅導電材料/剩餘導電材料/導電材料
218b‧‧‧導電材料/銅材料
220‧‧‧障壁層
222‧‧‧犧牲膜
222a‧‧‧犧牲膜
620‧‧‧端部
820‧‧‧柵欄導體
藉由參考結合附圖進行之以下說明可獲得對本發明之一更完整理解，附圖中：圖1圖解說明包括複數個半導體晶粒之一半導體積體電路晶圓之一示意性平面視圖；圖2、圖3、圖3A及圖3B圖解說明根據本發明之特定實例性實施例之用於在一半導體晶粒中形成導電線之次微影圖案之半導體製作步驟的示意性立面圖；圖4圖解說明根據本發明之一特定實例性實施例之形成於一半導體晶粒中之導電線之複數個次微影圖案之一示意性平面視圖；圖5圖解說明根據本發明之一特定實例性實施例之形成於一半導體晶粒中之導電線之複數個次微影圖案之一示意性平面視圖；圖6圖解說明根據本發明之一特定實例性實施例之準備使導電線彼此分離之圖5中所展示之導電線之複數個次微影圖案之一示意性平面視圖；圖7圖解說明根據本發明之一特定實例性實施例之在導電線之部分經移除以使導電線彼此分離之情況下在圖5及圖6中展示之導電線之複數個次微影圖案之一示意性平面視圖；圖8圖解說明根據本發明之另一特定實例性實施例之具有形成於一半導體晶粒中之各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖；圖9圖解說明根據本發明之另一特定實例性實施例之準備分離成一半導體晶粒中之獨立導體之如圖8中所展示具有各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖；圖10圖解說明根據本發明之另一特定實例性實施例之在分離成一半導體晶粒中之獨立導體之後之如圖8及圖9中所展示具有各種路由 路徑之導電線之複數個次微影圖案之一示意性平面視圖；圖11圖解說明根據本發明之特定實例性實施例之用於在一半導體晶粒中形成導電線之複數個次微影圖案之一示意性程序流程圖；及圖12圖解說明根據本發明之其他特定實例性實施例之用於在一半導體晶粒中形成導電線之複數個次微影圖案之一示意性程序流程圖。
儘管本發明易於作出各種修改及替代形式，但在圖式中展示並在本文中詳細闡述其特定實例性實施例。然而應理解，本文中對特定實例性實施例之說明並非意欲將本發明限於本文中所揭示之特定形式，而是相反，本發明意欲涵蓋如隨附申請專利範圍所界定之所有修改及等效形式。
根據本發明之教示，一間隔物蝕刻程序可用於在沈積至一半導體晶粒之一面上之一第一介電質中產生至少一個溝槽。然後將一犧牲膜沈積至該第一介電質之一面上，包含沈積至該至少一個溝槽之壁及一底部上達一所要厚度。然後自該第一介電質之該面及該至少一個溝槽之該底部移除該犧牲膜，從而僅留下在該至少一個溝槽之該等壁上之犧牲膜。此可藉由(舉例而言，但不限於)自該第一介電質之該面及該至少一個溝槽之該底部表面蝕刻該犧牲膜而實現。亦可在間隙填充步驟可在導體中形成斷開之上述步驟期間選擇性地「斷開」(例如，移除)該犧牲膜之選定部分。接下來，將一第二介電質沈積在該第一介電質之該面及該等溝槽之該等壁上之該犧牲膜上方，其中用該第二介電質填充該至少一個溝槽之該等壁上之該等犧牲膜之間的一間隙。然後藉由(舉例而言，但不限於)拋光來移除該第二介電質，直至再次曝露該至少一個溝槽之該等壁上之該等犧牲膜之頂部。
接下來，可藉由(舉例而言，但不限於)汲取來移除該犧牲膜，其 中汲取程序具有良好選擇性以便自保留在由先前程序步驟形成之第一介電質壁與第二介電質壁之間的非常窄之通道不移除該介電材料而是有效地移除全部犧牲膜。然而，對該介電材料之一輕微蝕刻可修圓此等窄通道之頂部隅角，此可改良其填充。接下來，一導電材料填充此等非常窄之通道以產生極其細的柵欄導體。然後可用(舉例而言，但不限於)一化學機械平坦化(CMP)程序平坦化該介電質之該面及該等極其細的柵欄導體之頂部。
可在與現有鋁及銅後端處理相容之一製作程序中產生導電線之此次微影圖案化。可在適當位置處移除(例如，「斷開」)該等柵欄導體之部分及周圍絕緣材料以產生包括該等柵欄導體之所要導體圖案。溝槽深度幫助判定該等柵欄導體之一個尺寸(例如，導體高度)，且該所沈積犧牲膜之厚度判定一第二尺寸(例如，導體寬度)。藉由連續柵欄導體被「斷開」(例如，使連續柵欄導體彼此分離、使其之間切斷連接等)之處來判定該等柵欄導體之長度。
現在參考圖式，示意性地圖解說明特定實例性實施例之細節。圖式中之相似元件將由相似編號表示，且類似元件將由帶有一不同小寫字母後綴之相似編號表示。
參考圖1，其繪示包括複數個半導體晶粒之一半導體積體電路晶圓之一示意性平面視圖。一矽晶圓102可劃割成複數個半導體晶粒104以用於進一步處理以在複數個半導體晶粒104中之每一者上形成平坦電晶體、二極體及導體。在所有電路已製作於複數個半導體晶粒104上之後，晶粒104被單粒化(分離)且封裝至積體電路(未展示)中。
參考圖2、圖3、圖3A及圖3B，其繪示根據本發明之特定實例性實施例之用於在一半導體晶粒中形成導電線之次微影圖案之半導體製作步驟的示意性立面圖。圖2中展示形成柵欄導體中之第一步驟(a)，其中可將一第一介電質212沈積在用於複數個半導體晶粒104中之每一 者之一半導體基板210之一表面上。在下一步驟(b)中，第一介電質212可具有在其中蝕刻至幫助判定所要柵欄導體之一尺寸(例如，深度)之一深度之至少一個溝槽214。至少一個溝槽214包括壁216及一底部。在步驟(c)中，可將一犧牲膜222沈積在第一介電質212之經曝露表面及至少一個溝槽214上方。在步驟(d)中，可自第一介電質212之頂部表面及至少一個溝槽214之底部選擇性地蝕刻犧牲膜222，從而僅留下在至少一個溝槽214之壁216上之犧牲膜222a。可在蝕刻程序期間發生犧牲膜222a之頂部之修圓。
在步驟(e)中，可將一第二介電質212a沈積在第一介電質212之經曝露表面及至少一個溝槽214之垂直壁116上之犧牲膜222a上方充分厚以足以填充犧牲膜222a之間的間隙。在步驟(f)中，可移除(例如，拋光)第二介電質212a之一部分充分深以足以經過並移除犧牲膜222a之經修圓頂部，否則可存在可能非常難以填充之一凹入輪廓。在步驟(g)中，可藉由(舉例而言，但不限於)汲取蝕刻自第一介電質212與第二介電質212a之間移除犧牲膜222a，從而在其中留下超細通道(例如，溝槽、凹溝或凹槽)。汲取蝕刻亦可修圓此等非常窄之通道之頂部隅角，此可改良其中之填充材料。在步驟(h)中，可在第一介電質212及第二介電質212a上將導電材料218沈積至一足夠厚度以填充此等超細通道。在步驟(i)中，可自第一介電質212及第二介電質212a之頂部面移除所沈積導電材料218，從而曝露超細柵欄導體218a之頂部。溝槽214之深度可判定柵欄導體218a之高度且所沈積犧牲膜222之厚度可判定柵欄導體218a之厚度。
如熟習半導體積體電路製作技術並亦受益於本發明者將容易明瞭，導電材料218可選自諸多不同類型之導電材料，包括將適合於本文中所揭示之導電柵欄之金屬、金屬合金、非金屬但導電之化合物。
當銅用於導電材料218b(圖3B)時，可在銅材料218b與第一介電 質212及第二介電質212a之表面之間使用一障壁層220，此乃因銅原子可擴散至周圍材料中且從而使該等周圍材料之性質降級。因此，可在於步驟(h2)中沈積一銅導電材料218a之前將步驟(h1)中之障壁層220(圖3B)沈積在第一介電質212及第二介電質212a之經曝露表面上方。
第一介電層212可係(舉例而言，但不限於)SiN、SiO2、SiOxNy等。第二介電層212a可係(舉例而言，但不限於)SiN、SiO2、SiOxNy等。犧牲膜222可係(舉例而言，但不限於)SiN、SiO2、SiOxNy等。導電材料218可係(舉例而言，但不限於)Al、Ag、Au、Fe、Ta、TaN、Ti、TiN、Cu等。障壁層220可係(舉例而言，但不限於)Ta、TaN等。
第一介電層212之厚度可係自約100奈米至約2000奈米。第二介電層212a之厚度可係自約100奈米至約2000奈米。犧牲膜222之厚度可係自約100奈米至約2000奈米。障壁層220之厚度可係自約5奈米至約100奈米。至少一個溝槽214之深度可係自約100奈米至約2000奈米。至少一個溝槽214之寬度可係自約100奈米至約2000奈米。柵欄導體218a之寬度或厚度可係自約10奈米至約1000奈米。
參考圖4及圖5，其繪示根據本發明之特定實例性實施例之形成於一半導體晶粒中之導電線之複數個次微影圖案之示意性平面視圖。在向下移除連續導電材料218至曝露柵欄導體218a之頂部之處(如圖3A及圖3B步驟(i)中所展示)之後，柵欄導體218a準備進一步處理。可分離柵欄導體218a以形成有用之獨立電路導體。在圖5中展示之複數個柵欄導體218a可表示用於一半導體電晶體陣列之導體。
參考圖6，其繪示根據本發明之一特定實例性實施例之準備使導電線彼此分離之在圖5中展示之導電線之複數個次微影圖案之一示意性平面視圖。將斷開由編號620表示之柵欄導體218a之端部(例如，使柵欄導體分離開、使其之間切斷連接等)。可將端部620路由至晶粒104上之一「安全」區且可用一移除程序(諸如，(舉例而言但不限於) 侵蝕性反應離子蝕刻(RIE))「切斷」(切割)端部620，其中曝露端部620且保護(例如，遮蔽)複數個柵欄導體218a之其餘部分免受RIE。
參考圖7，其繪示根據本發明之一特定實例性實施例之在導電線之部分經移除以使導電線彼此分離之情況下複數個次微影圖案之一示意性平面視圖。在已移除端部620之後，可需要一第三介電質填充(未展示)來填充由RIE程序形成之間隙。一旦已完成此第三介電質填充，便可在晶粒104之面上執行一化學機械平坦化(CMP)程序。亦可通孔狀地執行RIE遮罩以在晶粒104上之任何位置處選擇性地斷開柵欄導體218a。
參考圖8，其繪示根據本發明之另一特定實例性實施例之具有形成於一半導體晶粒中之各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖。已在上文更充分地闡述了如所展示之柵欄導體218a。預期且在本發明之範疇內，可在與所期望一樣多之不同路徑中路由柵欄導體820，且將柵欄導體820組態為半導體晶粒104上之主動元件(例如，電晶體)之間的導體。可透過適當遮罩(未展示)及與在圖2、圖3及圖3A中展示之程序步驟相同或類似之程序及如在上文更充分闡述之其隨附說明形成用於形成此圖案之一溝槽及形成柵欄導體820之步驟。
參考圖9，其繪示根據本發明之另一特定實例性實施例之準備分離成一半導體晶粒中之獨立導體之如在圖8中所展示具有各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖。可在半導體晶粒104上之通常由編號822表示之各個位置處分離柵欄導體820(例如，使其之間切斷連接)。可使用通孔型式程序實現此等分離位置822，如熟習半導體製造技術並受益於本發明者眾所周知。
參考圖10，其繪示根據本發明之另一特定實例性實施例之在分離成一半導體晶粒中之獨立導體之後之如在圖8及圖9中所展示具有各 種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖。可用另一介電質程序沈積填充通孔型式柵欄分離，然後可將完全分離之柵欄導體1020進一步連接至半導體晶粒104中之主動元件(例如，電晶體)及其他連接節點(未展示)。
參考圖11，其繪示根據本發明之特定實例性實施例之用於在一半導體晶粒中形成導電線之複數個次微影圖案之一示意性程序流程圖。在步驟1102中，可將一第一介電質212沈積在一半導體基板(晶粒)210之一面上。在步驟1104中，可將至少一個溝槽214蝕刻至介電質212中。在步驟1106中，可在第一介電質212及至少一個溝槽214之壁及底部上將一犧牲膜222沈積至一所要厚度。在步驟1108中，可自第一介電質212之頂部及至少一個溝槽214之底部選擇性地蝕刻犧牲膜222。
在步驟1110中，可將一第二介電質212a沈積在第一介電質212及至少一個溝槽214之壁上之剩餘犧牲膜222上方以便填充其之間的間隙。在步驟1112中，可移除(例如，拋光掉)第二介電質212a之一部分直至曝露犧牲膜222之頂部。在步驟1114中，可移除犧牲膜222，從而在第一介電質212與第二介電質212a之垂直部分之間留下至少兩個窄通道。在步驟1116中，可將一導電材料218沈積至第一介電質及第二介電質之面上且沈積至該至少兩個窄通道中。在步驟1118中，可移除第一介電質212及第二介電質212a之面上之導電材料218之一部分直至僅在該至少兩個窄通道中曝露剩餘導電材料218a之頂部。在步驟1120中，可分離導電材料218a之部分(例如，使其之間切斷連接)以便形成可用於使半導體晶粒104中之主動器件(未展示)互連之獨立柵欄導體1020。
參考圖12，其繪示根據本發明之其他特定實例性實施例之用於在一半導體晶粒中形成導電線之複數個次微影圖案之一示意性程序流程圖。在步驟1102中，可將一第一介電質212沈積在一半導體基板(晶 粒)210之一面上。在步驟1104中，可將至少一個溝槽214蝕刻至介電質212中。在步驟1106中，可在第一介電質212及至少一個溝槽214之壁及底部上將一犧牲膜222沈積至一所要厚度。在步驟1108中，可自第一介電質212之頂部及至少一個溝槽214之底部選擇性地蝕刻犧牲膜222。在步驟1209中，可自至少一個溝槽之壁之部分移除犧牲膜。步驟1209可有效地消除用於形成可用於使半導體晶粒104中之主動器件(未展示)互連之獨立柵欄導體1020的圖11中之步驟1120。
在步驟1110中，可將一第二介電質212a沈積在第一介電質212及至少一個溝槽214之壁上之剩餘犧牲膜222上方以便填充其之間的間隙。在步驟1112中，可移除(例如，拋光掉)第二介電質212a之一部分直至曝露犧牲膜222之頂部。在步驟1114中，可移除犧牲膜222，從而在第一介電質212與第二介電質212a之垂直部分之間留下至少兩個窄通道。在步驟1116中，可將一導電材料218沈積至第一介電質及第二介電質之面上且沈積至該至少兩個窄通道中。在步驟1118中，可移除第一介電質212及第二介電質212a之面上之導電材料218之一部分直至僅在該至少兩個窄通道中曝露剩餘導電材料218a之頂部。
儘管已藉由參考本發明之實例性實施例來繪示、闡述及界定本發明之各實施例，但此等參考並不意味著限制本發明，且不應推斷出存在此限制。所揭示之標的物能夠在形式及功能上具有大量修改、變更及等效形式，如熟習相關技術並受益於本發明者將會聯想到。本發明之所繪示及所闡述實施例僅作為實例，而並非係對本發明之範疇之窮盡性說明。

Claims (22)

  1. 一種用於在一半導體積體電路晶粒中形成柵欄導體(fence conductors)之方法，該方法包括以下步驟：將一第一介電質沈積在一半導體基板之一面上；在該第一介電質中形成(creating)至少一個細長溝槽(elongated trench)，每一細長溝槽具有一深度及垂直於該深度延伸之一長度；將一犧牲膜沈積在該第一介電質上，包含沈積在該至少一個細長溝槽之壁及一底部上；自該第一介電質之一面及該至少一個細長溝槽之該底部移除該犧牲膜之部分，其中犧牲膜僅保留在該至少一個細長溝槽之該等壁上，其中保留在每一細長溝槽之該等壁上之該等犧牲膜界定垂直於該溝槽之該深度延伸之一細長矩形環(rectangular loop)；將一第二介電質沈積在該至少一個溝槽之該等壁上之該等犧牲膜之間；移除該第一介電質及該第二介電質直至在該第一介電質與該第二介電質之間曝露該犧牲膜之頂部部分；移除該第一介電質與該第二介電質之間的該等犧牲膜，而留下以一細長矩形環狀延伸之至少一窄通道；將導電材料沈積至該至少一細長矩形環狀窄通道中；及移除該導電材料之部分直至僅該導電材料之頂部曝露在該至少一細長矩形環狀窄通道中，藉此界定至少一細長矩形環狀柵欄導體；及針對每一細長矩形環狀柵欄導體，蝕刻該環狀柵欄導體之部 分以將該細長矩形環狀柵欄導體分離成若干獨立、間隔開之柵欄導體。
  2. 如請求項1之方法，在自該第一介電質之該面及該至少一個溝槽之該底部移除該犧牲膜之部分之該步驟之後，該方法進一步包括自該至少一個溝槽之該等壁之部分移除該犧牲膜之步驟。
  3. 如請求項1之方法，其中沈積該第一介電質之該步驟包括：在該半導體基板之該面上將該第一介電質沈積至自約100奈米至約2000奈米之一厚度之步驟。
  4. 如請求項1之方法，其中形成該至少一個溝槽之該步驟包括：在該第一介電質中將該至少一個溝槽形成至自約100奈米至約2000奈米之一深度之步驟。
  5. 如請求項1之方法，其中形成該至少一個溝槽之該步驟包括：在該第一介電質中形成具有自約100奈米至約2000奈米之一寬度之該至少一個溝槽之步驟。
  6. 如請求項1之方法，其中沈積該犧牲膜之該步驟包括：將該犧牲膜沈積至自約100奈米至約2000奈米之一厚度之步驟。
  7. 如請求項1之方法，其中沈積該第二介電質之該步驟包括：將該第二介電質沈積至自約100奈米至約2000奈米之一厚度之步驟。
  8. 如請求項1之方法，其中該犧牲膜選自由以下各項組成之群組：SiN、SiO2及SiOxNy。
  9. 如請求項1之方法，其中該導電材料選自由以下各項組成之群組：Al、Ag、Au、Fe、Ta、TaN、Ti及TiN。
  10. 如請求項1之方法，其中該導電材料包括銅(Cu)。
  11. 如請求項1之方法，其進一步包括在將該導電材料沈積在該至少一個窄通道中之該步驟之前將一障壁層沈積在該至少一個窄通道中之步驟。
  12. 如請求項1之方法，其中分離該導電材料之部分之該步驟包括：憑藉反應離子蝕刻(RIE)分離該導電材料之部分之步驟。
  13. 如請求項12之方法，其中該RIE係侵蝕性的。
  14. 如請求項12之方法，其進一步包括用介電質填充由該RIE產生之間隙及其化學機械平坦化(CMP)拋光之步驟。
  15. 一種半導體晶粒，其包括：一半導體基板；一第一介電質，其在該半導體基板之一面上；至少一溝槽，其在該第一介電質中；至少兩個窄通道，其在該至少一個溝槽中，藉由在該至少一個溝槽之壁上之犧牲膜及一第二介電質而形成，其中該第二介電質填充該至少一溝槽之該等壁上的該等犧牲層之間的一空間，並藉以移除該等犧牲層，進而形成該至少二個窄通道；及一導電材料填充該至少二個窄通道；其中在該至少二個窄通道中的該導電材料係分開的，並且作為柵欄導體以連接該半導體晶粒的主動元件。
  16. 如請求項15之半導體晶粒，進一步包含複數個柵欄導體，該柵欄導體係由將該至少二個窄通道中的導電材料分離成所要長度而製成。
  17. 如請求項15之半導體晶粒，其中該第一介電質具有自約100奈米至約2000奈米之一厚度。
  18. 如請求項15之半導體晶粒，其中該至少一個溝槽具有自約100奈米至約2000奈米之一深度及自約100奈米至約2000奈米之一寬度。
  19. 如請求項15之半導體晶粒，其中該等犧牲膜具有自約100奈米至約2000奈米之一厚度。
  20. 如請求項15之半導體晶粒，其中該第二介電質具有自約100奈米至約2000奈米之一厚度。
  21. 如請求項15之半導體晶粒，其進一步包括在該至少一窄通道之該等壁與該導電材料之間的一障壁層。
  22. 如請求項15之半導體晶粒，其中該導電材料係銅。
TW103108555A 2013-03-15 2014-03-12 使用間隔物蝕刻溝槽形成柵欄導體 TWI633625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/836,647 US9034758B2 (en) 2013-03-15 2013-03-15 Forming fence conductors using spacer etched trenches
US13/836,647 2013-03-15

Publications (2)

Publication Number Publication Date
TW201448117A TW201448117A (zh) 2014-12-16
TWI633625B true TWI633625B (zh) 2018-08-21

Family

ID=50288334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108555A TWI633625B (zh) 2013-03-15 2014-03-12 使用間隔物蝕刻溝槽形成柵欄導體

Country Status (6)

Country Link
US (1) US9034758B2 (zh)
EP (1) EP2973679B1 (zh)
KR (1) KR20150132232A (zh)
CN (1) CN105051884A (zh)
TW (1) TWI633625B (zh)
WO (1) WO2014149582A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583435B2 (en) * 2013-03-15 2017-02-28 Microchip Technology Incorporated Forming fence conductors using spacer etched trenches
WO2016186912A1 (en) * 2015-05-18 2016-11-24 Microchip Technology Incorporated Forming fence conductors using spacer etched trenches
US11895835B2 (en) * 2021-06-15 2024-02-06 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods including a method used in forming a memory array comprising strings of memory cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090124084A1 (en) * 2007-11-14 2009-05-14 Elliot Tan Fabrication of sub-resolution features for an integrated circuit
US20090298247A1 (en) * 2008-06-02 2009-12-03 Yong-Il Kim Method and device for providing a contact structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US6586326B2 (en) * 2001-03-13 2003-07-01 Lsi Logic Corporation Metal planarization system
US6911229B2 (en) * 2002-08-09 2005-06-28 International Business Machines Corporation Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
US6837967B1 (en) * 2002-11-06 2005-01-04 Lsi Logic Corporation Method and apparatus for cleaning deposited films from the edge of a wafer
US7345370B2 (en) 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
JP2006324501A (ja) * 2005-05-19 2006-11-30 Toshiba Corp 相変化メモリおよびその製造方法
US7755921B2 (en) 2007-08-14 2010-07-13 International Business Machines Corporation Method and apparatus for fabricating sub-lithography data tracks for use in magnetic shift register memory devices
US8637908B2 (en) 2011-07-22 2014-01-28 International Business Machines Corporation Borderless contacts in semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090124084A1 (en) * 2007-11-14 2009-05-14 Elliot Tan Fabrication of sub-resolution features for an integrated circuit
US20090298247A1 (en) * 2008-06-02 2009-12-03 Yong-Il Kim Method and device for providing a contact structure

Also Published As

Publication number Publication date
WO2014149582A1 (en) 2014-09-25
EP2973679A1 (en) 2016-01-20
CN105051884A (zh) 2015-11-11
TW201448117A (zh) 2014-12-16
US9034758B2 (en) 2015-05-19
EP2973679B1 (en) 2020-12-23
KR20150132232A (ko) 2015-11-25
US20140264882A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
US9679805B2 (en) Self-aligned back end of line cut
CN104658971B (zh) 制造finfet器件的方法
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
EP3108500B1 (en) Spacer enabled active isolation for an integrated circuit device
US10636698B2 (en) Skip via structures
CN105023909A (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
US7666800B2 (en) Feature patterning methods
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
US7927966B2 (en) Method of manufacturing openings in a substrate, a via in substrate, and a semiconductor device comprising such a via
TW202018814A (zh) 半導體結構的製備方法
US20190229059A1 (en) Methods of patterning dielectric layers for metallization and related structures
CN108091551B (zh) 自对准光刻图案化
CN105051883B (zh) 在集成电路中形成栅栏导体
US9583435B2 (en) Forming fence conductors using spacer etched trenches
TW201701437A (zh) 使用間隔物蝕刻之溝槽以形成圍籬導體
TW201448118A (zh) 使用間隔物圖案轉印形成柵欄導體