CN104658971B - 制造finfet器件的方法 - Google Patents

制造finfet器件的方法 Download PDF

Info

Publication number
CN104658971B
CN104658971B CN201410048881.4A CN201410048881A CN104658971B CN 104658971 B CN104658971 B CN 104658971B CN 201410048881 A CN201410048881 A CN 201410048881A CN 104658971 B CN104658971 B CN 104658971B
Authority
CN
China
Prior art keywords
area
distance piece
dielectric
width
core component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410048881.4A
Other languages
English (en)
Other versions
CN104658971A (zh
Inventor
谢铭峰
谢弘璋
吴汉威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104658971A publication Critical patent/CN104658971A/zh
Application granted granted Critical
Publication of CN104658971B publication Critical patent/CN104658971B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种制造鳍式场效应晶体管（FinFET）器件的方法。在衬底上形成多个芯轴部件。沿着芯轴部件的侧壁形成第一间隔件且沿着第一间隔件的侧壁形成第二间隔件。两个相邻的背对背的第二间隔件在衬底的第一区域中以间隙间隔开且在衬底的第二区域中合并在一起。在间隙中形成介电部件且在衬底的第三区域中形成介电台状件。在第一切割过程中去除第一间隔件的第一子集。通过使用第一间隔件和介电部件作为蚀刻掩模蚀刻衬底来形成鳍和沟槽。

Description

制造FINFET器件的方法
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及FinFET器件的制造方法。
背景技术
半导体集成电路（IC）行业发展迅速。在IC的发展过程中，功能密度（即，在单位芯片面积内互连器件的数量）通常会增大，而几何尺寸（即，通过制造工艺可以得到的最小部件（或线））缩小。这种按比例缩小工艺的优点通常在于提高了生产效率和降低了相关成本。
然而，这种按比例缩小工艺也增强了IC的加工和制造的复杂度。为了实现这些进步，需要IC加工和制造方面的类似发展。例如，已引入诸如鳍式场效应晶体管（FinFET）的三维晶体管来代替平面晶体管。虽然现有的FinFET器件及其制造方法通常已足以满足其预期目的，但是它们不能在所有方面的完全符合要求。例如，期望形成鳍和隔离结构的更灵活的集成件。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种制造集成电路（IC）的方法，所述方法包括：提供具有第一区域、第二区域和第三区域的衬底；在所述第一区域中形成具有第一间距的多个芯轴部件，以及在所述第二区域中形成具有第二间距的多个芯轴部件；沿着所述芯轴部件的侧壁形成具有目标宽度A的第一间隔件；沿着所述第一间隔件的侧壁形成具有第一宽度W1的第二间隔件，其中，两个相邻的背对背的第二间隔件在所述第一区域中以间隙间隔开，而在所述第二区域中合并在一起；在所述间隙中形成介电部件；实施第一切割以去除所述第一间隔件的第一子集；在去除所述第一间隔件的第一子集的同时，在所述第三区域中形成具有第二宽度W2的介电台状件，所述第二宽度W2基本大于所述第一宽度W1；去除所述芯轴部件和所述第二间隔件；以及使用所述第一间隔件、所述介电部件和所述介电台状件作为蚀刻掩模来蚀刻所述衬底。
在该方法中，形成所述芯轴部件，使得：在所述第一区域中，所述芯轴部件具有所述第一宽度W1和两个相邻的芯轴部件之间的第一间距S1，其中，将所述第一间距S1设置为等于约（2×W1）+（3×A）；以及在所述第二区域中，所述芯轴部件具有第一宽度W1和两个相邻的芯轴部件之间的第二间距S2，其中，将所述第二间距S2设置为小于（2×W1）+（2×A）且大于（2×A）。
在该方法中，在所述第一区域中，在两个背对背的第二间隔件之间留有所述间隙，其中，所述间隙的宽度约与所述目标宽度A相同。
在该方法中，在所述第二区域内，第二间隔材料完全填充在两个背对背的第一间隔件之间的间距内。
在该方法中，形成所述介电部件包括：在所述间隙中填充有介电层；以及通过化学机械抛光（CMP）工艺使所述介电层凹进。
在该方法中，形成的所述介电部件的宽度与所述目标宽度A相同。
在该方法中，实施所述第一切割包括：在所述芯轴部件和所述第一间隔件以及所述第二间隔件的上方形成图案化的光刻胶层，其中，所述图案化的光刻胶层具有开口以暴露所述第一间隔件的第一子集；去除所述第一间隔件的第一子集；以及去除所述图案化的光刻胶层。
在该方法中，在所述第三区域中形成所述介电台状件包括：通过所述图案化的光刻胶层覆盖所述介电层的位于所述第三区域中的一部分；以及在去除所述第一间隔件的第一子集的同时，去除所述介电层的位于所述第三区域中的未被覆盖的部分。
在该方法中，通过蚀刻工艺一起去除所述芯轴部件和所述第二间隔件，所述蚀刻工艺相对于所述第一间隔件、所述介电部件和所述介电台状件具有选择性。
该方法还包括：在蚀刻所述衬底之后，在所述第一间隔件和所述介电部件的上方形成具有开口的第二切割光刻胶层以暴露所述第一间隔件的第二子集；以及实施第二切割以去除所述第一间隔件的第二子集，从而在所述衬底中形成隔离沟槽。
在该方法中，所述第二切割的方向与所述第一切割的方向垂直。
根据本发明的另一方面，提供了一种制造鳍式场效应晶体管（FinFET）器件的方法，所述方法包括：提供具有第一区域、第二区域和第三区域的衬底；在所述第一区域中形成具有第一间距的多个芯轴部件，以及在所述第二区域内形成具有第二间距的多个芯轴部件；沿着所述芯轴部件的侧壁形成具有目标宽度A的第一间隔件；沿着所述第一间隔件的侧壁形成具有第一宽度W1的第二间隔件，其中，两个相邻的背对背的第二间隔件在所述第一区域中以间隙间隔开且在所述第二区域中合并在一起；在所述间隙中形成介电部件；实施第一切割以去除所述第一间隔件的第一子集；在去除所述第一间隔件的第一子集的同时，在所述第三区域中形成具有第二宽度W2的介电台状件，其中，所述第二宽度W2基本大于所述第一宽度W1；去除所述芯轴部件和所述第二间隔件；使用所述第一间隔件、所述介电部件作为蚀刻掩模来蚀刻所述衬底从而形成鳍；在蚀刻所述衬底以形成鳍的同时，使用所述介电台状件作为蚀刻掩模来蚀刻所述衬底，以形成衬底台状件；以及实施第二切割以去除所述鳍的子集，从而形成隔离沟槽。
在该方法中，形成所述芯轴部件，使得：在所述第一区域中，所述芯轴部件具有所述第一宽度W1和两个相邻的芯轴部件之间的第一间距S1，其中，将所述第一间距S1设置为等于约（2×W1）+（3×A）；以及在所述第二区域中，所述芯轴部件具有所述第一宽度W1和两个相邻的芯轴部件之间的第二间距S2，其中，将所述第二间距S2设置为小于（2×W1）+（2×A）且大于（2×A）。
在该方法中，形成的所述鳍的宽度与所述目标宽度A相同。
在该方法中，通过蚀刻工艺一起去除所述芯轴部件和所述第二间隔件，所述蚀刻工艺相对于所述第一间隔件、所述介电部件和所述介电台状件具有足够的选择性。
在该方法中，实施所述第一切割包括：在所述芯轴部件、所述第一间隔件和所述第二间隔件的上方形成图案化的光刻胶层，其中，所述图案化的光刻胶层具有开口以暴露所述第一间隔件的第一子集；去除所述第一间隔件的第一子集；以及去除所述图案化的光刻胶层。
在该方法中，在所述第三区域中形成所述介电台状件，包括：由所述图案化的光刻胶层覆盖所述介电层的位于所述第三区域中的一部分；以及在去除所述第一间隔件的所述第一子集的同时，去除所述介电层位于所述第三区域中的未被覆盖的部分。
该方法还包括：在所述第二切割之后，去除所述第一间隔件、所述介电部件和所述介电台状件以暴露所述第一区域和所述第二区域中的所述鳍，其中，所述第一区域中的所述鳍的节距不同于所述第二区域中的所述鳍的节距，所述节距为：所述第一区域中的第一节距，等于所述目标宽度A与所述第一宽度W1之和；以及所述第二区域中的第二节距，等于所述第二间距S2。
该方法还包括：在去除所述第一间隔件和所述介电部件的同时，去除所述介电台状件以暴露具有所述第二宽度W2的衬底台状件。
根据本发明的又一方面，提供了一种用于集成电路（IC）的方法，包括：提供具有第一区域和第二区域的衬底；在所述第一区域中形成芯轴部件；在所述芯轴部件的侧壁上形成第一间隔件；在所述第一间隔件的侧壁上形成第二间隔件，使得两个相邻的第二间隔件以间隙间隔开，所述间隙具有的宽度与所述第一间隔件的宽度相同；在所述衬底的上方沉积介电层，包括完全填充所述间隙；使所述介电层凹进以在所述间隙中形成介电部件；形成图案光刻胶层，以暴露所述第二区域中的所述第一间隔件的子集和所述介电层的一部分；通过所述图案光刻胶层实施蚀刻，以去除所述第一间隔件的子集且在所述第三区域中形成介电台状件；去除所述芯轴部件和所述第二间隔件；以及使用所述第一间隔件、所述介电部件和所述介电台状件作为蚀刻掩模来蚀刻所述衬底。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部件并且各种部件仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。
图1是根据本发明的不同方面制造半导体器件的示例性方法的的流程图。
图2至图13是根据图1所示方法的在不同制造阶段的示例半导体器件的截面图。
具体实施方式
以下公开内容提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括附加部件形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。
本公开涉及，但不限于，一种FinFET器件。例如，FinFET器件可以是互补金属氧化物半导体（CMOS）器件，其包括P型金属氧化物半导体（PMOS）FinFET器件和N型金属氧化物半导体（NMOS）FinFET器件。以下公开内容以FinFET为实例继续示出本发明的不同实施例。然而，应该理解，除非另有具体说明，否则本申请不应该被限制为一种特定类型的器件。
图1是根据本发明的不同方面制造FinFET器件的方法100的流程图。应该理解，在该方法之前、期间和之后能够提供附加步骤，并且对于该方法的其他实施例，可以替换或删除所描述的一些步骤。例如，以下参照图2至图13所示的FinFET器件200详细讨论了方法100。本公开内容在不同实施例中反复使用参考数字和/或字母。反复使用的目的是为了简单和清楚并且其本身并不表示所讨论的不同实施例和/或配置之间的关系。
参见图1和图2，方法100开始于步骤102，其中，在衬底210上形成多个芯轴部件220。每个芯轴部件220都是伪部件且在后续制造阶段将被去除。为了进一步参照，以下将独立的芯轴部件标记为220A、220B等。
衬底210包括半导体衬底，如硅晶圆。可选地，衬底210包括锗、硅锗或其他合适的半导体材料。在一个实施例中，衬底210包括外延（或epi）半导体层。在另一个实施例中，衬底210包括通过合适技术（如被称为注氧隔离（SIMOX）的技术）所形成的用于隔离的掩埋介电材料层。在一些实施例中，衬底210可以是绝缘体上半导体，如绝缘体上硅（SOI）。
在现有技术中，衬底210可包括取决于设计要求的不同掺杂区域。掺杂区域可掺杂有p型掺杂剂，如硼或BF2；n型掺杂剂，如磷或砷；或它们的组合物。可在衬底210上以P阱结构、N阱结构、双阱结构的形式，或利用突起结构直接形成掺杂区域。衬底210可进一步包括各种有源区域，如被配置为N型金属氧化物半导体晶体管器件的区域和被配置为P型金属氧化物半导体晶体管器件的区域。
在一个实施例中，在形成芯轴部件220之前，在衬底210的上方形成硬掩模215，以在后续工艺中保护鳍结构。硬掩模215可包括多层以实现工艺灵活性。例如，硬掩模215包括沉积在衬底210上方的第一氧化物层、沉积在第一氧化物层上方的氮化硅层、以及沉积在氮化硅层上方的第二氧化硅层。可通过不同的方法来形成一个或多个层，包括热氧化、化学汽相沉积（CVD）工艺、等离子体增强CVD（PECVD）、原子层沉积（ALD）、和/或现有技术中的其他方法。
在本实施例中，衬底210具有三个区域：第一区域230、第二区域240和第三区域250。然后在第一和第二区域的硬掩模215的上方形成芯轴部件220。在一个实施例中，通过下列步骤来形成芯轴部件220：沉积诸如介电材料（例如，氧化硅、氮化硅）的芯轴材料层；在芯轴材料层的上方形成图案化的光刻胶层；以及使用图案化的光刻胶层作为蚀刻掩模来蚀刻芯轴材料层，从而形成芯轴部件220。在另一实施例中，芯轴部件220是光刻胶图案。
芯轴部件220被定向为Y方向且在与Y方向垂直的X方向上间隔设置。芯轴部件220以宽度L和第一间距S为特征。宽度L和第一间距S可以是常数或可选地为根据芯轴部件的不同而变化的变量。为了清楚以更好地描述方法100，现在分别用参考数字220A和220B标示出第一区域230和第二区域240中的芯轴部件220。
在本实施例中，芯轴部件220A和220B具有相同的宽度（即，第一宽度W1），但是具有不同的间距。在第一区域内，芯轴部件220A具有第一间距S1，而在第二区域内，芯轴部件220B具有第二间距S2。由于鳍部件的目标宽度，将第一间距S1设计为等于（2×W1）+（3×A），其中，A是要形成的鳍的宽度，下文会给出详细的介绍。将第二间距S2设计为小于或等于（2×W1）+（2×A）且大于2×A，下文也会给出详细的介绍。
参见图1和图3，方法100进行步骤104，其中，在芯轴部件220的侧壁上形成第一间隔件310。在一个实施例中，第一间隔件310的形成包括在衬底210和芯轴部件220上沉积第一间隔材料层，然后对第一间隔材料层进行第一各向异性蚀刻，从而形成第一间隔件310。第一间隔材料层可包括介电材料（如，氧化硅、氮化硅、或碳化硅），但不同于芯轴材料层，以在第一各向异性蚀刻过程中实现蚀刻选择性。第一间隔材料层的沉积包括合适的技术，如化学汽相沉积（CVD）。在一个实例中，第一各向异性蚀刻可包括等离子体蚀刻。第一间隔件310被定向为Y方向且在X方向上彼此间隔设置。
在本实施例中，形成的第一间隔件310的宽度与鳍的宽度相同，其为目标宽度A。在一个实施例中，将第一间隔材料沿着芯轴部件220A和220B的侧壁的厚度控制为与目标宽度A相同。
参见图1和图4，方法100进行步骤106，其中，在第一间隔件310的侧壁上形成第二间隔件320。在一个实施例中，第二间隔件320的形成包括在衬底210和第一间隔件310的上方沉积第二间隔材料层，然后对第二间隔材料层进行第二各向异性蚀刻，从而形成第二间隔件320。第二间隔材料层可包括介电材料（如，氧化硅、氮化硅或碳化硅），但不同于第一间隔材料层，以在第二各向异性蚀刻过程中实现蚀刻选择性。在一个实施例中，第二间隔材料层包括与芯轴部件220相同的材料层。第二间隔材料层的沉积包括一种合适的技术，如CVD。在一个实例中，第二各向异性蚀刻可包括等离子体蚀刻。在本实施中，第二间隔件320被定向为Y方向且在X方向上彼此间隔设置。
在本实施例中，形成第二间隔件320，其宽度与第一间距W1相同。因此，在第一区域230内，在两个背对背的第二间隔件320之间留有间隙325，且间隙325的宽度与目标宽度A相同。此外，在第二区域240内，两个背对背的第二间隔件320在合并空间326处彼此合并在一起。
参见图1和图5，方法100进行步骤108，其中，在衬底210的上方沉积介电层410，包括完全填充间隙325。介电层410可包括氧化硅、氮化硅、碳化硅、或其他合适材料。通过诸如CVD和ALD的合适的技术来沉积介电层410。在一个实施例中，介电层410具有与第一间隔材料相同的介电材料，以在后续蚀刻中实现蚀刻选择性，后文会给出相关介绍。
参见图1和图6，方法100进行步骤110，其中，回蚀刻介电层410以露出第一区域230和第二区域240内的芯轴部件220、第一间隔件310和第二间隔件320的顶面。在回蚀刻之后，介电层410的填充在间隙325内的剩余部分形成介电部件415，且介电层410的其他剩余部分还覆盖第三区域250。在一个实施例中，通过化学机械抛光（CMP）工艺回蚀刻介电层410。
参见图1和图7，方法100进行步骤112，其中，形成具有第一开口515的第一切割图案510，使得第一间隔件310的位于第一开口515内的第一子集未被覆盖。同时，在第三区域250内，第一切割图案510以台状件宽度W2覆盖介电层410的一部分。台状件宽度W2基本大于第一间距S1。在一个实施例中，台状件宽度W2限定宽有源区域。在一个实施例中，第二间隔件320的子集在第一开口515内也未被覆盖。在后续蚀刻工艺过程中，将第一切割图案510用作蚀刻掩模，以选择性地去除第一间隔件310的第一子集。第一切割图案510可包括被第二光刻工艺所图案化的光刻胶层。可选地，切割图案510包括不同于第一间隔材料层和介电层410的硬掩模材料（介电材料，如氧化硅或氮化硅）以实现蚀刻选择性，且通过包括下列步骤的工序进行图案化，该工序包括沉积介电材料层、在介电材料层上形成光刻胶图案、以及使用光刻胶图案作为蚀刻掩模来蚀刻介电材料层。
参见图1和图8，方法100继续步骤114，其中，进行第一切割以去除第一间隔件310的第一子集且蚀刻第三区域内的介电层410以通过第一切割图案510形成介电台状件416。通过蚀刻工艺去除第一间隔件310的第一子集（包括介电部件415）和介电层410，该蚀刻工艺选择性地去除第一间隔材料层和介电层410，但基本不蚀刻第一切割图案510。在一个实施例中，蚀刻工艺被配置为在通过第一切割图案510去除第一间隔件310的过程中，不蚀刻第二间隔材料层。此后，通过合适的工艺去除第一切割图案510。在一个实例中，第一切割图案510是光刻胶图案，通过湿式剥离或等离子体灰化去除第一切割图案510。在另一个实例中，切割图案510是介电材料的硬掩模图案，可通过湿蚀刻工艺去除切割图案510以选择性地去除硬掩模材料。
参见图1和图9，方法100继续步骤116，其中，去除芯轴部件220和第二间隔件320。在一个实施例中，通过选择蚀刻工艺去除芯轴部件220和第二间隔件320。蚀刻工艺选择性地去除芯轴部件220和第二间隔件320，但基本不蚀刻第一间隔件310、介电部件415和介电台状件416。蚀刻工艺可包括干蚀刻、湿蚀刻、和/或它们的组合。
参见图1和图10，方法100继续步骤118，其中，蚀刻衬底210以形成鳍610、衬底台状件620和第一沟槽630。在一个实施例中，通过使用第一间隔件310、介电部件415和介电台状件416作为蚀刻掩模，来实施选择蚀刻以去除衬底210的一部分，从而形成具有目标宽度A的鳍610、具有台状件宽度W2的衬底台状件620、以及第一沟槽630。选择蚀刻工艺可包括选择性湿蚀刻或选择性干蚀刻。湿蚀刻溶液包括四甲基氢氧化铵（TMAH）、HF/HNO3/CH3COOH溶液、或其他合适溶液。干蚀刻工艺包括使用氯基化学物的偏压等离子体蚀刻工艺。其他干蚀刻剂气体包括CF4、NF3、SF6、和He。蚀刻工艺可包括多个蚀刻步骤以优化蚀刻效果。在另一个实施例中，通过进一步修整鳍610来形成宽度小于目标宽度A的鳍610。
参见图1和图11，方法100继续步骤120，其中，形成具有第二开口715的第二切割图案710，使得第一间隔件310的位于第二开口715内的第二子集（未示出）未被覆盖。在很多方面与以上关于图7讨论的第一切割图案510相似地形成第二切割图案710。在一个实施例中，第二切割图案710沿着与第一切割图案510的方向垂直的方向。
参见图1和图12，方法100进行步骤122，其中，通过第二切割图案710实施第二切割以去除第一间隔件310的第二子集和衬底210的一部分，从而形成第二沟槽720。在一个实施例中，第二沟槽720深于第一沟槽630。可通过合适的蚀刻工艺实施第二切割，诸如湿蚀刻、干蚀刻、或它们的组合。此后，通过合适的工艺去除第二切割图案710。
参见图1和图13，方法100进行步骤124，其中，去除第一间隔件310、第一介电部件415和介电台状件416，以露出具有第一间隔件宽度A的鳍（现标记为参考标号810），和具有台状件宽度W2的衬底台状件815。通过诸如选择性湿蚀刻、选择性干蚀刻、或它们的组合的合适的蚀刻工艺来去除第一间隔件310、第一介电部件415和第二介电部件416。
在本实施例中，在第一区域230中，第一节距P1等于A+W1。在第二区域240中，第二节距P2等于第二间距S2。节距为从一个鳍810的边缘到相邻鳍810的相同边缘的尺寸。不同的器件组件，如输入/输出组件、逻辑电路、或静态随机存储器（SRAM）可需要不同的节距。
在方法100之前、期间和之后可提供附加步骤，并且该方法的其他实施例中可替换或删除所描述的一些步骤。
FinFET器件200经受进一步的CMOS或MOS技术处理，以形成不同的部件和区域。FinFET器件200可包括衬底210上方的高k（HK）/金属栅极（MG），包括包裹鳍810的位于栅极区域内一部分的上方，其中，鳍810可用作栅极沟道区域。在先栅极工艺方案中，HK/MG是功能栅极的全部或部分。反之，在后栅极工艺方案中，首先形成伪栅极，然后在进行高温热工艺（诸如源极/漏极形成过程中的热工艺）之后，由HK/MG代替伪栅极。
FinFET器件200可包括通过使用隔离介电层填充第一沟槽630和第二沟槽720所形成的隔离部件。隔离介电层可包括二氧化硅、氮化硅、氮氧化硅、或其他合适的材料、或者它们的组合。在一些实例中，隔离介电层具有多层结构。
FinFET器件200也可包括在衬底210的源极/漏极区域中的（包括在鳍810的另一部分中的）源极/漏极部件。例如，首先使鳍810的位于源极/漏极区域中的一部分凹进。然后，在鳍810的凹进部分中外延生长半导体材料以形成源极/漏极部件。半导体材料包括Ge、Si、GaAs、AlGaAs、SiGe、GaAsP、或其他合适的材料。
FinFET器件200也可包括在衬底210的上方形成在HK/MG之间的层间介电层（ILD）。ILD层包括氧化硅、氮氧化物或其他合适的材料。ILD层包括单层或多层。
FinFET器件200也可包括位于衬底210上方的不同接触件/通孔/线以及多层互连部件（如，金属层和层间介电层）。例如，多层互连件包括诸如常规通孔或接触件的垂直互连件，以及诸如金属线的水平互连件。不同互连部件可实施不同的导电材料，包括铜、钨、和/或硅化物。在一个实例中，使用镶嵌工艺和/或双镶嵌工艺形成与铜相关的多层互连结构。
基于上述内容，本发明提供了一种制造FinFET器件的方法。该方法使用形成芯轴部件、第一间隔件、以及第二间隔件的方案来形成不同的节距。该方法也形成宽度与鳍的宽度相同的介电部件，从而得到附加鳍。该方法也在实施第一切割期间形成宽衬底台状件。该方法提供了更灵活地形成鳍和节距的集成件。
本发明提供了制造半导体器件的很多不同实施例，这些实施例相对于现有方法提供了一种或多种改进。在一个实施例中，一种制造集成电路的方法包括提供具有第一区域、第二区域和第三区域的衬底，以及目标宽度A。该方法也包括在第一和第二区域内形成多个芯轴部件。形成芯轴部件使得在第一区域中芯轴部件具有第一宽度W1和介于两个相邻芯轴部件之间的第一间距S1。在第二区域中，将第一间距S1设置为等于（2×W1）+（3×A），芯轴部件具有第一宽度W1和介于两个相邻芯轴部件之间的第二间距S2，其中，将第二间距S2设置为小于（2×W1）+（2×A）且大于（2×A）。该方法也包括沿着芯轴部件的侧壁形成第一间隔件、以及沿着第一间隔件的侧壁形成第二间隔件。两个背对背的相邻第二间隔件在第一区域中以间隙隔离开而在第二区域中合并在一起。该方法也包括在衬底（包括芯轴部件，第一和第二间隔件）的上方沉积介电层、在间隙内形成介电部件、实施第一切割以去除第一间隔件的第一子集且同时在第三区域内形成介电台状件。该方法也包括去除芯轴部件和第二间隔件，以及使用第一间隔件、介电部件和介电台状件作为蚀刻掩模来蚀刻衬底。
在另一个实施例中，一种制造FinFET器件的方法包括提供具有第一、第二和第三区域的衬底，以及要被制造的鳍的目标宽度A。该方法也包括在第一区域和第二区域内形成多个芯轴部件。形成芯轴部件，使得在第一区域中芯轴部件具有第一宽度W1和介于两个相邻芯轴部件之间的第一间距S1。将S1设置为等于（2×W1）+（3×A），在第二区域中，芯轴部件具有第一宽度W1和两个相邻芯轴部件之间的第二间距S2。将S2设置为小于（2×W1）+（2×A）且大于（2×A）。该方法也包括沿着具有目标宽度A的芯轴部件的侧壁形成第一间隔件，沿着第一间隔件的侧壁形成第二间隔件，使得在第一区域中，在两个背对背的第二间隔件之间留有具有目标宽度A的间隙，且在第二区域中，两个背对背的第二间隔件合并在一起。该方法也包括在衬底的上方沉积介电层（包括完全填充间隙），以及使介电层凹进以在间隙中形成介电部件。介电部件的宽度与目标宽度A相同。该方法也包括实施第一切割以去除第一间隔件的第一子集，以及在去除第一间隔件的第一子集的同时在第三区域中形成介电台状件。介电台状件具有第二宽度W2，其基本大于第一宽度W1。该方法也包括去除芯轴部件和第二间隔件，使用第一间隔件、介电部件作为蚀刻掩模来蚀刻衬底以形成鳍，在蚀刻衬底形成鳍的同时使用介电台状件作为蚀刻掩模来蚀刻衬底，从而形成衬底台状件，以及实施第二切割以去除鳍的子集，从而形成隔离沟槽。
在其他实施例中，一种制造集成电路的方法包括提供具有第一区域和第二区域的衬底，在第一区域中形成芯轴部件，在芯轴部件的侧壁上形成第一间隔件，在第一间隔件的侧壁上形成第二间隔件，使得两个相邻的第二间隔件以间隙间隔开（该间隙的宽度与第一间隔件的宽度相同），在衬底的上方形成介电层（包括完全填充间隙），使介电层凹进以在间隙中形成介电部件，形成图案化光刻胶层以露出第一间隔件的子集和第二区域内的介电层的一部分，通过图案化的光刻胶层实施蚀刻以去除第一间隔件的子集且在第三区域内形成介电台状件，去除芯轴部件和第二间隔件，以及使用第一间隔件、介电部件和介电台状件作为蚀刻掩模来蚀刻衬底。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种制造集成电路(IC)的方法，所述方法包括：
提供具有第一区域、第二区域和第三区域的衬底；
在所述第一区域中形成具有第一间距的多个芯轴部件，以及在所述第二区域中形成具有第二间距的多个芯轴部件；
沿着多个所述芯轴部件的侧壁形成具有目标宽度A的多个第一间隔件；
沿着所述第一间隔件的侧壁形成具有第一宽度W1的第二间隔件，其中，两个相邻的背对背的第二间隔件在所述第一区域中以间隙间隔开，而在所述第二区域中合并在一起；
在所述间隙中形成介电部件；
实施第一切割以去除多个所述第一间隔件的第一子集；
在去除多个所述第一间隔件的第一子集的同时，在所述第三区域中形成具有第二宽度W2的介电台状件，所述第二宽度W2大于所述第一宽度W1；
去除所述芯轴部件和所述第二间隔件；以及
使用所述第一间隔件、所述介电部件和所述介电台状件作为蚀刻掩模来蚀刻所述衬底。
2.根据权利要求1所述的方法，其中，形成所述芯轴部件，使得：
在所述第一区域中，所述芯轴部件具有所述第一宽度W1和两个相邻的芯轴部件之间的第一间距S1，其中，将所述第一间距S1设置为等于(2×W1)+(3×A)；以及
在所述第二区域中，所述芯轴部件具有第一宽度W1和两个相邻的芯轴部件之间的第二间距S2，其中，将所述第二间距S2设置为小于(2×W1)+(2×A)且大于(2×A)。
3.根据权利要求2所述的方法，其中，在所述第一区域中，在两个背对背的第二间隔件之间留有所述间隙，其中，所述间隙的宽度与所述目标宽度A相同。
4.根据权利要求2所述的方法，其中，在所述第二区域内，第二间隔材料完全填充在两个背对背的第一间隔件之间的间距内。
5.根据权利要求1所述的方法，其中，形成所述介电部件包括：
在所述间隙中填充有介电层；以及
通过化学机械抛光(CMP)工艺使所述介电层凹进。
6.根据权利要求5所述的方法，其中，形成的所述介电部件的宽度与所述目标宽度A相同。
7.根据权利要求1所述的方法，其中，实施所述第一切割包括：
在所述芯轴部件和所述第一间隔件以及所述第二间隔件的上方形成图案化的光刻胶层，其中，所述图案化的光刻胶层具有开口以暴露多个所述第一间隔件的第一子集；
去除多个所述第一间隔件的第一子集；以及
去除所述图案化的光刻胶层。
8.根据权利要求7所述的方法，其中，在所述第三区域中形成所述介电台状件包括：
通过所述图案化的光刻胶层覆盖所述介电层的位于所述第三区域中的一部分；以及
在去除多个所述第一间隔件的第一子集的同时，去除所述介电层的位于所述第三区域中的未被覆盖的部分。
9.根据权利要求1所述的方法，其中，通过蚀刻工艺一起去除所述芯轴部件和所述第二间隔件，所述蚀刻工艺相对于所述第一间隔件、所述介电部件和所述介电台状件具有选择性。
10.根据权利要求1所述的方法，还包括：
在蚀刻所述衬底之后，在所述第一间隔件和所述介电部件的上方形成具有开口的第二切割光刻胶层以暴露多个所述第一间隔件的第二子集；以及
实施第二切割以去除多个所述第一间隔件的第二子集，从而在所述衬底中形成隔离沟槽。
11.根据权利要求10所述的方法，其中，所述第二切割的方向与所述第一切割的方向垂直。
12.一种制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：
提供具有第一区域、第二区域和第三区域的衬底；
在所述第一区域中形成具有第一间距的多个芯轴部件，以及在所述第二区域内形成具有第二间距的多个芯轴部件；
沿着多个所述芯轴部件的侧壁形成具有目标宽度A的多个第一间隔件；
沿着所述第一间隔件的侧壁形成具有第一宽度W1的第二间隔件，其中，两个相邻的背对背的第二间隔件在所述第一区域中以间隙间隔开且在所述第二区域中合并在一起；
在所述间隙中形成介电部件；
实施第一切割以去除多个所述第一间隔件的第一子集；
在去除多个所述第一间隔件的第一子集的同时，在所述第三区域中形成具有第二宽度W2的介电台状件，其中，所述第二宽度W2大于所述第一宽度W1；
去除所述芯轴部件和所述第二间隔件；
使用所述第一间隔件、所述介电部件作为蚀刻掩模来蚀刻所述衬底从而形成鳍；
在蚀刻所述衬底以形成鳍的同时，使用所述介电台状件作为蚀刻掩模来蚀刻所述衬底，以形成衬底台状件；以及
实施第二切割以去除多个所述第一间隔件的第二子集，从而形成隔离沟槽。
13.根据权利要求12所述的方法，其中，形成所述芯轴部件，使得：
在所述第一区域中，所述芯轴部件具有所述第一宽度W1和两个相邻的芯轴部件之间的第一间距S1，其中，将所述第一间距S1设置为等于(2×W1)+(3×A)；以及
在所述第二区域中，所述芯轴部件具有所述第一宽度W1和两个相邻的芯轴部件之间的第二间距S2，其中，将所述第二间距S2设置为小于(2×W1)+(2×A)且大于(2×A)。
14.根据权利要求12所述的方法，其中，形成的所述鳍的宽度与所述目标宽度A相同。
15.根据权利要求12所述的方法，其中，通过蚀刻工艺一起去除所述芯轴部件和所述第二间隔件，所述蚀刻工艺相对于所述第一间隔件、所述介电部件和所述介电台状件具有足够的选择性。
16.根据权利要求12所述的方法，其中，实施所述第一切割包括：
在所述芯轴部件、所述第一间隔件和所述第二间隔件的上方形成图案化的光刻胶层，其中，所述图案化的光刻胶层具有开口以暴露多个所述第一间隔件的第一子集；
去除多个所述第一间隔件的第一子集；以及
去除所述图案化的光刻胶层。
17.根据权利要求16所述的方法，其中，在所述第三区域中形成所述介电台状件，包括：
由所述图案化的光刻胶层覆盖所述介电层的位于所述第三区域中的一部分；以及
在去除多个所述第一间隔件的所述第一子集的同时，去除所述介电层位于所述第三区域中的未被覆盖的部分。
18.根据权利要求13所述的方法，还包括：
在所述第二切割之后，去除所述第一间隔件、所述介电部件和所述介电台状件以暴露所述第一区域和所述第二区域中的所述鳍，其中，所述第一区域中的所述鳍的节距不同于所述第二区域中的所述鳍的节距，所述节距为：
所述第一区域中的第一节距，等于所述目标宽度A与所述第一宽度W1之和；以及
所述第二区域中的第二节距，等于所述第二间距S2。
19.根据权利要求18所述的方法，还包括：
在去除所述第一间隔件和所述介电部件的同时，去除所述介电台状件以暴露具有所述第二宽度W2的衬底台状件。
20.一种用于集成电路(IC)的方法，包括：
提供具有第一区域、第二区域和第三区域的衬底；
在所述第一区域和所述第二区域中形成多个芯轴部件；
在所述多个芯轴部件的侧壁上形成多个第一间隔件；
在所述第一间隔件的侧壁上形成第二间隔件，使得两个相邻的第二间隔件以间隙间隔开，所述间隙具有的宽度与所述第一间隔件的宽度相同；
在所述衬底的上方沉积介电层，包括完全填充所述间隙；
使所述介电层凹进以在所述间隙中形成介电部件；
形成图案光刻胶层，以暴露多个所述第一间隔件的子集和所述介电层的一部分；
通过所述图案光刻胶层实施蚀刻，以去除所述多个第一间隔件的子集且在所述第三区域中形成介电台状件；
去除所述芯轴部件和所述第二间隔件；以及
使用所述第一间隔件、所述介电部件和所述介电台状件作为蚀刻掩模来蚀刻所述衬底。
CN201410048881.4A 2013-11-25 2014-02-12 制造finfet器件的方法 Expired - Fee Related CN104658971B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/088,861 US9034723B1 (en) 2013-11-25 2013-11-25 Method of making a FinFET device
US14/088,861 2013-11-25

Publications (2)

Publication Number Publication Date
CN104658971A CN104658971A (zh) 2015-05-27
CN104658971B true CN104658971B (zh) 2017-10-20

Family

ID=53054602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410048881.4A Expired - Fee Related CN104658971B (zh) 2013-11-25 2014-02-12 制造finfet器件的方法

Country Status (3)

Country Link
US (2) US9034723B1 (zh)
KR (1) KR101599641B1 (zh)
CN (1) CN104658971B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236474B2 (en) 2014-02-21 2016-01-12 Stmicroelectronics, Inc. Method to form strained channel in thin box SOI structures by elastic strain relaxation of the substrate
US9660080B2 (en) 2014-02-28 2017-05-23 Stmicroelectronics, Inc. Multi-layer strained channel FinFET
US9530777B2 (en) * 2014-03-04 2016-12-27 Stmicroelectronics, Inc. FinFETs of different compositions formed on a same substrate
US9281303B2 (en) 2014-05-28 2016-03-08 International Business Machines Corporation Electrostatic discharge devices and methods of manufacture
US9269628B1 (en) * 2014-12-04 2016-02-23 Globalfoundries Inc. Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices
US9490136B1 (en) * 2015-08-31 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trench cut
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US9934985B2 (en) 2015-11-30 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Critical dimension control for double patterning process
KR102413610B1 (ko) 2016-03-02 2022-06-24 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 반도체 장치 및 그 제조 방법
US9852917B2 (en) * 2016-03-22 2017-12-26 International Business Machines Corporation Methods of fabricating semiconductor fins by double sidewall image transfer patterning through localized oxidation enhancement of sacrificial mandrel sidewalls
US9793271B1 (en) * 2016-04-29 2017-10-17 International Business Machines Corporation Semiconductor device with different fin pitches
US9728635B1 (en) * 2016-10-13 2017-08-08 International Business Machines Corporation Uniform gate length in vertical field effect transistors
US10388644B2 (en) * 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
KR102544153B1 (ko) 2017-12-18 2023-06-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11227767B2 (en) * 2018-05-03 2022-01-18 Tokyo Electron Limited Critical dimension trimming method designed to minimize line width roughness and line edge roughness
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US10930767B2 (en) 2018-07-16 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-like field effect transistor patterning methods for achieving fin width uniformity
CN111627801B (zh) * 2019-02-28 2023-08-01 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
KR20200132183A (ko) 2019-05-16 2020-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN112053946B (zh) * 2019-06-06 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20210265350A1 (en) * 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN111312806B (zh) * 2020-03-04 2021-07-02 中国科学院金属研究所 一种单层原子沟道鳍式场效应晶体管的制备方法及产品
US11742426B2 (en) * 2021-05-11 2023-08-29 International Business Machines Corporation Forming crossbar and non-crossbar transistors on the same substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099902A (zh) * 2008-07-21 2011-06-15 超威半导体公司 带有沟道分隔的鳍状半导体设备生产方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394155B2 (en) 2004-11-04 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top and sidewall bridged interconnect structure and method
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8426923B2 (en) * 2009-12-02 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate semiconductor device and method
US8633076B2 (en) * 2010-11-23 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for adjusting fin width in integrated circuitry
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8557675B2 (en) * 2011-11-28 2013-10-15 Globalfoundries Inc. Methods of patterning features in a structure using multiple sidewall image transfer technique
US8669186B2 (en) * 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
US8906807B2 (en) * 2012-10-10 2014-12-09 International Business Machines Corporation Single fin cut employing angled processing methods
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8799834B1 (en) 2013-01-30 2014-08-05 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multiple patterning layout design
US8932957B2 (en) * 2013-03-12 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US9053279B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9054159B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a feature of a semiconductor device
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099902A (zh) * 2008-07-21 2011-06-15 超威半导体公司 带有沟道分隔的鳍状半导体设备生产方法

Also Published As

Publication number Publication date
CN104658971A (zh) 2015-05-27
US20150147867A1 (en) 2015-05-28
US9443768B2 (en) 2016-09-13
US20150249039A1 (en) 2015-09-03
KR101599641B1 (ko) 2016-03-03
KR20150060589A (ko) 2015-06-03
US9034723B1 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
CN104658971B (zh) 制造finfet器件的方法
CN104576534B (zh) 制造鳍式场效应晶体管器件的方法
US8975129B1 (en) Method of making a FinFET device
CN103715258B (zh) 用于半导体器件的源极/漏极堆叠件压力源
US9461128B2 (en) Method for creating self-aligned transistor contacts
CN106876336B (zh) 半导体结构及其制造方法
CN106206676B (zh) FinFET器件的结构和形成方法
CN103579007B (zh) 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法
US9496259B2 (en) FinFET semiconductor device having fins with stronger structural strength
CN106531805A (zh) 互连结构及其制造方法以及使用互连结构的半导体器件
US20150014772A1 (en) Patterning fins and planar areas in silicon
CN106531686A (zh) 互连结构和其制造方法及半导体器件
US11233137B2 (en) Transistors and methods of forming transistors using vertical nanowires
US10262903B2 (en) Boundary spacer structure and integration
US10418252B2 (en) Fin-like field effect transistor patterning methods for increasing process margins
US20160314978A1 (en) Spacer Enabled Poly Gate
US9929153B2 (en) Method of making a FinFET device
TWI579899B (zh) 半導體裝置之製造方法
TWI694492B (zh) 半導體元件之精細互連的製備方法
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171020

CF01 Termination of patent right due to non-payment of annual fee