CN111627801B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN111627801B
CN111627801B CN201910152039.8A CN201910152039A CN111627801B CN 111627801 B CN111627801 B CN 111627801B CN 201910152039 A CN201910152039 A CN 201910152039A CN 111627801 B CN111627801 B CN 111627801B
Authority
CN
China
Prior art keywords
layer
opening
mask layer
sidewall
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910152039.8A
Other languages
English (en)
Other versions
CN111627801A (zh
Inventor
肖芳元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910152039.8A priority Critical patent/CN111627801B/zh
Priority to US16/659,909 priority patent/US10964540B2/en
Publication of CN111627801A publication Critical patent/CN111627801A/zh
Application granted granted Critical
Publication of CN111627801B publication Critical patent/CN111627801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体结构的形成方法，包括：提供基底，基底上形成有第一掩膜层以及位于第一掩膜层顶部的第二掩膜层，第二掩膜层内具有第一开口、第二开口以及第三开口；在第一开口侧壁、第二开口侧壁和第三开口侧壁形成第一侧墙层；形成填充满所述第一开口、第二开口和第三开口的第一图形层，第一图形层内具有第一凹槽；沿第一凹槽底部刻蚀去除位于第二开口与第三开口之间的第二掩膜层，形成位于相邻第一侧墙层之间的第四开口；以第二掩膜层和第一侧墙层为掩膜，刻蚀第一开口、第二开口、第三开口和第四开口下方的第一掩膜层，形成图形化的第一掩膜层。本发明能够增大工艺窗口，提高形成的图形化的第一掩膜层的位置精确度。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体器件尺寸不断缩小，光刻关键尺寸(CD)逐渐接近甚至超过了光学光刻的物理极限，由此给半导体制造技术尤其是光刻技术提出了更加严峻的挑战。而双重图形化技术(DP，Double Patterning)也适时而至，其基本思想是通过两次构图形成最终的目标图案，以获得单次构图所不能达到的光刻极限。
双重图形化技术目前主要包括下列三种：自动准双重图形化技术(SADP，Self-aligned Double Patterning)、光刻-蚀刻-光刻-蚀刻LELE，Litho-Etch-Litho-Etch)双重图形化技术和光刻-光刻-刻蚀(LLE，Litho-Litho-Etch)双重图形化技术。在这三种技术中，LELE技术和LLE技术由于两次使用光刻胶，所以对光刻胶的线性度要求高，并且因此也使得制造成本提高，以致其应用受到局限。而SADP技术由于仅单次使用光刻胶，并且能够突破CD的物理极限而使最小间距减小至CD的二分之一，因而尤其适用于制造具有较小光刻关键尺寸的半导体器件。
然而，现有的双重图形化技术仍存在需要改进的地方。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，在改善对准精度问题的同时，增加工艺窗口，从而提高形成的半导体结构的性能。
为解决上述问题，本发明提高一种半导体结构的形成方法，提供基底，所述基底上形成有第一掩膜层以及位于所述第一掩膜层顶部的第二掩膜层，所述第二掩膜层内具有暴露出所述第一掩膜层的第一开口、第二开口以及第三开口；在所述第一开口、第二开口和第三开口侧壁形成第一侧墙层；在形成所述第一侧墙层之后，形成填充满所述第一开口、第二开口和第三开口的第一图形层，所述第一图形层内具有第一凹槽，所述第一凹槽位于所述第二开口与第三开口之间的第二掩膜层正上方；以所述第一图形层为掩膜，沿所述第一凹槽底部刻蚀去除位于所述第二开口与第三开口之间的第二掩膜层，形成位于相邻第一侧墙层之间的第四开口；去除所述第一图形层；以所述第二掩膜层和第一侧墙层为掩膜，刻蚀所述第一开口、第二开口、第三开口和第四开口下方的第一掩膜层，形成图形化的第一掩膜层。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明提供的半导体结构的形成方法的技术方案中，第二掩膜层内具有暴露出第一掩膜层的第一开口、第二开口和第三开口；在第一开口侧壁、第二开口侧壁和第三开口侧壁形成第一侧墙层，所述第一侧墙层占据一定的空间位置，与不形成第一侧墙层的方案相比，本发明在所述第二掩膜层内形成第一开口、第二开口以及第三开口的工艺具有较大的工艺窗口；在形成第一侧墙层之后，形成填充满第一开口、第二开口和第三开口的第一图形层，所述第一图形层内具有第一凹槽，所述第一凹槽位于第二开口与第三开口之间的第二掩膜层正上方；以所述第一图形层为掩膜，沿第一凹槽底部刻蚀去除位于第二开口与第三开口之间的第二掩膜层，形成位于相邻第一侧墙层之间的第四开口；去除第一图形层；以所述第二掩膜层和第一侧墙层为掩膜，刻蚀所述第一开口、第二开口、第三开口和第四开口下方的第一掩膜层，形成图形化的第一掩膜层。由于所述第二开口与第三开口相对的侧壁上均形成有第一侧墙层，所述第一侧墙层使得形成所述第一凹槽的工艺窗口较大，有利于降低形成第一图形层的工艺难度，并且，由于所述第四开口的位置由第一侧墙层定义，所述第一侧墙层具有较高的位置精确度，从而提高了形成的第四开口的对准精度。
可选的，形成所述第一侧墙层的工艺步骤包括：采用原子层沉积工艺，在所述第一开口底部和侧壁、第二开口底部和侧壁、第三开口底部和侧壁、以及所述第二掩膜层顶部形成第一侧墙膜；采用无掩膜刻蚀工艺，回刻蚀所述第一侧墙膜，形成所述第一侧墙层。采用原子层沉积工艺形成的第一侧墙膜具有良好的台阶覆盖能力以及厚度均匀性，有利于提高形成的第一侧墙层的厚度均匀性，且形成具有良好形貌的第一侧墙层。
附图说明
图1至图24为本发明实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有的双重图形化的方法仍存在需要改进的地方。
分析发现，当半导体结构的图形关键尺寸变小后，LELE技术存在对准(OVL)精度差的问题，导致LELE技术在后段制程(BEOL)中难以适用。
为此，本发明提供一种半导体结构的形成方法，在提高对准精度的同时，增大工艺窗口，降低工艺难度，提高形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图24为本发明实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
参考图1至图4，图1和图3为俯视结构示意图，图2为图1中沿切割线AA1切割的剖面结构示意图，图4为图3中沿切割线AA1切割的剖面结构示意图，提供基底，所述基底上形成有第一掩膜层107以及位于所述第一掩膜层107顶部的第二掩膜层108，所述第二掩膜层108内具有暴露出所述第一掩膜层107的第一开口211、第二开口212以及第三开口213。
本实施例中，以形成半导体结构的方法应用于半导体制程中的后段工艺为例。所述基底包括：衬底100以及位于所述衬底100上的介质层103，其中，所述衬底100内具有若干导电结构(未图示)，所述衬底100暴露出所述导电结构表面。
为了提高所述衬底100与所述介质层103之间的粘附性，且避免后续的刻蚀工艺对导电结构造成刻蚀损伤，所述基底还包括位于所述衬底100与所述介质层103之间的刻蚀停止层102，所述刻蚀停止层102的材料与所述介质层103的材料不同。
本实施例中，所述介质层103的材料为低k介质材料，其中，低k介质材料指的是相对介电常数小于氧化硅相对介电常数的材料。相应的，所述介质层103表面还形成有保护层104。本实施例中，所述保护层104的材料为TEOS。
所述第一开口211、第二开口212以及第三开口213分别用于定义后续在介质层103内形成的分立的通孔，所述分立的通孔分别露出相应导电结构顶部表面。所述第一开口211、第二开口212以及第三开口213沿第一方向平行排列，其中，所述第一方向与AA1切割线平行。
本实施例中，为了改善后续形成的通孔的形貌，所述基底与所述第一掩膜层107之间还包括：位于所述基底上的第三掩膜层105；位于所述第三掩膜层105表面的第四掩膜层106。
其中，所述第三掩膜层105、第四掩膜层106以及第一掩膜层107构成金属层-介质层-金属层的叠层掩膜结构。
所述第一掩膜层107的材料为金属化合物，例如，所述第一掩膜层107的材料为TiN或者TaN；所述第三掩膜层105的材料为TiN或者TaN；所述第四掩膜层106的材料为氮化硅、氮化硼、碳氮化硅或者碳氮化硼。
本实施例中，所述第三掩膜层105的材料为TiN，所述第四掩膜层106的材料为氮化硅，所述第一掩膜层107的材料为TiN。
所述第二掩膜层108的材料与第一掩膜层107的材料不同，所述第二掩膜层108的材料为介质材料。本实施例中，所述第二掩膜层108的材料为氮化硅，且所述第二掩膜层108的厚度大于所述第四掩膜层106的厚度。
形成所述第一开口211、第二开口212以及第三开口213的工艺步骤包括：参考图1及图2，在所述第一掩膜层107表面形成第二掩膜层108，所述第二掩膜层108覆盖所述第一掩膜层107整个表面；在所述第二掩膜层108表面形成有机涂覆层(ODL)109；在所述有机涂覆层109表面形成抗反射涂层110；在所述抗反射涂层110表面形成光刻胶层111，所述光刻胶层111内具有第一通孔201、第二通孔202以及第三通孔203；参考图3及图4，以所述光刻胶层111为掩膜，刻蚀所述抗反射涂层110、有机涂覆层109以及所述第二掩膜层108，形成所述第一开口211、第二开口212以及第三开口213；去除所述光刻胶层111、抗反射涂层110以及有机涂覆层109。
后续的工艺步骤包括：在所述第二开口212和第三开口213侧壁形成第一侧墙层。
本实施例中，在形成所述第一侧墙层之前，为了满足图形形貌要求，还包括步骤：在沿所述第一方向上，对位于所述第一开口211下方的第一掩膜层107进行第一切断处理；在所述第一方向上，对位于所述第一开口211与第二开口212之间的第二掩膜层108下方的第一掩膜层107进行第二切断处理。
以下将结合附图对所述第一切断处理和第二切断处理进行详细说明。
进行所述第一切断处理的工艺步骤包括：
参考图5及图6，在所述第一掩膜层107和第二掩膜层108上形成第二图形层，所述第二图形层内具有第二凹槽204。
图5为俯视结构示意图，图6为图5中沿切割线AA1切割的剖面结构示意图，为了便于说明，图5中同时示出了第一开口211、第二开口212、第三开口213以及第二凹槽204。
形成所述第二图形层的工艺步骤包括：形成填充满所述第一开口211、第二开口212以及第三开口213的第二有机涂覆层115；在所述第二有机涂覆层115表面形成第二抗反射涂层116；在所述第二抗反射涂层116表面形成第二光刻胶层117，所述第二光刻胶层117内具有第二凹槽204。
本实施例中，在沿所述第一方向上，所述第二凹槽204的宽度大于或等于所述第一开口211的宽度。
参考图7及图8，图7为俯视结构示意图，图8为图7中沿切割线AA1切割的剖面结构示意图，以所述第二图形层为掩膜，沿所述第二凹槽204(参考图6)底部刻蚀去除所述第一开口211暴露出的部分第一掩膜层107，以对所述第一开口211下方的第一掩膜层107进行第一切断处理。
本实施例中，采用干法刻蚀工艺，刻蚀去除位于所述第二凹槽204下方的且被所述第一开口211暴露出的第一掩膜层107，从而使得在沿第二方向上，所述第一开口211暴露出的第一掩膜层107被切割成两部分，所述第二方向与第一方向相垂直。
在进行所述第一切断处理后，去除所述第二图形层。
进行所述第二切断处理的工艺步骤包括：
参考图9，在所述第一开口211侧壁、第二开口212侧壁以及第三开口213侧壁形成第二侧墙层121。
本实施例中，为了节约工艺步骤，所述第二侧墙层121还位于所述第二掩膜层108顶部表面、第一开口211底部、第二开口212底部以及第三开口213底部。
为了提高所述第二侧墙层121的台阶覆盖能力，改善所述第二侧墙层121的厚度均匀性，采用原子层沉积工艺，在所述第一开口211底部和侧壁、第二开口212底部和侧壁、第三开口213底部和侧壁以及所述第二掩膜层108顶部形成所述第二侧墙层121。
所述第二侧墙层121的材料与所述第二掩膜层108的材料不同。本实施例中，所述第二侧墙层121的材料为氧化硅。
参考图10及图11，在所述第二侧墙层121上形成填充满第一开口211、第二开口212以及第三开口213的第三图形层，所述第三图形层内具有第三凹槽205。
图10为俯视结构示意图，图11为图10中沿切割线BB1切割的剖面结构示意图，需要说明的是，为了便于图示和说明，图10中仅示出位于第一开口211侧壁、第二开口212侧壁以及第三开口213侧壁的第二侧墙层121，图10中还示出了第一开口211、第二开口212以及第三开口213，切割线BB1与切割线AA1相平行。
所述第三图形层包括：填充满所述第一开口211、第二开口212以及第三开口213的第三有机涂覆层122；位于所述第三有机涂覆层122表面的第三抗反射涂层123；位于所述第三抗反射涂层123表面的第三光刻胶层124，所述第三凹槽205贯穿所述第三光刻胶层124。
所述第三凹槽205的作用在于：定义出待刻蚀的位于第一开口211与第二开口212之间的第二掩膜层108下方的第一掩膜层107的位置。
参考图12及图13，以所述第三图形层为掩膜，沿所述第三凹槽205刻蚀位于所述第一开口211与第二开口212之间的第二掩膜层108以及第一掩膜层107，以对所述第一掩膜层107进行第二切割处理。
图13为图12中沿切割线BB1切割的剖面结构示意图。
本实施例中，对所述第一掩膜层107进行第二切割处理，在所述第一掩膜层107内形成位于所述第一开口211与第二开口212之间的第四开口214。
采用干法刻蚀工艺，刻蚀位于所述第三凹槽205底部的第三抗反射涂层123、第三有机涂覆层122、第二掩膜层108以及第一掩膜层107。
本实施例中，由于所述第二侧墙层121还位于所述第二掩膜层108顶部表面，相应的，还会刻蚀去除位于所述第二掩膜层108顶部的第二侧墙层121。
参考图14至图16，去除所述第三图形层；去除所述第二侧墙层121(参考图13)。
其中，图14为俯视结构示意图，图15为图14中沿切割线BB1切割的剖面结构示意图，图16为图14中沿切割线CC1切割的剖面结构示意图。
本实施例中，在进行所述第二切割处理后，所述第三图形层中仅剩余部分第三有机涂覆层122(参考图13)，为此，在去除所述第三图形层的工艺步骤中，去除剩余第三有机涂覆层122。
本实施例中，采用湿法刻蚀工艺，刻蚀去除所述第二侧墙层121，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
需要说明的是，本实施例中，对所述第一掩膜层107进行了第一切割处理以及第二切割处理，在其他实施例中，也可以不进行所述第一切割处理和第二切割处理，或者仅进行所述第一切割处理和第二切割处理中的一种。
参考图17至图19，后续的工艺步骤包括：在所述第二开口212和第三开口213侧壁形成第一侧墙层128。形成所述第一侧墙层128的工艺步骤包括：
参考图17及图18，图17为在图15基础上的结构示意图，图18为在图16基础上的结构示意图，在所述第二开口212底部和侧壁、第三开口213底部和侧壁、第一开口211底部和侧壁、以及所述第二掩膜层108顶部表面形成第一侧墙膜127。
所述第一侧墙膜127为后续形成的第一侧墙层提供工艺基础。
本实施例中，采用原子层沉积工艺形成所述第一侧墙膜127。采用原子层沉积工艺形成的第一侧墙膜127的厚度均匀性好，且所述第一侧墙膜127具有良好的台阶覆盖能力，使得所述第一侧墙膜127能够很好的覆盖所述第二开口212底部拐角以及第三开口213底部拐角处。
所述第一侧墙膜127的材料与所述第二掩膜层108的材料不同，且所述第一侧墙膜127的材料与所述第一掩膜层107的材料也不同。本实施例中，所述第一侧墙膜127的材料为氧化硅。在其他实施例中，所述第一侧墙膜的材料还可以氮化硅、氮氧化硅或者碳氮氧化硅。
参考图19，图19为在图18基础上的结构示意图，采用无掩膜层刻蚀工艺，回刻蚀所述第一侧墙膜127(参考图18)，形成所述第一侧墙层128。
所述无掩膜刻蚀工艺为干法刻蚀。本实施例中，所述第一侧墙膜127的材料为氧化硅，所述干法刻蚀工艺采用的刻蚀气体包括CF4或者CHF3。
所述无掩膜刻蚀工艺过程中，刻蚀去除位于所述第二掩膜层108顶部的第一侧墙膜127，且刻蚀去除位于第一开口211底部、第二开口212底部以及第三开口213底部的第一侧墙膜127，仅保留位于所述第一开口211侧壁、第二开口212侧壁以及第三开口213侧壁的第一侧墙膜127，形成所述第一侧墙层128。
部分数量个所述第一侧墙层128后续会单独作为掩膜，剩余所述第一侧墙层128与第二掩膜层108共同构成掩膜。
由于所述第一侧墙层128为采用无掩膜刻蚀工艺形成的，所述第一侧墙层128的宽度范围不受光刻工艺的影响，使得所述第一侧墙层128的宽度能够做的很小，且所述第一侧墙层128仍具有良好的位置精确度和形貌精确度，以避免现有的光刻工艺带来的对准误差问题。
本实施例中，所述第一侧墙层128的宽度范围为10nm～15nm，例如12nm、13nm、14nm。
参考图20及图21，在形成所述第一侧墙层128之后，形成填充满所述第一开口211、第二开口212和第三开口213的第一图形层200，所述第一图形层200内具有第一凹槽133，所述第一凹槽133位于所述第二开口212与第三开口213之间的第二掩膜层108正上方。
其中，图20为俯视结构示意图，图21为图20中沿切割线CC1切割的剖面结构示意图。
所述第一图形层200的作用在于：后续以所述第一图形层200为掩膜，沿所述第一凹槽133刻蚀去除位于第二开口212与第三开口213之间的第二掩膜层108。
本实施例中，所述第一开口211、第二开口212、第三开口213和所述第一凹槽133沿第一方向平行排列；所述第一凹槽133在所述第二掩膜层108上的正投影位于所述第二开口212与第三开口213之间。
由于所述第二开口212与所述第三开口213相对的侧壁上均形成有第一侧墙层128，具有一定宽度的第一侧墙层128为所述第一图形层的第一凹槽133提供了较大的工艺窗口，使得在沿所述第一方向上，所述第一凹槽133的宽度大于或等于所述第二开口212侧壁的第一侧墙层128与邻近的第三开口213侧壁的第一侧墙层128之间的宽度，且所述第一凹槽133的宽度小于所述第二开口212侧壁与邻近的第三开口213侧壁之间的宽度。
因此，即使所述第一凹槽133侧壁位于所述第二开口212侧壁的第一侧墙层128上方，所述第一凹槽133侧壁位于所述第三开口213侧壁的第一侧墙层128上方，所述第一凹槽133的位置仍是符合工艺要求的。也就是说，本实施例中，所述第一图形层的形成具有较大的工艺窗口。
并且，由于在所述第一开口211侧壁、第二开口212侧壁以及第三开口213侧壁均形成有第一侧墙层128，与形成第一侧墙层128之前的情形相比，在形成所述第一侧墙层128之后所述第一开口211宽度尺寸、第二开口212宽度尺寸以及第三开口213宽度尺寸均变小，且在形成所述第一侧墙层128之后，宽度尺寸减小了第一开口211、第二开口212以及第三开口213用于定义待形成的目标图形。因此，本实施例中，前述形成具有第一开口211、第二开口212以及第三开口213的第二掩膜层108工艺步骤中的光刻工艺窗口大，降低了生产难度，且提高了第一开口211、第二开口212以及第三开口213的位置精确度和形貌精确度。
形成所述第一图形层200的工艺步骤包括：形成填充满所述第一开口211、第二开口212以及第三开口213的第一有机涂覆层130，所述有机涂覆层130顶部高于第二掩膜层108顶部；在所述第一有机涂覆层130表面形成第一抗反射涂层131；在所述第一抗反射涂层131表面形成第一光刻胶层132，所述第一光刻胶层132内形成有贯穿所述第一光刻胶层132的第一凹槽133。
参考图22，以所述第一图形层200(参考图21)为掩膜，沿所述第一凹槽133(参考图21)底部刻蚀去除位于所述第二开口212与第三开口213之间的第二掩膜层108，形成位于相邻第一侧墙层128之间的第四开口224。
具体地，以所述第一光刻层132为掩膜，沿所述第一凹槽133刻蚀所述第一抗反射涂层131、第一有机涂覆层130以及所述第二掩膜层108，直至暴露出所述第一掩膜层107表面。
本实施例中，采用干法刻蚀工艺刻蚀所述第二掩膜层108。为了避免对所述第一侧墙层128造成不必要的刻蚀损伤，所述干法刻蚀工艺对所述第二掩膜层108与所述第一侧墙层128之间的刻蚀选择比高。本实施例中，所述干法刻蚀工艺对所述第二掩膜层108与所述第一侧墙层128之间的刻蚀选择比大于或等于10，在刻蚀去除位于第二开口212与第三开口213之间的第二掩膜层108之后，所述第一侧墙层128仍能保持良好的形貌。
在暴露出所述第一掩膜层107表面之后，去除所述第一图形层。
参考图23，在去除所述第一图形层之后，以所述第二掩膜层108(参考图22)和第一侧墙层128(参考图22)为掩膜，刻蚀所述第一开口211、第二开口212、第三开口213和第四开口224下方的第一掩膜层107，形成图形化的第一掩膜层107。
将所述第一开口211、第二开口212、第三开口213以及第四开口224的图形传递至所述第一掩膜层107内，形成图形化的第一掩膜层107。
由于所述第四开口224由第一侧墙层128定义，且所述第一侧墙层128的宽度尺寸不受光刻工艺的限制，因此所述第一侧墙层128具有高的位置精确度，从而相应使形成的第四开口224也具有高的位置精确度。
采用干法刻蚀工艺，刻蚀所述第一掩膜层107。本实施例中，所述干法刻蚀工艺对所述第一掩膜层107与第二掩膜层108的刻蚀选择比大于或等于10。
在形成所述第四开口224之后，去除所述第二掩膜层108以及第一侧墙层128。本实施例中，采用湿法刻蚀工艺，刻蚀去除所述第二掩膜层108以及第一侧墙层128。
参考图24，以所述图形化的第一掩膜层107为掩膜，对所述介质层103进行刻蚀处理，形成多个暴露出所述导电结构的通孔(未标示)。
具体地，以所述图形化的第一掩膜层107为掩膜，刻蚀所述第四掩膜层106以及第三掩膜层105，暴露出所述保护层104表面；接着，刻蚀所述保护层104、介质层103以及刻蚀停止层102，直至暴露出所述导电结构表面。
本实施例中，采用干法刻蚀工艺对所述介质层103进行刻蚀处理。
由前述分析可知，所述图形化的第一掩膜层107的位置精确度高，相应的，在所述介质层103内形成的通孔也具有高的位置精确度，有利于提高形成的半导体结构的性能。
后续的工艺步骤包括：形成填充满所述通孔的导电层。
本发明实施例提供的半导体结构的形成方法的技术方案中，第二掩膜层108内具有暴露出第一掩膜层107的第一开口211、第二开口212以及第三开口213；在第一开口211、第二开口212以及第三开口213侧壁形成第一侧墙层128；形成填充满第一开口211、第二开口212以及第三开口213的第一图形层，所述第一图形层内具有第一凹槽133，所述第一凹槽133位于第二开口212与第三开口213之间的第二掩膜层108正上方。由于所述第二开口212侧壁和第三开口213侧壁上均形成有第一侧墙层128，与不形成第一侧墙层的方案相比，本发明在所述第二掩膜层108内形成第一开口211、第二开口212以及第三开口213的工艺具有较大的工艺窗口。
由于所述第二开口212与第三开口213相对的侧壁上均形成有第一侧墙层128，所述第一侧墙层128使得所述第一凹槽133的工艺窗口较大，有利于降低形成第一图形层的工艺难度，并且，由于所述第四开口224的位置由第一侧墙层128定义，所述第一侧墙层128具有较高的位置精确度，从而提高了形成的第四开口224的对准精度。相应的，在将所述第一开口211、第二开口212、第三开口213以及第四开口214图形传递至第一掩膜层107后，形成的图形化的第一掩膜层107也具有较高的位置精确度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种图形化的方法，其特征在于，包括：
提供基底，所述基底上形成有第一掩膜层以及位于所述第一掩膜层顶部的第二掩膜层，所述第二掩膜层内具有暴露出所述第一掩膜层的第一开口、第二开口以及第三开口，所述基底包括：衬底以及位于所述衬底上的介质层；
在所述第一开口侧壁、第二开口侧壁和第三开口侧壁形成第一侧墙层；
在形成所述第一侧墙层之后，形成填充满所述第一开口、第二开口和第三开口的第一图形层，所述第一图形层内具有第一凹槽，所述第一凹槽位于所述第二开口与第三开口之间的第二掩膜层正上方；
以所述第一图形层为掩膜，沿所述第一凹槽底部刻蚀去除位于所述第二开口与第三开口之间的第二掩膜层，直至暴露出所述第一掩膜层表面，形成位于相邻第一侧墙层之间的第四开口；
去除所述第一图形层；
以所述第二掩膜层和第一侧墙层为掩膜，刻蚀所述第一开口、第二开口、第三开口和第四开口下方的第一掩膜层，形成图形化的第一掩膜层；
形成图形化的第一掩膜层后，去除所述第二掩膜层以及第一侧墙层；
以所述图形化的第一掩膜层为掩膜，对所述介质层进行刻蚀处理，形成通孔。
2.如权利要求1所述图形化的方法，其特征在于，所述第一开口、第二开口、第三开口和所述第一凹槽沿第一方向平行排列；所述第一凹槽在所述第二掩膜层上的正投影位于所述第二开口与第三开口之间。
3.如权利要求2所述图形化的方法，其特征在于，在沿所述第一方向上，所述第一凹槽的宽度大于或等于所述第二开口侧壁的第一侧墙层与邻近的第三开口侧壁的第一侧墙层之间的宽度，且所述第一凹槽的宽度小于所述第一开口侧壁与邻近的第二开口侧壁之间的宽度。
4.如权利要求1所述图形化的方法，其特征在于，采用干法刻蚀工艺，刻蚀去除位于所述第二开口与第三开口之间的第二掩膜层；且所述干法刻蚀工艺对所述第二掩膜层与第一侧墙层的刻蚀选择比大于或等于10。
5.如权利要求1所述图形化的方法，其特征在于，所述第一侧墙层的材料与第一掩膜层的材料不同；所述第一侧墙层的材料与第二掩膜层的材料不同。
6.如权利要求5所述图形化的方法，其特征在于，所述第一侧墙层的材料为氧化硅、氮化硅或者氮氧化硅。
7.如权利要求1所述图形化的方法，其特征在于，所述第一侧墙层的宽度范围为10nm～15nm。
8.如权利要求1所述图形化的方法，其特征在于，形成所述第一侧墙层的工艺步骤包括：在所述第一开口底部和侧壁、第二开口底部和侧壁、第三开口底部和侧壁、以及所述第二掩膜层顶部形成第一侧墙膜；采用无掩膜刻蚀工艺，回刻蚀所述第一侧墙膜，形成所述第一侧墙层。
9.如权利要求8所述图形化的方法，其特征在于，采用原子层沉积工艺形成所述第一侧墙膜。
10.如权利要求1所述图形化的方法，其特征在于，所述第一图形层包括：填充满所述第一开口、第二开口和第三开口的第一有机涂覆层；位于所述第一有机涂覆层表面的第一抗反射涂层；位于所述第一抗反射涂层表面的第一光刻胶层，所述第一光刻胶层内具有贯穿所述第一光刻胶层的所述第一凹槽。
11.如权利要求1所述图形化的方法，其特征在于，所述第一掩膜层的材料为金属化合物；所述第二掩膜层的材料为介质材料。
12.如权利要求11所述图形化的方法，其特征在于，所述第一掩膜层的材料为TiN或者TaN；所述第二掩膜层的材料为氧化硅、氮化硅、氮氧化硅或者碳氮氧化硅。
13.如权利要求2所述图形化的方法，其特征在于，在形成所述第一侧墙层之前，还包括步骤：在沿所述第一方向上，对位于所述第一开口下方的第一掩膜层进行第一切断处理。
14.如权利要求13所述图形化的方法，其特征在于，所述第一切断处理采用的工艺步骤包括：在所述第一掩膜层和第二掩膜层上形成第二图形层，所述第二图形层内具有第二凹槽；以所述第二图形层为掩膜，沿所述第二凹槽刻蚀去除所述第一开口暴露出的部分第一掩膜层，以对所述第一开口下方的第一掩膜层进行第一切断处理。
15.如权利要求13所述图形化的方法，其特征在于，在进行所述第一切断处理之后、形成所述第一侧墙层之前，还包括步骤：在沿所述第一方向上，对位于所述第一开口与第二开口之间的第二掩膜层下方的第一掩膜层进行第二切断处理。
16.如权利要求15所述图形化的方法，其特征在于，所述第二切断处理采用的工艺步骤包括：在所述第一开口侧壁、第二开口侧壁以及第三开口侧壁形成第二侧墙层；在所述第二侧墙层上形成填充满第一开口、第二开口以及第三开口的第三图形层，所述第三图形层内具有第三凹槽；以所述第三图形层为掩膜，沿所述第三凹槽刻蚀位于所述第一开口与第二开口之间的第二掩膜层以及第一掩膜层，以对所述第一掩膜层进行第二切割处理；去除所述第三图形层；去除所述第二侧墙层。
17.如权利要求16所述图形化的方法，其特征在于，采用原子层沉积工艺，在所述第一开口底部和侧壁、第二开口底部和侧壁、第三开口底部和侧壁以及所述第二掩膜层顶部形成所述第二侧墙层。
18.如权利要求1所述图形化的方法，其特征在于，所述第一掩膜层与所述基底之间还包括：位于所述基底上的第三掩膜层；位于所述第三掩膜层表面的第四掩膜层；在形成所述图形化的第一掩膜层之后，还包括步骤：以所述图形化的第一掩膜层为掩膜，刻蚀所述第四掩膜层形成图形化的第四掩膜层；以所述图形化的第四掩膜层为掩膜，刻蚀所述第三掩膜层形成图形化的第三掩膜层。
19.如权利要求18所述图形化的方法，其特征在于，所述第三掩膜层的材料为TiN或者TaN；所述第四掩膜层的材料为氮化硅、氮化硼、碳氮化硅或者碳氮化硼。
20.如权利要求1所述图形化的方法，其特征在于，所述衬底内形成有若干导电结构；在形成所述图形化的第一掩膜层之后，还包括步骤：以所述图形化的第一掩膜层为掩膜，对所述介质层进行刻蚀处理，形成多个暴露出所述导电结构的通孔；形成填充满所述通孔的导电层。
CN201910152039.8A 2019-02-28 2019-02-28 半导体结构的形成方法 Active CN111627801B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910152039.8A CN111627801B (zh) 2019-02-28 2019-02-28 半导体结构的形成方法
US16/659,909 US10964540B2 (en) 2019-02-28 2019-10-22 Semiconductor structure forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910152039.8A CN111627801B (zh) 2019-02-28 2019-02-28 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN111627801A CN111627801A (zh) 2020-09-04
CN111627801B true CN111627801B (zh) 2023-08-01

Family

ID=72237283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910152039.8A Active CN111627801B (zh) 2019-02-28 2019-02-28 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US10964540B2 (zh)
CN (1) CN111627801B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494161A (zh) * 2008-01-07 2009-07-29 三星电子株式会社 精细图案化半导体器件的方法
CN103050382A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN103794475A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
CN104078417A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准双构图方法及nand闪存的金属互连结构
CN104157564A (zh) * 2013-05-15 2014-11-19 中芯国际集成电路制造(上海)有限公司 改善刻蚀后关键尺寸均匀性的方法
CN104347360A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 双重图形结构及其形成方法
CN104576534A (zh) * 2013-10-18 2015-04-29 台湾积体电路制造股份有限公司 制造鳍式场效应晶体管器件的方法
CN105336571A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269204B2 (en) * 2009-07-02 2012-09-18 Actel Corporation Back to back resistive random access memory cells
US8741701B2 (en) * 2012-08-14 2014-06-03 International Business Machines Corporation Fin structure formation including partial spacer removal
US9240346B2 (en) * 2013-03-14 2016-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Double patterning method
JP2014229694A (ja) * 2013-05-21 2014-12-08 株式会社東芝 半導体装置およびその製造方法
US9209076B2 (en) * 2013-11-22 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
US9034723B1 (en) * 2013-11-25 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
WO2015126829A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for patterning a substrate for planarization
US20160049307A1 (en) * 2014-08-15 2016-02-18 Yijian Chen Patterning method for IC fabrication using 2-D layout decomposition and synthesis techniques
US9711369B2 (en) * 2015-03-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming patterns with sharp jogs
US10784119B2 (en) * 2018-10-08 2020-09-22 Globalfoundries Inc. Multiple patterning with lithographically-defined cuts

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494161A (zh) * 2008-01-07 2009-07-29 三星电子株式会社 精细图案化半导体器件的方法
CN103050382A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN103794475A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
CN104078417A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准双构图方法及nand闪存的金属互连结构
CN104157564A (zh) * 2013-05-15 2014-11-19 中芯国际集成电路制造(上海)有限公司 改善刻蚀后关键尺寸均匀性的方法
CN104347360A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 双重图形结构及其形成方法
CN104576534A (zh) * 2013-10-18 2015-04-29 台湾积体电路制造股份有限公司 制造鳍式场效应晶体管器件的方法
CN105336571A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法

Also Published As

Publication number Publication date
CN111627801A (zh) 2020-09-04
US20200279734A1 (en) 2020-09-03
US10964540B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
CN112151608B (zh) 半导体结构及其形成方法
US11404273B2 (en) Semiconductor structure and forming method thereof
US10256110B2 (en) Self-aligned patterning process utilizing self-aligned blocking and spacer self-healing
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
US20200251348A1 (en) Semiconductor structure and method for forming same
US11769691B2 (en) Semiconductor device and formation method thereof
US11769672B2 (en) Semiconductor structure and forming method thereof
CN109559978B (zh) 半导体结构及其形成方法
CN111627801B (zh) 半导体结构的形成方法
CN103050382B (zh) 半导体器件的制造方法
CN112928057B (zh) 半导体结构及其形成方法
US20080026587A1 (en) Semiconductor device
US20150140796A1 (en) Formation of contact/via hole with self-alignment
CN111640667B (zh) 半导体器件及其形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN113363142A (zh) 半导体器件的形成方法
CN111834213A (zh) 半导体器件及其形成方法
US11309184B2 (en) Semiconductor structure and formation method thereof
TWI803645B (zh) 平面化半導體結構的方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN115223863B (zh) 半导体结构的制作方法
US20210320007A1 (en) Semiconductor structure and fabrication method thereof
US20220028692A1 (en) Semiconductor structure and fabrication method thereof
CN114597128A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant