CN114597128A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114597128A
CN114597128A CN202011395940.7A CN202011395940A CN114597128A CN 114597128 A CN114597128 A CN 114597128A CN 202011395940 A CN202011395940 A CN 202011395940A CN 114597128 A CN114597128 A CN 114597128A
Authority
CN
China
Prior art keywords
layer
forming
opening
partition
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011395940.7A
Other languages
English (en)
Inventor
刘睿
张冠军
黄沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011395940.7A priority Critical patent/CN114597128A/zh
Publication of CN114597128A publication Critical patent/CN114597128A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供待刻蚀层，包括沿第一方向排布第一区和第二区，所述第一区和第二区在所述第一方向上相邻；在所述待刻蚀层上形成牺牲层，所述牺牲层内具有连通的第一导电开口和第一隔断开口，所述第一导电开口位于第一区上，且所述第一隔断开口沿第二方向贯穿第二区上的牺牲层；在所述牺牲层表面形成侧墙膜，所述侧墙膜填充满所述第一隔断开口；在所述侧墙膜上形成第一图形化层，所述第一图形化层内具有第二隔断开口，第二隔断开口沿第二方向贯穿第一区和第二区上的牺牲层，且所述第二区上的第二隔断开口暴露出所述第一隔断开口中的侧墙膜；以所述第一图形化层为掩膜，减薄所述侧墙膜。从而，提高了半导体结构的可靠性。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构的形成方法。
背景技术
随着电路集成度的提高和规模的增大，电路中的单元器件尺寸不断缩小，对集成电路制造工艺的要求不断提高，例如关键尺寸持续减小，芯片制造对光刻分辨率要求越来越高。而随着设计尺寸的不断缩小，设计图形的最小分辨率已超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据国际半导体技术蓝图所示，双重图形化技术(DPT)、极紫外线技术(EUV)、电子束直写(EBL)等技术方案都被业界寄予了厚望。
现有两次图形化工艺包括多种，其中采用LELE(Litho-Etch-Litho-Etch，光刻-刻蚀-光刻-刻蚀)工艺的两次图形化工艺方法是现有多种两次图形化工艺方法中比较常见的一种。LELE工艺方法需要将版图拆分为两部分，然后分别通过两个分离的光刻刻蚀步骤各产生其中的一部分图形。然而，光刻、刻蚀和沉积工艺都会产生EPE(Edge PlacementError，边缘放置误差)，从而导致层间的垂直对准偏差，EPE的出现最终会影响形成的半导体器件的性能。为了减小EPE，提出了基于侧墙工艺的图案化技术，例如基于侧墙工艺的自对准LELE技术。
目前采用基于侧墙的自对准LELE工艺形成金属线时，通常先形成第一槽，再在第一槽内壁形成侧墙，侧墙用于第二次光刻时的对准参照，从而实现第二次光刻刻蚀形成第二槽的自对准，减小EPE，然后再依靠第一槽和第一槽内壁的侧墙、以及第二槽对基底进行图形化。
然而，现有技术中形成的金属线仍存在问题。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以在降低工艺难度的同时，提高半导体结构的可靠性。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括沿第一方向排布第一区和第二区，所述第一区和第二区在所述第一方向上相邻；在所述待刻蚀层上形成牺牲层，所述牺牲层内具有连通的第一导电开口和第一隔断开口，所述第一导电开口位于第一区上，且所述第一隔断开口沿第二方向贯穿第二区上的牺牲层，所述第二方向与第一方向互相垂直；在所述牺牲层表面形成侧墙膜，所述侧墙膜填充满所述第一隔断开口；在所述侧墙膜上形成第一图形化层，所述第一图形化层内具有第二隔断开口，所述第二隔断开口沿第二方向贯穿第一区和第二区上的牺牲层，且所述第二区上的第二隔断开口暴露出所述第一隔断开口中的侧墙膜；以所述第一图形化层为掩膜，减薄所述侧墙膜。
可选的，还包括：在以所述第一图形化层为掩膜减薄侧墙膜后，在所述第二隔断开口内的侧墙膜表面形成第二隔断材料层，所述第二隔断材料层填充满第二隔断开口；平坦化所述第二隔断材料层，直至暴露出所述第一隔断开口中的侧墙膜顶面，形成第二隔断层。
可选的，还包括：在平坦化所述第二隔断层的过程中，去除所述第一图形化层。
可选的，还包括：在形成所述第二隔断层后，采用各向异性的刻蚀工艺，刻蚀牺牲层表面的侧墙膜，直至暴露出牺牲层表面，在所述第一导电开口侧壁面和第一隔断开口内形成侧墙。
可选的，还包括：在形成所述侧墙之后，在所述牺牲层表面形成第二图形化层，在所述第二区上的第二图形化层内，具有沿第二方向延伸的第二导电图形开口，所述第二导电图形开口暴露出第一区上的侧墙侧壁面，并且，所述第二区上的侧墙贯穿所述第二导电图形开口；以所述第二图形化层、侧墙为掩膜，刻蚀所述牺牲层，直至暴露出所述待刻蚀层表面，在所述牺牲层内形成第二导电开口。
可选的，还包括：以所述牺牲层、侧墙和第二隔断层为掩膜，对所述待刻蚀层进行刻蚀。
可选的，所述待刻蚀层包括衬底、以及位于所述衬底上的第一掩膜材料层。
可选的，对所述待刻蚀层进行刻蚀的方法包括：以所述牺牲层、侧墙和第二隔断层为掩膜，刻蚀所述第一掩膜材料层，直至暴露出所述衬底表面，形成掩膜层。
可选的，对所述待刻蚀层进行刻蚀的方法还包括：以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成若干导电开口；所述半导体结构的形成方法还包括：在若干所述导电开口内形成导电结构。
可选的，所述待刻蚀层还包括位于所述衬底和第一掩膜材料层之间的第二掩膜材料层。
可选的，对所述待刻蚀层进行刻蚀的方法包括：以所述牺牲层、侧墙和第二隔断层为掩膜，刻蚀所述第一掩膜材料层，直至暴露出所述第二掩膜材料层表面，形成第一掩膜层；以所述第一掩膜层为掩膜，刻蚀所述第二掩膜材料层，直至暴露出所述衬底表面，形成掩膜层。
可选的，对所述待刻蚀层进行刻蚀的方法还包括：以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成若干导电开口；所述半导体结构的形成方法还包括：在若干所述导电开口内形成导电结构。
可选的，在垂直于衬底表面的方向上，所述第二隔断开口中的侧墙膜减小的厚度范围是3埃至10埃。
可选的，以所述第一图形化层为掩膜刻蚀侧墙膜的工艺包括干法刻蚀工艺。
可选的，所述干法刻蚀工艺的参数包括：刻蚀气体包括氯气；温度范围为40摄氏度至50摄氏度；压力范围为40毫托至60毫托。
可选的，所述侧墙膜的材料包括氧化钛，所述牺牲层的材料包括硅。
可选的，所述第二隔断层的材料包括在预设低温环境中形成的低温氧化物，所述预设低温环境的温度范围为50摄氏度至100摄氏度。
可选的，所述第一隔断开口中的侧墙膜表面具有缺口；以所述第一图形化层为掩膜，减薄所述侧墙膜的方法包括：以所述第一图形化层为掩膜，刻蚀所述侧墙膜，直至去除所述缺口，使所述第一隔断开口内的侧墙膜表面齐平。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，通过所述第二区上的第二隔断开口暴露出所述第一隔断开口中的侧墙膜，形成了在第二方向上尺寸较大的第二隔断开口，因此，增加了形成第一图形化层的工艺窗口，从而，降低形成第一图形化层的工艺难度。与此同时，由于在形成第一图形化层后，以所述第一图形化层为掩膜，减薄所述侧墙膜，因此，能够减少第一隔断开口中侧墙膜表面的凹陷或缺口深度，或去除第一隔断开口中侧墙膜表面的凹陷或缺口，从而，侧墙膜表面更为平整，使得后续沉积在侧墙膜表面的材料，在刻蚀或平坦化工艺后不易产生局部残留，进而，提高了半导体结构的可靠性。综上，通过所述半导体结构的形成方法，在降低工艺难度的同时，提高了半导体结构的可靠性。
进一步，由于刻蚀所述侧墙膜，直至去除第一隔断开口中的侧墙膜表面的缺口，使所述第一隔断开口内的侧墙膜表面齐平，因此，确保了完全去除第一隔断开口中侧墙膜表面的缺口，使得第一隔断开口内的侧墙膜表面是齐平的，从而，进一步提高了第一隔断开口内的侧墙膜表面的平整度，使得后续沉积在侧墙膜表面的材料，在刻蚀或平坦化工艺后不会产生局部残留，以更好的提高半导体结构的可靠性。
附图说明
图1至图5是一种半导体结构的形成方法各步骤的结构示意图；
图6至图21是本发明一实施例的半导体结构的形成过程各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的金属线仍存在问题。以下将结合附图进行具体说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图5是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供待刻蚀层100(如图3所示)，所述待刻蚀层100包括相邻的第一区I和第二区II；在所述待刻蚀层100表面形成牺牲层110；刻蚀所述牺牲层110，分别在所述牺牲层110内形成连通的初始第一导电开口111和第一隔断开口112，所述第一隔断开口112横跨所述第二区II。
请参考图2和图3，图3是图2中沿A-A1方向上的剖面结构示意图，在形成所述初始第一导电开口111和第一隔断开口112之后，在所述牺牲层110表面形成侧墙膜120，所述侧墙膜120填充满所述第一隔断开口112。
请参考图4，在所述侧墙膜120表面形成图形化层130，所述图形化层130表面高于侧墙膜120表面；在所述图形化层130内形成第二隔断开口(未图示)，所述第二隔断开口横跨第一区I和第二区II，并且，所述第二隔断开口暴露出第一隔断开口112内的侧墙膜120；在所述第二隔断开口内形成初始隔断层140。
本实施例中，在形成所述初始隔断层140之后，去除所述图形化层130。
请参考图5，回刻蚀所述初始隔断层140，直至暴露出所述侧墙膜120顶面，形成隔断层141；在形成隔断层141后，采用各向异性的刻蚀工艺刻蚀牺牲层110表面的侧墙膜120，直至去除水平方向的侧墙膜120，形成侧墙121以及第一导电开口113；在形成侧墙121后，刻蚀牺牲层110，在第二区II上的所述牺牲层110内形成第二导电开口114，并且，第二区II上的侧墙121贯穿所述第二导电开口114；在形成第二导电开口114之后，以所述牺牲层110、侧墙121和隔断层141为掩膜，对待刻蚀层100进行刻蚀，在待刻蚀层100内形成若干导电开口(未图示)；在形成导电开口后，去除牺牲层110、隔断层141和侧墙121；去除牺牲层110、隔断层141和侧墙121后，在待刻蚀层100表面和导电开口内形成导电结构材料层(未图示)；平坦化导电结构材料层，直至暴露出待刻蚀层100表面，在导电开口内形成导电结构(未图示)。
在上述实施例中，通过隔断层141，在第一区I形成的导电开口之间被间隔，通过第二区II的侧墙121，在第二区II形成的导电开口之间被间隔，以形成符合设计需求的导电结构。
同时，在形成隔断层141的过程中，为了增大形成第二隔断开口时的工艺窗口，降低工艺难度，因此，形成了横跨第一区I和第二区II的第二隔断开口，以至少在一个方向上增加第二隔断开口的尺寸。
然而，由于需要通过沉积工艺，在第一区I的初始第一导电开口111内壁面形成侧墙膜120的同时，将侧墙膜120填充满所述第一隔断开口112形成第二区II的侧墙121的材料，因此，侧墙膜120容易由于填充不充分而产生凹陷或缺口状的缺陷(如图3中的区域B所示)。同时，由于第二隔断开口横跨第一区I和第二区II，且暴露出第一隔断开口112内的侧墙膜120，因此，回刻蚀初始隔断层140以形成隔断层141后，所述凹陷或缺口中容易残留初始隔断层140的材料，从而，去除侧墙121的刻蚀工艺中，凹陷或缺口下方的侧墙121的材料，由于残留的初始隔断层140的材料的阻挡，也容易残留在待刻蚀层100表面。残留的初始隔断层140材料导致平坦化导电结构材料层的过程中，与其他区域相比，有凹陷或缺口的区域B处容易产生局部差异，造成导电结构之间短路，使半导体结构的可靠性较差。
为了解决上述问题，本发明提供一种半导体结构的形成方法，通过以所述第一图形化层为掩膜，减薄所述侧墙膜，提高了半导体结构的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图21是本发明一实施例的半导体结构的形成过程各步骤的结构示意图。
请参考图6和图7，图7是图6中沿方向A1-A2的剖面结构示意图，图6是图7中沿方向B的俯视结构示意图，提供待刻蚀层200，包括沿第一方向X排布第一区I和第二区II，所述第一区I和第二区II在所述第一方向X上相邻。
在本实施例中，所述待刻蚀层200包括衬底210、以及位于所述衬底210上的第一掩膜材料层220。
在本实施例中，所述待刻蚀层200还包括位于所述衬底210和第一掩膜材料层220之间的第二掩膜材料层222。
在另一实施例中，待刻蚀层不包括第二掩膜材料层。
在本实施例中，所述衬底210的材料包括氧化铝。
在其他实施例中，所述衬底的材料包括低K介质层(K小于等于3.9)。
在其他实施例中，所述衬底的材料包括氧化硅。
在本实施例中，所述第一掩膜材料层220为后续形成第一掩膜层提供材料。
另一方面，所述第一掩膜材料层220可在后续形成第一导电开口、第二导电开口、第一隔断开口和第二隔断开口等刻蚀工艺中，保护所述衬底210和第二掩膜材料层222，以减少所述刻蚀工艺对所述衬底210和第二掩膜材料层222表面造成的损伤。
所述第二掩膜材料层222为后续形成掩膜层提供材料。
在本实施例中，所述第二掩膜材料层222为硬掩膜材料层。
由于所述第二掩膜材料层222的材料为硬掩膜材料，即所述掩膜层的材料为硬掩膜材料，因此后续刻蚀形成导电开口时，所述掩膜层的刻蚀损耗较小，因此将所述掩膜层中图形传递到所述衬底210的过程中，图形传递的稳定性较高。
所述第二掩膜材料层222可以是单层结构，或是沿垂直于衬底210表面方向排布的多层结构，所述第二掩膜材料层222的材料包括氧化硅、氮化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝或氮化铝的其中一种或多种组合。在本实施例中，所述第二掩膜材料层222的材料为氮化钛。
需要说明的是，所述第一区I的数量可以是1个，也可以是多个。所述第二区II的数量可以是1个，也可以是多个。图6中以第一区I的数量为3个，第二区II的数量为2个为例，进行说明。
接着，在所述待刻蚀层200上形成牺牲层，所述牺牲层内具有连通的第一导电开口和第一隔断开口，所述第一导电开口位于第一区I上，且所述第一隔断开口沿第二方向Y贯穿第二区II上的牺牲层，所述第二方向Y与第一方向X互相垂直。形成所述牺牲层的具体步骤请参考图8至图9。
请参考图8，在所述待刻蚀层200上形成牺牲材料层230；刻蚀所述牺牲材料层230，在所述第一区I上的牺牲材料层230内形成第一导电开口231。
所述牺牲材料层230为形成牺牲层提供材料。
在所述牺牲材料层230的材料包括硅。
在本实施例中，所述牺牲材料层230的材料为无定型硅。
在其他实施例中，牺牲材料层的材料包括单晶硅或多晶硅等。
在本实施例中，形成所述牺牲材料层230的工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，所述第一导电开口231沿所述第二方向Y延伸。
在本实施例中，形成第一导电开口231的方法包括：在所述牺牲材料层230表面形成第一导电开口图形化层(未图示)，所述第一导电开口图形化层暴露出第一区I上的牺牲材料层230表面；以所述第一导电开口图形化层为掩膜，刻蚀所述牺牲材料层230，直至暴露出所述待刻蚀层200表面，在所述第一区I上的牺牲材料层230内形成第一导电开口231。
在本实施例中，刻蚀所述牺牲材料层230以形成第一导电开口231的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，在形成所述第一导电开口231后，去除所述第一导电开口图形化层。
在本实施例中，所述第一导电开口图形化层的材料包括光刻胶，去除所述第一导电开口图形化层的工艺保护灰化工艺等。
请参考图9，在形成所述第一导电开口231后，刻蚀所述牺牲材料层230，在所述第二区II上的牺牲材料层230内形成第一隔断开口232，以形成牺牲层233。
在本实施例中，由于牺牲材料层230为所述牺牲层233提供材料，因此，所述牺牲层233的材料包括硅。
在本实施例中，所述牺牲层233的材料为无定型硅。
在其他实施例中，牺牲层的材料包括单晶硅或多晶硅等。
所述第一导电开口231和第一隔断开口232在所述牺牲层233内连通，所述第一导电开口231位于第一区I上，且所述第一隔断开口232沿第二方向Y贯穿第二区II上的牺牲层233。
在本实施例中，形成所述第一隔断开口232的方法包括：在所述牺牲材料层230(如图8中所示)表面和第一导电开口231内形成第一隔断开口图形化层(未图示)，所述第一隔断开口图形化层暴露出第二区II上的牺牲材料层230表面；以所述第一隔断开口图形化层为掩膜，刻蚀所述牺牲材料层230，直至暴露出所述待刻蚀层200表面，在所述第二区II上的牺牲材料层230内形成第一隔断开口232。
在本实施例中，刻蚀所述牺牲材料层230以形成第一隔断开口232的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，在形成所述第一隔断开口232后，去除所述第一隔断开口图形化层。
在本实施例中，所述第一隔断开口图形化层的材料包括光刻胶，去除所述第一隔断开口图形化层的工艺保护灰化工艺等。
请参考图10和图11，图11是图10中沿方向C1-C2的剖面结构示意图，图10是图11中沿方向B的俯视结构示意图，在所述牺牲层233表面形成侧墙膜240，所述侧墙膜240填充满所述第一隔断开口232。
所述侧墙膜240为后续形成侧墙提供材料。
在本实施例中，所述侧墙膜240的材料包括氧化钛。因此，同样的所述侧墙的材料包括氧化钛。
具体而言，在本实施例中，在所述待刻蚀层200上的牺牲层233表面、第一导电开口231内壁面以及第一隔断开口232内沉积所述侧墙膜240的材料，形成所述侧墙膜240。
在本实施例中，形成所述侧墙膜240的沉积工艺为原子层沉积工艺。
在其他实施例中，形成侧墙膜的沉积工艺包括化学气相沉积工艺或物理气相沉积工艺。
在通过沉积工艺将侧墙膜240填充满所述第一隔断开口232时，侧墙膜240容易由于填充不充分而产生如区域D中所示的凹陷或缺口状的缺陷。
具体而言，本实施例中，所述第一隔断开口232中的侧墙膜240表面具有缺口(未图示)。
请参考图12和图13，图13是图12中沿方向C1-C2的剖面结构示意图，图12是图13中沿方向B的俯视结构示意图，在所述侧墙膜240上形成第一图形化层250，所述第一图形化层250内具有第二隔断开口251，所述第二隔断开口251沿第二方向Y贯穿第一区I和第二区II上的牺牲层233，且所述第二区II上的第二隔断开口251暴露出所述第一隔断开口232中的侧墙膜240。
通过使所述第二隔断开口251沿第二方向Y贯穿第一区I和第二区II上的牺牲层233，且暴露出所述第一隔断开口232中的侧墙膜240，形成了在第一方向X上尺寸较大的第二隔断开口251，因此，增加了形成第一图形化层250的工艺窗口，从而，降低形成第一图形化层250的工艺难度。
具体而言，在本实施例中，形成所述第一图形化层250的方法包括：在所述侧墙膜240上形成光刻胶材料层(未图示)；对所述光刻胶材料层进行曝光、显影工艺，以形成所述第一图形化层250。
请参考图14，图14与图13的视图方向一致，以所述第一图形化层250为掩膜，减薄所述侧墙膜240。
由于在形成第一图形化层250后，以所述第一图形化层250为掩膜，减薄所述侧墙膜240，因此，能够减少第一隔断开口232中侧墙膜240表面的凹陷深度，或去除第一隔断开口232中侧墙膜240表面的凹陷或缺口，从而，侧墙膜240表面更为平整，使得后续沉积在侧墙膜240表面的材料(第二隔断层)，在刻蚀后或平坦化后不易产生局部残留，进而，提高了半导体结构的可靠性。因此，通过所述半导体结构的形成方法，在降低工艺难度的同时，提高了半导体结构的可靠性。
在本实施例中，在垂直于待刻蚀层200表面的方向上，所述第二隔断开口251中的侧墙膜240减薄的厚度范围是3埃至10埃。
所述侧墙膜240减薄的厚度太小，第一隔断开口232中侧墙膜240表面的凹陷或缺口的深度仍然较大，导致增加了第二隔断层的材料残留的风险。所述侧墙膜240减薄的厚度太大，则容易发生过刻蚀，导致对待刻蚀层200表面造成损伤。因此，选择适合的侧墙膜240减薄的厚度范围，即当侧墙膜240减薄的厚度范围在3埃至10埃时，一方面，更好的减少第一隔断开口232中侧墙膜240表面的凹陷深度，或更好的去除第一隔断开口232中侧墙膜240表面的凹陷或缺口，以更好的减少第二隔断层的材料残留的风险。另一方面，也减小了对待刻蚀层200表面造成损伤的风险。
具体而言，在本实施例中，以所述第一图形化层250为掩膜，减薄所述侧墙膜240的方法包括：以所述第一图形化层250为掩膜，刻蚀所述侧墙膜240，直至去除所述缺口，使所述第一隔断开口250内的侧墙膜240表面齐平。
由于刻蚀所述侧墙膜240，直至去除所述缺口，使所述第一隔断开口232内的侧墙膜240表面齐平，因此，确保了完全去除第一隔断开口232中侧墙膜240表面的缺口，使得第一隔断开口232内的侧墙膜240表面是齐平的，从而，进一步提高了第一隔断开口232内的侧墙膜240表面的平整度，使得后续沉积在侧墙膜240表面的材料，在刻蚀或平坦化工艺后不会产生局部残留，以更好的提高半导体结构的可靠性。
在本实施例中，以所述第一图形化层250为掩膜刻蚀侧墙膜240的工艺包括干法刻蚀工艺。
所述干法刻蚀工艺的参数包括：刻蚀气体包括氯气；温度范围为40摄氏度至50摄氏度；压力范围为40毫托至60毫托。
请参考图15，图15与图14的视图方向一致，在以所述第一图形化层250为掩膜减薄侧墙膜240后，在所述第二隔断开口251内的侧墙膜240表面形成第二隔断材料层260，所述第二隔断材料层260填充满第二隔断开口251。
所述第二隔断材料层260为后续形成第二隔断层提供材料。
所述第二隔断材料层260的材料包括氧化物。
在本实施例中，所述第二隔断材料层260的材料包括在预设低温环境中形成的低温氧化物，所述预设低温环境的温度范围为50摄氏度至100摄氏度。
具体而言，所述低温氧化物包括低温氧化硅。
所述第二隔断层的材料与所述第二隔断材料层260的材料相同，在此不再赘述。
在本实施例中，形成所述第二隔断材料层260的工艺包括化学气相沉积工艺。
所述化学气相沉积工艺在真空环境中进行，且所述化学气相沉积工艺的温度范围为50摄氏度至100摄氏度。
请参考图16，图16与图15的视图方向一致，平坦化所述第二隔断材料层260，直至暴露出所述第一隔断开口232内的侧墙膜240顶面，形成第二隔断层261。
在本实施例中，平坦化所述第二隔断材料层260的工艺包括化学机械平坦化工艺。
在其他实施例中，通过回刻蚀所述第二隔断材料层，以平坦化第二隔断材料层。
在本实施例中，在平坦化所述第二隔断层261的过程中，去除所述第一图形化层250。
具体而言，本实施例中，平坦化所述第二隔断材料层260的同时，还对第一图形化层250进行平坦化，以去除第一图形化层250。
在其他实施例中，回刻蚀所述第二隔断材料层的过程中，还回刻蚀第一图形化层，以去除第一图形化层。
在其他实施例中，去除第一图形化层的方法包括：平坦化第二隔断材料层直至暴露出第一图形化层表面；采用灰化工艺去除第一图形化层；在去除第一图形化层之后，继续平坦化第二隔断材料层，直至暴露出第一隔断开口内的侧墙膜顶面。
请参考图17，图17与图12的视图方向一致，在形成所述第二隔断层261后，采用各向异性的刻蚀工艺，刻蚀牺牲层233表面的侧墙膜240，直至暴露出牺牲层233表面，在所述第一导电开口231侧壁面和第一隔断开口232内形成侧墙241。
通过第一区I上的侧墙241能够在后续形成第二导电开口的刻蚀工艺中，起到间隔第一导电开口231和第二导电开口的作用，并实现所述刻蚀过程中的刻蚀自对准。
通过第二区II上的侧墙241(第一隔断开口232内的侧墙241)，后续在第二区II形成的导电开口之间被间隔。通过第一区I上的第二隔断层261，后续在第一区I形成的导电开口之间被间隔。从而，形成符合设计需求的导电结构。
在本实施例中，所述各向异性的刻蚀工艺包括等离子体刻蚀工艺。
请参款图18，图18与图17的视图方向一致，在形成所述侧墙241之后，刻蚀牺牲层233，在所述第二区II上的牺牲层233内形成第二导电开口234。
具体而言，形成所述第二导电开口234的方法包括：在所述牺牲层233表面形成第二图形化层(未图示)，在所述第二区II上的第二图形化层内，具有沿第二方向Y延伸的第二导电图形开口(未图示)，所述第二导电图形开口暴露出第一区I上的侧墙241侧壁面，并且，所述第二区II上的侧墙241贯穿所述第二导电图形开口；以所述第二图形化层、侧墙241为掩膜，刻蚀所述牺牲层233，直至暴露出所述待刻蚀层200表面，在所述牺牲层233内形成第二导电开口234。
在本实施例中，刻蚀所述牺牲层233以形成第二导电开口234的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，在形成所述第二导电开口234之后，去除所述第二图形化层。
在本实施例中，所述第二图形化层的材料包括光刻胶，去除所述第二图形化层的工艺保护灰化工艺等。
接着，以所述牺牲层233、侧墙241和第二隔断层261为掩膜，对所述待刻蚀层200进行刻蚀。具体对待刻蚀层200进行刻蚀的过程请参考图19至图20。
请参考图19，图19与图18的视图方向一致，以所述牺牲层233、侧墙241和第二隔断层261为掩膜，刻蚀所述第一掩膜材料层220，直至暴露出所述第二掩膜材料层222表面，形成第一掩膜层221。
在本实施例中，刻蚀所述第一掩膜材料层220的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，在形成第一掩膜层221后，去除所述牺牲层233、侧墙241和第二隔断层261。
请参考图20，图20与图19的视图方向一致，以所述第一掩膜层221为掩膜，刻蚀所述第二掩膜材料层222，直至暴露出所述衬底210表面，形成掩膜层224；以所述掩膜层224为掩膜，刻蚀所述衬底210，在所述衬底210内形成若干导电开口211。
若干所述导电开口为后续形成导电结构提供空间。
在本实施例中，刻蚀所述第二掩膜材料层222的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，刻蚀所述衬底210的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，在形成掩膜层224后，去除所述第一掩膜层221。
在本实施例中，在形成若干导电开口211后，去除所述掩膜层224。
在另一实施例中，不形成第二掩膜材料层。对待刻蚀层进行刻蚀的方法包括：以牺牲层、侧墙和第二隔断层为掩膜，刻蚀所述第一掩膜材料层，直至暴露出所述衬底表面，形成掩膜层；以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成若干导电开口。
请参考图21，图21与图20的视图方向一致，在若干所述导电开口211内形成导电结构270。
形成所述导电结构270的方法包括：在若干所述导电开口211内以及衬底210表面形成导电结构材料层，所述导电结构材料层填充满若干所述导电开口211；平坦化所述导电结构材料层，直至暴露出所述衬底210表面，在所述衬底210内形成若干导电结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括沿第一方向排布第一区和第二区，所述第一区和第二区在所述第一方向上相邻；
在所述待刻蚀层上形成牺牲层，所述牺牲层内具有连通的第一导电开口和第一隔断开口，所述第一导电开口位于第一区上，且所述第一隔断开口沿第二方向贯穿第二区上的牺牲层，所述第二方向与第一方向互相垂直；
在所述牺牲层表面形成侧墙膜，所述侧墙膜填充满所述第一隔断开口；
在所述侧墙膜上形成第一图形化层，所述第一图形化层内具有第二隔断开口，所述第二隔断开口沿第二方向贯穿第一区和第二区上的牺牲层，且所述第二区上的第二隔断开口暴露出所述第一隔断开口中的侧墙膜；
以所述第一图形化层为掩膜，减薄所述侧墙膜。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在以所述第一图形化层为掩膜减薄侧墙膜后，在所述第二隔断开口内的侧墙膜表面形成第二隔断材料层，所述第二隔断材料层填充满第二隔断开口；平坦化所述第二隔断材料层，直至暴露出所述第一隔断开口中的侧墙膜顶面，形成第二隔断层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在平坦化所述第二隔断层的过程中，去除所述第一图形化层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第二隔断层后，采用各向异性的刻蚀工艺，刻蚀牺牲层表面的侧墙膜，直至暴露出牺牲层表面，在所述第一导电开口侧壁面和第一隔断开口内形成侧墙。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，还包括：在形成所述侧墙之后，在所述牺牲层表面形成第二图形化层，在所述第二区上的第二图形化层内，具有沿第二方向延伸的第二导电图形开口，所述第二导电图形开口暴露出第一区上的侧墙侧壁面，并且，所述第二区上的侧墙贯穿所述第二导电图形开口；以所述第二图形化层、侧墙为掩膜，刻蚀所述牺牲层，直至暴露出所述待刻蚀层表面，在所述牺牲层内形成第二导电开口。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，还包括：以所述牺牲层、侧墙和第二隔断层为掩膜，对所述待刻蚀层进行刻蚀。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述待刻蚀层包括衬底、以及位于所述衬底上的第一掩膜材料层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，对所述待刻蚀层进行刻蚀的方法包括：以所述牺牲层、侧墙和第二隔断层为掩膜，刻蚀所述第一掩膜材料层，直至暴露出所述衬底表面，形成掩膜层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，对所述待刻蚀层进行刻蚀的方法还包括：以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成若干导电开口；所述半导体结构的形成方法还包括：在若干所述导电开口内形成导电结构。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述待刻蚀层还包括位于所述衬底和第一掩膜材料层之间的第二掩膜材料层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，对所述待刻蚀层进行刻蚀的方法包括：以所述牺牲层、侧墙和第二隔断层为掩膜，刻蚀所述第一掩膜材料层，直至暴露出所述第二掩膜材料层表面，形成第一掩膜层；以所述第一掩膜层为掩膜，刻蚀所述第二掩膜材料层，直至暴露出所述衬底表面，形成掩膜层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，对所述待刻蚀层进行刻蚀的方法还包括：以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成若干导电开口；所述半导体结构的形成方法还包括：在若干所述导电开口内形成导电结构。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，在垂直于衬底表面的方向上，所述第二隔断开口中的侧墙膜减小的厚度范围是3埃至10埃。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第一图形化层为掩膜刻蚀侧墙膜的工艺包括干法刻蚀工艺。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的参数包括：刻蚀气体包括氯气；温度范围为40摄氏度至50摄氏度；压力范围为40毫托至60毫托。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙膜的材料包括氧化钛，所述牺牲层的材料包括硅。
17.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二隔断层的材料包括在预设低温环境中形成的低温氧化物，所述预设低温环境的温度范围为50摄氏度至100摄氏度。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一隔断开口中的侧墙膜表面具有缺口；以所述第一图形化层为掩膜，减薄所述侧墙膜的方法包括：以所述第一图形化层为掩膜，刻蚀所述侧墙膜，直至去除所述缺口，使所述第一隔断开口内的侧墙膜表面齐平。
CN202011395940.7A 2020-12-03 2020-12-03 半导体结构的形成方法 Pending CN114597128A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011395940.7A CN114597128A (zh) 2020-12-03 2020-12-03 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011395940.7A CN114597128A (zh) 2020-12-03 2020-12-03 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114597128A true CN114597128A (zh) 2022-06-07

Family

ID=81812518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011395940.7A Pending CN114597128A (zh) 2020-12-03 2020-12-03 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114597128A (zh)

Similar Documents

Publication Publication Date Title
US8338304B2 (en) Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
US20070123040A1 (en) Method for forming storage node contact plug in semiconductor device
US11676821B2 (en) Self-aligned double patterning
CN112151608B (zh) 半导体结构及其形成方法
TW202145392A (zh) 半導體結構
US6147005A (en) Method of forming dual damascene structures
KR20080099999A (ko) 반도체 소자의 미세 패턴 형성방법
KR100685677B1 (ko) 반도체 소자 제조 방법
CN113363142B (zh) 半导体器件的形成方法
CN114597128A (zh) 半导体结构的形成方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100597594B1 (ko) 반도체 소자의 콘택플러그 형성방법
CN111834213A (zh) 半导体器件及其形成方法
JPH09129730A (ja) 半導体装置の製造方法
CN114171382A (zh) 半导体结构的形成方法
US11784056B2 (en) Self-aligned double patterning
CN111627801B (zh) 半导体结构的形成方法
CN111952170B (zh) 半导体器件及其形成方法
CN113725166B (zh) 半导体结构制备方法及半导体结构
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN113363203B (zh) 半导体器件的形成方法
CN113097065B (zh) 半导体结构及其形成方法
CN111640668B (zh) 半导体器件及其形成方法
CN113363203A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination