CN113725166B - 半导体结构制备方法及半导体结构 - Google Patents
半导体结构制备方法及半导体结构 Download PDFInfo
- Publication number
- CN113725166B CN113725166B CN202111027788.1A CN202111027788A CN113725166B CN 113725166 B CN113725166 B CN 113725166B CN 202111027788 A CN202111027788 A CN 202111027788A CN 113725166 B CN113725166 B CN 113725166B
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- substrate
- spacers
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims description 91
- 229920002120 photoresistant polymer Polymers 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 37
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 9
- 230000001154 acute effect Effects 0.000 claims description 7
- 230000003667 anti-reflective effect Effects 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种半导体结构的制备方法及半导体结构，应用于集成电路制造领域，本发明半导体结构的制备方法能够避免在图案转移的过程中，掩膜层侧壁形成弓形弯曲，进而避免后续形成的电接触结构之间形成连接桥，提高半导体结构的性能。另外，本发明制备方法还利用第一隔离条与第二隔离条来间接界定接触孔的位置，从而避免利用凸台来界定接触孔的位置，避免了对准偏移，大大提高了对准精度。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种半导体结构的制备方法以及半导体结构。
背景技术
在半导体结构的制造技术中，通常利用光阻及掩膜层，结合光刻及刻蚀工艺形成所需图案，然而，受到掩膜层材料性能的影响，使得形成的所需图案产生偏差，影响半导体结构的成品率。
以动态随机存储器(Dynamic Random Access Memory，简称DRAM)的制造为例，在动态随机存储器的位线接触结构(Bit Line Contact，简称BLC)的形成工艺中，在干法刻蚀进行图案转移(transfer)过程中，由于掩膜层容易发生侧向刻蚀，导致掩膜层侧壁形成弓形(bowing)弯曲，影响图案的转移，进而导致后续形成的位线接触结构之间或者位线接触结构与有源区之间形成连接桥(bridge)，影响动态随机存储器的性能。
另外，随着动态随机存储器集成度的增加，现有技术更容易导致位线接触结构发生偏移，也会造成位线接触结构之间或者位线接触结构与有源区之间形成连接桥，影响动态随机存储器的性能。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构的制备方法及半导体结构，其能够避免掩膜层侧壁形成弓形弯曲而影响图案的转移，同时也能够避免对准偏移，提高对准精度，提高半导体结构的性能。
为了解决上述问题，本发明实施例提供了一种半导体结构的制备方法，包括：形成基底，所述基底包括衬底、置于所述衬底上的掩膜层、置于所述掩膜层上的第一图案层、及置于所述第一图案层上的第二图案层，所述第一图案层包括沿第一方向延伸的多个平行设置的第一光阻条及填充在所述第一光阻条之间的第一隔离条，所述第二图案层包括沿第二方向延伸的多个平行设置的第二光阻条及填充在所述第二光阻条之间的第二隔离条，所述第一方向与所述第二方向呈锐角夹角；去除所述第二光阻条；以所述第二隔离条为掩膜，图案化所述第一光阻条，形成由第一隔离条及第二隔离条界定的初始图案；以所述第一隔离条及所述第二隔离条为掩膜，将所述初始图案转移至所述掩膜层，形成目标图案，所述目标图案包括多个平行设置的沿所述第一方向延伸的第一间隔件、及多个平行设置的沿所述第二方向延伸的第二间隔件，所述第一间隔件与所述第二间隔件交叉界定出多个过孔；以所述掩膜层为掩膜，将所述目标图案转移至所述衬底，以在所述衬底上形成多个接触孔。
在一实施例中，在所述形成基底的步骤中，在所述衬底与所述掩膜层之间还设置有多晶硅层，以所述掩膜层为掩膜，将所述目标图案转移至所述衬底的步骤进一步包括：以所述掩膜层为掩膜，图案化所述多晶硅层，将所述目标图案转移至所述多晶硅层；以所述掩膜层及所述多晶硅层为掩膜，将所述目标图案转移至所述衬底。
在一实施例中，在所述形成基底的步骤中，在所述掩膜层与所述第一图案层之间还设置有非晶碳层，在以所述第一隔离条及所述第二隔离条为掩膜，将所述初始图案转移至所述掩膜层，形成目标图案的步骤进一步包括如下步骤：以所述第一隔离条及所述第二隔离条为掩膜，图案化所述非晶碳层及所述掩膜层；去除所述第一隔离条、第二隔离条及所述非晶碳层，以在所述掩膜层中形成所述目标图案。
在一实施例中，在所述形成基底的步骤中，在所述非晶碳层与所述第一图案层之间还设置有抗反射层，在以所述第一隔离条及所述第二隔离条为掩膜，图案化所述非晶碳层及所述掩膜层的步骤中，所述抗反射层也被图案化。
在一实施例中，所述衬底内设置有：浅沟槽隔离区、被所述浅沟槽隔离区界定的有源区、及沿预设方向穿过所述浅沟槽隔离区及所述有源区的字线结构。
在一实施例中，在所述形成基底的步骤中，在所述掩膜层上形成所述第一图案层的方法包括如下步骤：在所述掩膜层上形成沿所述第一方向延伸的第一光阻条；在所述第一光阻条及所述掩膜层表面形成第一覆盖层；在所述第一光阻条之间填充第一隔离物，所述第一覆盖层与所述第一隔离物共同作为所述第一隔离条。
在一实施例中，所述第一覆盖层与所述第一隔离物为同种物质。
在一实施例中，在所述第一光阻条及所述掩膜层表面形成第一覆盖层的方法为原子层沉积法。
在一实施例中，在所述形成基底的步骤中，所述第一图案层与所述第二图案层之间还设置有抗反射层。
在一实施例中，在所述形成基底的步骤中，在所述第一图案层上形成所述第二图案层的方法包括如下步骤：在所述第一图案层上形成沿所述第二方向延伸的第二光阻条；在所述第二光阻条及所述第一图案层表面形成第二覆盖层；在所述第二光阻条之间填充第二隔离物，所述第二覆盖层与所述第二隔离物共同作为所述第二隔离条。
在一实施例中，所述第二覆盖层与所述第二隔离物为同种物质。
在一实施例中，在所述第二光阻条及所述第一图案层表面形成第二覆盖层的方法为原子层沉积法。
在一实施例中，所述第一方向与所述第二方向的夹角为20度～40度。
在一实施例中，在形成所述接触孔之后，所述制备方法还包括如下步骤：于所述接触孔内填充导电材料，形成导电接触结构。
本发明还提供一种半导体结构，其包括：衬底；设置在所述衬底上的掩膜层，所述掩膜层包括多个平行设置的沿第一方向延伸的第一间隔件、及多个平行设置的沿第二方向延伸的第二间隔件，所述第一间隔件与所述第二间隔件交叉界定出多个过孔，所述过孔暴露出所述衬底，所述第一方向与所述第二方向具有锐角夹角。
在一实施例中，所述过孔延伸至所述衬底内部。
在一实施例中，所述衬底与所述掩膜层之间设置有多晶硅层，所述过孔贯穿所述多晶硅层。
在一实施例中，所述第一方向与所述第二方向的夹角为20度～40度。
本发明实施例的优点在于，半导体结构的制备方法能够避免在图案转移的过程中，掩膜层侧壁形成弓形弯曲，进而避免后续形成的电接触结构之间形成连接桥，提高半导体结构的性能。另外，本发明制备方法还利用第一隔离条与第二隔离条来间接界定接触孔的位置，从而避免利用凸台来界定接触孔的位置，避免了对准偏移，大大提高了对准精度。
附图说明
图1A～图1C是本发明第一实施例提供的半导体结构的俯视示意图；
图2是本发明第二实施例提供的半导体结构的制备方法的步骤示意图；
图3A～图3O是本发明第二实施例提供的制备方法的各主要步骤形成的半导体结构的示意图。
图4A～图4I是本发明第二实施例提供的制备方法的部分步骤形成的半导体结构的示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构的制备方法及半导体结构的具体实施方式做详细说明。
图1A是本发明第一实施例提供的半导体结构的俯视示意图，请参阅图1A，所述半导体结构包括衬底100及设置于所述衬底100上的掩膜层110，在对顶部掩膜层进行图案化时，由于顶部掩膜层材料硬度较小，顶部掩膜层侧壁会形成弓形弯曲(如图1A中箭头A所指示区域)。则在以该顶部掩膜层的图案为基础进行图案转移时，如图1B及图1C所示，其中，图1B是半导体结构的掩膜层110的俯视示意图，图1C为沿图1B所示F-F线截面示意图，在衬底100上会形成由两个凸台130相连而成的桥120(即应该形成过孔140的位置并未形成过孔，而是凸台130相连)，这会使得后续转移到衬底100内的接触孔结构之间也会形成桥，导致无法在设定位置形成接触孔，从而导致在所述接触孔内形成的位线接触结构之间形成连接桥，从而影响半导体结构的性能。另外，如图1C所示，该实施例采用凸台130界定过孔140的位置，对准精度低，无法满足需求。
鉴于上述原因，本发明提供一种半导体结构的制备方法，其能够避免掩膜层侧壁的弯曲，进而避免无法在设定位置形成接触孔的情况发生，且能够提高对准精度，满足用户需求。
图2是本发明第二实施例提供的半导体结构的制备方法的步骤示意图，请参阅图2，所述制备方法包括如下步骤：步骤S20，形成基底，所述基底包括衬底、置于所述衬底上的掩膜层、置于所述掩膜层上的第一图案层、及置于所述第一图案层上的第二图案层，所述第一图案层包括沿第一方向延伸的多个平行设置的第一光阻条及填充在所述第一光阻条之间的第一隔离条，所述第二图案层包括沿第二方向延伸的多个平行设置的第二光阻条及填充在所述第二光阻条之间的第二隔离条，所述第一方向与所述第二方向呈锐角夹角；步骤S21，去除所述第二光阻条；步骤S22，以所述第二隔离条为掩膜，图案化所述第一光阻条，形成由第一隔离条及第二隔离条界定的初始图案；步骤S23，以所述第一隔离条及所述第二隔离条为掩膜，将所述初始图案转移至所述掩膜层，形成目标图案，所述目标图案包括多个平行设置的沿所述第一方向延伸的第一间隔件、及多个平行设置的沿所述第二方向延伸的第二间隔件，所述第一间隔件与所述第二间隔件交叉界定出多个过孔；步骤S24，以所述掩膜层为掩膜，将所述目标图案转移至所述衬底，以在所述衬底上形成多个接触孔。
图3A～图3O是本发明第二实施例提供的制备方法的各主要步骤形成的半导体结构的示意图。
步骤S20，请参阅图3A、图3B及图3C，其中图3A为俯视示意图，图3B是沿图3A所示B-B线的截面示意图，图3C是沿图3A所示C-C线的截面示意图，形成基底，所述基底包括衬底300、置于所述衬底300上的掩膜层310、置于所述掩膜层310上的第一图案层320、及置于所述第一图案层320上的第二图案层330。所述第一图案层320包括沿第一方向(如图3A所示的D方向)延伸的多个平行设置的第一光阻条321及填充在所述第一光阻条321之间的第一隔离条322，所述第二图案层330包括沿第二方向(如图3A所示的E方向)延伸的多个平行设置的第二光阻条331及填充在所述第二光阻条331之间的第二隔离条332，所述第一方向D与所述第二方向E呈锐角夹角。
在图3A中，由于所述第一光阻条321与所述第一隔离条322被遮挡，则采用虚线绘示所述第一光阻条321，所述第一隔离条322未绘示。
所述衬底300内设置有浅沟槽隔离区、被所述浅沟槽隔离区界定的有源区、及沿预设方向穿过所述有源区及所述浅沟槽隔离区的字线结构。该些结构本领域常规结构，不再赘述。
所述掩膜层310可为氧化物层，例如氧化硅层。在该实施例中，在所述衬底300与所述掩膜层310之间还设置有多晶硅层340。在所述多晶硅层340与所述衬底300之间还可设置氮化物层350，以对所述衬底300形成保护。
在本实施例中，在所述掩膜层310与所述第一图案层320之间还设置有非晶碳层360。所述非晶碳层360的硬度较旋涂硬掩膜(SOH)的硬度硬，则在后续的图案转移工艺中，所述非晶碳层360的侧壁不易形成弓形弯曲，从而提高图案转移质量，避免产生变形。
在本实施例中，在所述非晶碳层360与所述第一图案层320之间还设置有有抗反射层370。在执行光刻工艺时，所述抗反射层370用于阻止来自衬底的反射光与入射光相干涉而引起的曝光不均匀，如驻波效应。所述抗反射层370可为无机氮氧化物，例如，SiON。
为了与所述衬底300内的有源区的延伸方向相配合，所述第一方向D与所述第二方向E的夹角为20度～40度。
本实施例提供一种在所述掩膜层310上形成所述第一图案层320的方法。所述方法包括如下步骤：
请参阅图4A及图4B，其中图4A是俯视图，图4B是沿图4A所示B-B方向的截面示意图，在所述掩膜层310上形成沿所述第一方向(如图4A所示D方向)延伸的第一光阻条321。在本实施例中，由于所述掩膜层310与所述第一图案层320之间设置有非晶碳层360及抗反射层370，则所述第一光阻条321形成在所述抗反射层370上。在该步骤中，可先在所述抗反射层370上形成光阻层(附图中未绘示)，再对所述光阻层进行图案化处理，形成所述第一光阻条321。
请参阅图4C，其是沿图4A所示B-B方向的截面示意图，在所述第一光阻条321及所述掩膜层310表面形成第一覆盖层400。在本实施例中，所述第一覆盖层400覆盖所述第一光阻条321及抗反射层370。所述第一覆盖层400仅覆盖所述第一光阻条321及抗反射层370的表面，并未填满所述第一光阻条321之间的空隙。在该步骤中，所述第一覆盖层400可采用原子层沉积方法形成，所述第一覆盖层400为一致密层，覆盖性能好，且能够为后续形成第一隔离物提供沉积基础。其中，所述第一覆盖层400可为氧化物层，例如氧化硅层。
请参阅图4D，其是沿图4A所示B-B方向的截面示意图，在所述第一光阻条321之间填充第一隔离物410，所述第一覆盖层400与所述第一隔离物410共同作为所述第一隔离条322。所述第一覆盖层400与所述第一隔离物410可为同种物质，以提高所述第一隔离条322的性能。
在本实施例中，在该步骤之后，请参阅图4E，还包括如下步骤：去除所述第一光阻条321顶部的第一覆盖层400及第一隔离物410，仅保留位于所述第一光阻条321之间的第一隔离条322。所述第一隔离条322的上表面与所述第一光阻条321的上表面平齐，所述第一光阻条321的顶部被暴露。在该步骤中，可采用化学机械研磨等工艺去除所述第一光阻条321顶部的第一覆盖层400及第一隔离物410。
本实施例还提供一种在所述第一图案层上形成第二图案层的方法。所述方法包括如下步骤：
请参阅图4F，其是沿图4A所示B-B方向的截面示意图，在图4E所示结构的基础上，在所述第一图案层320上形成抗反射层420。所述抗反射层420用于阻止来自衬底的反射光与入射光相干涉而引起的曝光不均匀，如驻波效应。所述抗反射层420可为无机氮氧化物，例如，SiON。
请参阅图4G，其为沿图4A中C-C方向的截面示意图，在所述第一图案层320上形成沿所述第二方向(如图3A所示E方向)延伸的第二光阻条331。在本实施例中，由于所述抗反射层420的存在，所述第二光阻条331形成在所述抗反射层420上。在该步骤中，可先在所述抗反射层420上形成光阻层(附图中未绘示)，再对所述光阻层进行图案化处理，形成所述第二光阻条331。
请参阅图4H，其为沿图4A中C-C方向的截面示意图，在所述第二光阻条331及所述第一图案层320表面形成第二覆盖层430。在本实施例中，由于所述抗反射层420的存在，所述第二覆盖层430覆盖所述第二光阻条331及抗反射层420。所述第二覆盖层430仅覆盖所述第二光阻条331及抗反射层420的表面，并未填满所述第二光阻条331之间的空隙。在该步骤中，所述第二覆盖层430可采用原子层沉积方法形成，所述第二覆盖层430为一致密层，覆盖性能好，且能够为后续形成第二隔离物提供沉积基础。其中，所述第二覆盖层430可为氧化物层，例如氧化硅层。所述第二覆盖层430与所述第二隔离物440可为同种物质，以提高所述第二隔离条332的性能。
请参阅图4I，其为沿图4A中C-C方向的截面示意图，在所述第二光阻条331之间填充第二隔离物440，所述第二覆盖层430与所述第二隔离物440共同作为所述第二隔离条332。
在本实施例中，在该步骤之后，请参阅图3C，还包括如下步骤：去除所述第二光阻条331顶部的第二覆盖层430及第二隔离物440，仅保留位于所述第二光阻条331之间的第二隔离条332。所述第二隔离条332的上表面与所述第二光阻条331的上表面平齐，所述第二光阻条331的顶部被暴露。在该步骤中，可采用化学机械研磨等工艺去除所述第二光阻条331顶部的第二覆盖层430及第二隔离物440。
步骤S21，请参阅图3D、图3E及图3F，其中图3D为俯视示意图，图3E是沿图3D所示B-B线的截面示意图，图3F是沿图3D所示C-C线的截面示意图，去除所述第二光阻条331。在本实施例中，去除所述第二光阻条331后，还包括去除所述第二光阻条331下方的抗反射层420，位于所述第二光阻条331下方的第一光阻条321及第一隔离条322被暴露。在该步骤中，可采用灰化等工艺去除所述第二光阻条331。
步骤S22，请参阅图3G、图3H及图3I，其中图3G为俯视示意图，图3H是沿图3G所示B-B线的截面示意图，图3I是沿图3G所示C-C线的截面示意图，以所述第二隔离条332为掩膜，图案化所述第一光阻条321，形成由第一隔离条322及第二隔离条332界定的初始图案。在该步骤中，未被所述第二隔离条332遮挡的第一光阻条321被去除，暴露出所述抗反射层370。
步骤S23，请参阅图3J、图3K及图3L，其中图3J为俯视示意图，图3K是沿图3J所示B-B线的截面示意图，图3L是沿图3J所示C-C线的截面示意图，以所述第一隔离条322及所述第二隔离条332为掩膜，将所述初始图案转移至所述掩膜层310，形成目标图案。所述目标图案包括多个平行设置的沿所述第一方向(如图3J中的D方向)延伸的第一间隔件311、及多个平行设置的沿所述第二方向(如图3J中的E方向)延伸的第二间隔件312，所述第一间隔件311与所述第二间隔件312交叉界定出多个过孔313。所述第一间隔件311与所述第二间隔件312是根据第一隔离条322及第二隔离条332的位置而对应定义的，其在掩膜层310内并无明显的界线划分，因此，在图3J中采用虚线绘示。
在该步骤中，先以所述第一隔离条322及所述第二隔离条332为掩膜，图案化所述抗反射层370及非晶碳层360，暴露出所述掩膜层310，再图案化所述掩膜层310，将所述初始图案转移至所述掩膜层310。在将所述初始图案转移至所述掩膜层310之后，去除所述第二隔离条332、所述抗反射层420、所述第一隔离条322、所述抗反射层370及所述非晶碳层360，以在所述掩膜层310中形成所述目标图案。
由于所述非晶碳层360的存在，使得转移后形成的所述目标图案更完整。具体地说，一方面由于所述非晶碳层360的硬度较大，可保证图形转移时不会产生偏差；另一方面，若无非晶碳层360的存在，所述掩膜层310的表面可能存在不平坦的情况，因此，利用非晶碳层360的生长及其对掩膜层310的保护，来保证掩膜层310表面的平整度，从而能够保证形成的所述目标图案更完整。
步骤S24，请参阅图3M及图3N，其中图3M为俯视示意图，图3N是沿图3M所示B-B线的截面示意图，以所述掩膜层310为掩膜，将所述目标图案转移至所述衬底300，以在所述衬底300上形成多个接触孔301。在本实施例中，由于所述掩膜层310与所述衬底300之间设置有多晶硅层340及氮化物层350，则所述多晶硅层340及氮化物层350也被图案化。在该步骤中，将目标图案转移至所述衬底300之后，去除所述掩膜层310，暴露出多晶硅层340。
在本实施例中，在形成所述接触孔313之后，还包括如下步骤，请参阅图3O，其为沿图3M所示B-B线的截面示意图，于所述接触孔301内填充导电材料，形成导电接触结构302。所述导电接触结构302可作为位线接触结构，用于将位线与有源区电连接。
所述掩膜层310可在形成所述导电接触结构302之前去除，也可在形成所述导电接触结构302之后去除。
本实施例提供的制备方法能够避免在图案转移的过程中，掩膜层(如图1A所示的掩膜层110)侧壁形成弓形弯曲，进而避免后续形成的电接触结构之间形成连接桥，提高半导体结构的性能。另外，本发明制备方法还利用第一隔离条321与第二隔离条331来间接界定接触孔的位置，从而避免第一实施例所述的利用凸台来界定接触孔的位置，大大提高了对准精度。
本发明还提供一种采用上述制备方法形成的半导体结构。请参阅图3J、图3K及图3L，所述半导体结构包括衬底300，设置在所述衬底300上的掩膜层310，所述掩膜层310包括多个平行设置的沿所述第一方向(如图3J中的D方向)延伸的第一间隔件311、及多个平行设置的沿所述第二方向(如图3J中的E方向)延伸的第二间隔件312，所述第一间隔件311与所述第二间隔件312交叉界定出多个过孔313，所述过孔313暴露出所述衬底300。所述第一间隔件311与所述第二间隔件312是根据第一隔离条322及第二隔离条332的位置而对应定义的，其在掩膜层310内并无明显的界线划分，因此，在图3J中采用虚线绘示。
所述衬底300内设置有浅沟槽隔离区(附图中未绘示)、被所述浅沟槽隔离区界定的有源区(附图中未绘示)、及沿预设方向穿过所述有源区及所述浅沟槽隔离区的字线结构(附图中未绘示)。该些结构本领域常规结构，不再赘述。
所述第一方向D与所述第二方向E具有锐角夹角。为了与所述衬底300内的有源区的延伸方向相配合，所述第一方向D与所述第二方向E的夹角为20度～40度。
在该实施例中，所述衬底300与所述掩膜层310之间设置有多晶硅层340及氮化物层350，所述过孔313暴露出所述多晶硅层340。在本发明另一实施例提供的半导体结构中，如图3N所示，所述过孔313贯穿所述多晶硅层340、所述氮化物层350，并延伸至所述衬底300内部，形成接触孔301。
本发明半导体结构能够按照预设形状形成所述接触孔301，从而使得后续在所述接触孔内形成的导电接触结构之间形成连接桥，提高半导体结构的性能。并且，本发明半导体结构能够利用第一间隔件311与所述第二间隔件312来间接界定接触孔的位置，从而避免第一实施例所述的利用凸台来界定接触孔的位置，大大提高了对准精度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (16)
1.一种半导体结构的制备方法，其特征在于，包括：
形成基底，所述基底包括衬底、置于所述衬底上的掩膜层、置于所述掩膜层上的第一图案层、及置于所述第一图案层上的第二图案层，所述第一图案层包括沿第一方向延伸的多个平行设置的第一光阻条及填充在所述第一光阻条之间的第一隔离条，所述第二图案层包括沿第二方向延伸的多个平行设置的第二光阻条及填充在所述第二光阻条之间的第二隔离条，所述第一方向与所述第二方向呈锐角夹角，且所述第一方向与所述第二方向的夹角为20度~40度；
去除所述第二光阻条；
以所述第二隔离条为掩膜，图案化所述第一光阻条，形成由第一隔离条及第二隔离条界定的初始图案；
以所述第一隔离条及所述第二隔离条为掩膜，将所述初始图案转移至所述掩膜层，形成目标图案，所述目标图案包括多个平行设置的沿所述第一方向延伸的第一间隔件、及多个平行设置的沿所述第二方向延伸的第二间隔件，所述第一间隔件与所述第二间隔件交叉界定出多个过孔；
以所述掩膜层为掩膜，将所述目标图案转移至所述衬底，以在所述衬底上形成多个接触孔。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，在所述衬底与所述掩膜层之间还设置有多晶硅层，以所述掩膜层为掩膜，将所述目标图案转移至所述衬底的步骤进一步包括：
以所述掩膜层为掩膜，图案化所述多晶硅层，将所述目标图案转移至所述多晶硅层；
以所述掩膜层及所述多晶硅层为掩膜，将所述目标图案转移至所述衬底。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，在所述掩膜层与所述第一图案层之间还设置有非晶碳层，在以所述第一隔离条及所述第二隔离条为掩膜，将所述初始图案转移至所述掩膜层，形成目标图案的步骤进一步包括如下步骤：
以所述第一隔离条及所述第二隔离条为掩膜，图案化所述非晶碳层及所述掩膜层；
去除所述第一隔离条、第二隔离条及所述非晶碳层，以在所述掩膜层中形成所述目标图案。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，在所述非晶碳层与所述第一图案层之间还设置有抗反射层，在以所述第一隔离条及所述第二隔离条为掩膜，图案化所述非晶碳层及所述掩膜层的步骤中，所述抗反射层也被图案化。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述衬底内设置有：浅沟槽隔离区、被所述浅沟槽隔离区界定的有源区、及沿预设方向穿过所述浅沟槽隔离区及所述有源区的字线结构。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，在所述掩膜层上形成所述第一图案层的方法包括如下步骤：
在所述掩膜层上形成沿所述第一方向延伸的第一光阻条；
在所述第一光阻条及所述掩膜层表面形成第一覆盖层；
在所述第一光阻条之间填充第一隔离物，所述第一覆盖层与所述第一隔离物共同作为所述第一隔离条。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第一覆盖层与所述第一隔离物为同种物质。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，在所述第一光阻条及所述掩膜层表面形成第一覆盖层的方法为原子层沉积法。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，所述第一图案层与所述第二图案层之间还设置有抗反射层。
10.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，在所述第一图案层上形成所述第二图案层的方法包括如下步骤：
在所述第一图案层上形成沿所述第二方向延伸的第二光阻条；
在所述第二光阻条及所述第一图案层表面形成第二覆盖层；
在所述第二光阻条之间填充第二隔离物，所述第二覆盖层与所述第二隔离物共同作为所述第二隔离条。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述第二覆盖层与所述第二隔离物为同种物质。
12.根据权利要求10所述的半导体结构的制备方法，其特征在于，在所述第二光阻条及所述第一图案层表面形成第二覆盖层的方法为原子层沉积法。
13.根据权利要求1所述的半导体结构的制备方法，其特征在于，在形成所述接触孔之后，所述制备方法还包括如下步骤：
于所述接触孔内填充导电材料，形成导电接触结构。
14.一种半导体结构，其特征在于，包括：
衬底；
设置在所述衬底上的掩膜层，所述掩膜层包括多个平行设置的沿第一方向延伸的第一间隔件、及多个平行设置的沿第二方向延伸的第二间隔件，所述第一间隔件与所述第二间隔件交叉界定出多个过孔，所述过孔暴露出所述衬底，所述第一方向与所述第二方向具有锐角夹角，且所述第一方向与所述第二方向的夹角为20度~40度。
15.根据权利要求14所述的半导体结构，其特征在于，所述过孔延伸至所述衬底内部。
16.根据权利要求14所述的半导体结构，其特征在于，所述衬底与所述掩膜层之间设置有多晶硅层，所述过孔贯穿所述多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111027788.1A CN113725166B (zh) | 2021-09-02 | 2021-09-02 | 半导体结构制备方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111027788.1A CN113725166B (zh) | 2021-09-02 | 2021-09-02 | 半导体结构制备方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113725166A CN113725166A (zh) | 2021-11-30 |
| CN113725166B true CN113725166B (zh) | 2023-10-27 |
Family
ID=78681159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111027788.1A Active CN113725166B (zh) | 2021-09-02 | 2021-09-02 | 半导体结构制备方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725166B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914279A (en) * | 1996-04-26 | 1999-06-22 | Texas Instruments Incorporated | Silicon nitride sidewall and top surface layer separating conductors |
| CN101783348A (zh) * | 2009-01-19 | 2010-07-21 | 三星电子株式会社 | 半导体存储器器件和制造半导体器件的方法 |
| CN112885782A (zh) * | 2019-11-30 | 2021-06-01 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN113314469A (zh) * | 2021-05-27 | 2021-08-27 | 长鑫存储技术有限公司 | 位线接触结构及其形成方法、半导体结构和半导体器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141511B2 (en) * | 2004-04-27 | 2006-11-28 | Micron Technology Inc. | Method and apparatus for fabricating a memory device with a dielectric etch stop layer |
| US9859284B2 (en) * | 2016-01-21 | 2018-01-02 | Micron Technology, Inc. | Semiconductor memory device having enlarged cell contact area and method of fabricating the same |
| US11152371B2 (en) * | 2019-08-13 | 2021-10-19 | Micron Technology, Inc. | Apparatus comprising monocrystalline semiconductor materials and monocrystalline metal silicide materials, and related methods, electronic devices, and electronic systems |
-
2021
- 2021-09-02 CN CN202111027788.1A patent/CN113725166B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914279A (en) * | 1996-04-26 | 1999-06-22 | Texas Instruments Incorporated | Silicon nitride sidewall and top surface layer separating conductors |
| CN101783348A (zh) * | 2009-01-19 | 2010-07-21 | 三星电子株式会社 | 半导体存储器器件和制造半导体器件的方法 |
| CN112885782A (zh) * | 2019-11-30 | 2021-06-01 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN113314469A (zh) * | 2021-05-27 | 2021-08-27 | 长鑫存储技术有限公司 | 位线接触结构及其形成方法、半导体结构和半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113725166A (zh) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101087835B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US12069859B2 (en) | Semiconductor structure with high inter-layer dielectric layer and manufacturing method thereof | |
| KR101077304B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100924611B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR101536324B1 (ko) | 절연막 패턴 형성 방법 | |
| JP4860808B2 (ja) | 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法 | |
| KR101098062B1 (ko) | 반도체 소자의 형성방법 | |
| CN114203531A (zh) | 半导体结构的制作方法 | |
| US7550362B2 (en) | Method for manufacturing semiconductor device | |
| CN113725166B (zh) | 半导体结构制备方法及半导体结构 | |
| US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
| KR100924207B1 (ko) | 반도체 소자의 제조 방법 | |
| US20220093408A1 (en) | Manufacturing method of semiconductor structure | |
| KR101031471B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100513371B1 (ko) | 반도체소자의 층간절연막 형성방법_ | |
| KR20100005602A (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
| KR100255158B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100906641B1 (ko) | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 | |
| KR100910868B1 (ko) | 반도체소자 제조 방법 | |
| CN114171382A (zh) | 半导体结构的形成方法 | |
| KR101024814B1 (ko) | 반도체 소자 형성 방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US20070173042A1 (en) | Method for fabricating semiconductor device | |
| KR100427718B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114823292A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |