JP4860808B2 - 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法 - Google Patents
写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法 Download PDFInfo
- Publication number
- JP4860808B2 JP4860808B2 JP2000233678A JP2000233678A JP4860808B2 JP 4860808 B2 JP4860808 B2 JP 4860808B2 JP 2000233678 A JP2000233678 A JP 2000233678A JP 2000233678 A JP2000233678 A JP 2000233678A JP 4860808 B2 JP4860808 B2 JP 4860808B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- forming
- insulating film
- mask pattern
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 89
- 238000005530 etching Methods 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 50
- 239000010410 layer Substances 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁膜の内にトレンチを形成する方法に関するものであり、より具体的には二段階の写真工程を通じてトレンチマスクパターンを形成することで均一な大きさを有するトレンチを絶縁膜の内に形成する方法に関するものである。このような本発明は特に半導体記憶素子の形成、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置形成工程のシリンダーキャパシタを形成するためのトレンチを形成することに使用される。
【０００２】
【従来の技術】
最近半導体製造技術の発達で半導体装置が縮小化されるに従って半導体素子が占める有効ウェーハ面積が減られている。高集積ダイナミックランダムアクセスメモリ(Dynamic Random Access Memory:ＤＲＡＭ、以下“ＤＲＡＭ”という）の場合、例えば、記憶素子のストレージノードに許容される面積はとても小さい。しかしこのような有効面積の縮小にもかかわらず、ストレージノードはデザインルールと信頼性がある記憶素子の動作のために必要な動作的な変数（operational parameter）によって決定される最少電荷貯蔵容量（charge storage capacity:最少静電容量）を必要とする。従って、ウェーハ単位面積当高い静電容量を有するキャパシタを製造することが記憶素子製造においてとても大事な問題ということができる。
【０００３】
ＤＲＡＭの場合、キャパシタに貯蔵された電荷は絶えずに失われていく。従って、読ませられる水準の電荷をキャパシタの内に維持するためには周期的なリフレッシュ動作の頻度はキャパシタの静電容量と反比例する、このようなリフレッシュ(refresh)動作を必要にする。周知のように、リフレッシュ動作の中に読み及び書き動作が不可能である。結局、最近の高集積速い動作速度を指向する半導体記憶素子分野の傾向に歩調を合わせるためには、狭いウェーハ面積に高い静電容量を有するＤＲＡＭ装置が切実に要求される。これのためにいろいろな技術が最近開発されている。
【０００４】
通常的にキャパシタにおいて、電極間誘電物質がキャパシタの電極又はプレートになる二つの導電膜の間に形成される、キャパシタに貯蔵される電荷の量は静電容量に比例する。静電容量（Ｃ）は次のような数式によって定める。Ｃ＝ε0×ε×Ａ／Ｄ。ここでεはキャパシタ誘電膜の誘電定数であり、ε0は真空誘電率（vaccum permittivity)であり、Ａは電極表面積であり、Ｄは電極間の間隔を示す。
【０００５】
従ってキャパシタの静電容量を増加させるためにはまず誘電率が大きな高誘電膜をキャパシタ誘電膜に使用することができる。しかし、このような高誘電膜の形成はその形成過程及び信頼性において問題点を有している。
【０００６】
他の方法にスタック型キャパシタのようにキャパシタを三次元的に形成することで表面積を増加させる方法がある。そのようなスタック型キャパシタとして例えば二重スタック型、ピンスタック型、シリンダー型、広がったスタック型（spread-stacked）そしてボックス型構造を有するキャパシタがある。
【０００７】
周知のように、外部及び内部表面積が有効なキャパシタ面積に使用されるので、シリンダー型キャパシタが三次元スタック型キャパシタに一番適合な形態ということができる。
【０００８】
米国特許第５，３６２，６６６号と第５，７２８，６１８号と第５，７５３，５４７号明細書等は一つのコンタクト型トレンチエッチングマスクパターンを使用してシリンダー型キャパシタを形成する方法を開示している。このようなキャパシタは通常的に次のような方法に形成される。厚い犠牲酸化膜が蒸着され、トレンチエッチングマスクパターンを利用して犠牲酸化膜がエッチングされトレンチが形成され、トレンチを満たすように薄い導電膜が蒸着され、セル単位ストレージノードの分離のための平坦化工程が実行されストレージノードが完成される。しかし、ＤＲＡＭセルが０．２４ミクロン以下の最小線幅に縮小されるにつれて、現在使用されている写真工程にはこのようなＤＲＡＭセルの縮小化に歩調を合わせることができない。かつ、このような写真工程によって形成されるフォトレジストパターンはそのコーナー部分で円形をすることになって、トレンチが形成される領域の大きさを減少させる。これはストレージノード表面積を減少させる結果を招来する。かつ、犠牲酸化膜のエッチングが不十分のため、ストレージノード接触窓連結不良が発生し、均一なトレンチを形成し難しくなる。
【０００９】
従って、信頼性がある均一なトレンチ形成だけではなく、デザインルールを越えるトレンチを形成する方法が高集積化趨勢にあるＤＲＡＭ製造工程において必需的な解決課題に残っている。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、上述した諸般問題点を解決するために提案されたもので、絶縁膜の内に写真工程の解像度を越える即ちデザインルールを越えるトレンチを形成する方法を提供することである。
【００１１】
本発明の他の目的は、デザインルールを越えるシリンダー型キャパシタをトレンチの内に形成する方法を提供することである。
【００１２】
【課題を解決するための手段】
上述した目的を達成するための本発明の一特徴によると、絶縁膜の内にトレンチを形成する方法は、半導体トポロジーを支度する段階と、半導体トポロジーの上に絶縁膜を蒸着する段階と、絶縁膜の上に多数の平行な第１ラインパターンを形成する段階と、第１ラインパターンの上に第１ラインパターンと交差するように多数の平行な第２ラインパターンを形成する段階と、交差する第１及び第２ラインパターンはトレンチエッチングマスクパターンを定義し、トレンチエッチングマスクパターンを使用して絶縁膜をエッチングして半導体トポロジーに至る多数のトレンチを形成する段階を含む。
【００１３】
本発明の好適な実施形態によると、第１及び第２ラインパターンは各々絶縁膜とエッチング選択比を有する物質、例えば、絶縁膜が酸化膜である場合、ポリシリコン、アルミナ（Ａｌ2Ｏ3）又は窒化膜に形成されることを特徴とする。
【００１４】
本発明の好適な実施形態によると、トレンチマスクによって定義されるトレンチ形成領域の面積を増加させるために、トレンチマスクを湿式エッチング溶液にエッチングする段階をさらに含むことを特徴とする。
【００１５】
本発明の好適な実施形態によると、トレンチマスクを酸化させその結果形成される酸化膜を除去してトレンチ形成領域の面積を増加させる段階をさらに含むことができる。
【００１６】
上述した目的を達成するための本発明の他の特徴によると、絶縁膜の内にトレンチを形成する方法は、半導体基板の上にトランジスターを形成する段階と、トランジスターの両側半導体基板の上にランディングパッドを形成する段階と、トランジスター、ランディングパッドを含んで半導体基板の上に第１絶縁膜を形成する段階と、第１絶縁膜を突き抜きランディングパッドに電気的に連結されるコンタクトプラグを形成する段階と、コンタクトプラグを含んで第１絶縁膜の上に第２絶縁膜を形成する段階と、第２絶縁膜の上に多数の平行な第１ラインパターンを形成する段階と、第１ラインパターンの上に第１ラインパターンと交差するように多数の平行な第２ラインパターンを形成する段階と、交差する第１及び第２ラインパターンはトレンチエッチングマスクパターンを定義し、トレンチエッチングマスクパターンを使用して第２絶縁膜をエッチングしてコンタクトプラグに至るトレンチを形成する段階と、トレンチ底及び両側壁の上にそして第２絶縁膜の上に導電物質を形成する段階と、トレンチ余り部分を完全に満たすように第３絶縁膜を導電物質膜の上に形成する段階と、第２絶縁膜の上部が露出される時まで第３絶縁膜及び導電物質膜を平坦化する段階と、そしてトレンチ内部に残っている第３絶縁膜及びトレンチを包む第２絶縁膜を除去してストレージノードを形成する段階を含む。
【００１７】
本発明の好適な実施形態において、第１及び第２ラインパターンは各々、ポリシリコン、アルミナ（Ａｌ2Ｏ3）そして窒化膜のいずれか一つに形成されることを特徴とする。
【００１８】
本発明の好適な実施形態において、トレンチマスクによって定義されたトレンチ形成領域を拡張する段階をさらに含むことを特徴とする。この時、トレンチ形成領域を拡張する段階は、湿式エッチング溶液を使用してトレンチマスクをエッチングすることを含むことを特徴とする。かつ、トレンチ形成領域を拡張する段階は、トレンチマスクを酸化して酸化膜を形成する段階と酸化膜をエッチングする段階をさらに含むことを特徴とする。この時、第１及び第２ラインパターンは各々０．１又は０．１５ミクロン範囲の最小線幅を有し、エッチングされたトレンチマスクは０．０５又は０．１０ミクロン範囲の最小線幅を有することを特徴とする。
【００１９】
図２及び図１５を参照すると、本発明によるトレンチエッチングマスクパターンは、相互交差する第１及び第２ラインパターンに構成され、パターンは二度の写真工程に形成される。まず、横又は縦の方向の第１パターン２１０’が形成され、それからその上部に縦又は横の方向の第２パターン２１２’が形成される。こうにして形成されたマスクパターン２１４’を利用してその下部に存在する絶縁膜をエッチングするとトレンチエッチングマスクパターンと同一な模様を有するコーナー部分が実質的に直角を成す均一なトレンチが形成される。
【００２０】
かつトレンチマスク２１４’を湿式エッチング溶液を使用してエッチングすることで、トレンチ形成領域の面積が増加された写真工程の解像度を越えるトレンチマスク２１４を得ることができる。従って、形成されるトレンチはその大きさが増加され、これはキャパシタの表面積の増加に繋がる。
【００２１】
本発明は良好なプロファイルを有するトレンチを絶縁膜の内に形成する方法に関するものであり、写真工程の解像度を越えるトレンチを形成する方法に関するものである。このようなトレンチ形成工程は、シリンダー型キャパシタ工程は勿論であり、ランディングパッド工程及び金属コンタクト工程にも適用されることができる。
【００２２】
本発明によるトレンチは相互直交する二つのラインパターンに構成されたトレンチエッチングマスクパターンを使用してその下部にある絶縁膜をエッチングすることで形成される。まず、第１写真工程を通じて横又は縦の方向の第１ラインパターンが絶縁膜の上部に絶縁膜とエッチング選択比を有する物質に形成される。次に、第２写真工程を通じて、第１ラインパターン及び絶縁膜の上に第１ラインパターンと直交するように第２ラインパターンが形成される。このような直交する第１及び第２ラインパターンがトレンチエッチングマスクパターンを定義する。
【００２３】
マスクパターンを使用して絶縁膜がエッチングされ良好なプロファイルを有するトレンチが絶縁膜の内に形成される。それからトレンチ内部に導電物質が蒸着される。例えば、ランディングパッド工程及び金属コンタクト工程の場合トレンチは導電物質に完全に満たされる。一方、シリンダー型キャパシタ工程の場合、導電物質が部分的に満たされる。
【００２４】
かつ本発明に従うと、写真工程の解像度を越えるラインパターンが形成される。即ち、ラインパターンが湿式エッチング溶液によってエッチングされパターン最小線幅が減少される。従って、形成されるトレンチは隣接なトレンチとの距離は減少される反面、トレンチ形成領域を定義する領域は増加されて高集積化において有利する。シリンダー型キャパシタの場合、形成されるキャパシタはその表面積がより増加することになる。
【００２５】
【発明の実施の形態】
以下では添付される図面を参照してシリンダー型キャパシタ形成方法を上述する。添付された図面で形成される膜質及び領域は説明の明確化のために若干誇張されることにその厚さが図示されている。半導体製造工程で広く知られた技術、例えば、写真工程及び物理化学的研磨工程等は、具体的な説明を省略する。
【００２６】
以下で０．１ミクロン或いは０．１５ミクロンの最小線幅のデザインルールを有する半導体製造工程を一例として説明する。図１は本発明によるゲートライン、ビットラインそして活性領域等が形成された半導体基板の平面図を概略的に図示している。図１において、導電膜の間に形成されるいろいろの絶縁膜は図の簡略化のために図示を省略した。図１に示されたように、活性領域１０４が一定したパターンに定義されている。活性領域は最小線幅が０．１ミクロンである場合約０．１ミクロンｘ０．５ミクロンの大きさを有するように形成され、最小線幅が０．１３である場合活性領域は約０．１３ミクロンｘ０．６５ミクロンの大きさを有するように形成される。ストレージノードコンタクトパッド１１４ａは活性領域１０４の両端に形成されてあり、ビットラインコンタクトパッド１１４ｂは活性領域の中間部位に形成され非活性領域に拡張され形成されている。ゲートライン１０６は活性領域１０４を横切って形成され、ビットライン１１８はゲートライン１０６を直交するように形成され、ビットラインコンタクトを通じてビットラインコンタクトパッド１１４ｂに電気的に連結されている。
【００２７】
図２は本発明に従うトレンチエッチングマスクパターン２１４の平面図を概略的に図示している。トレンチエッチングマスクパターン２１４は直交する二つのラインパターン、即ち下部の横方向の第１ラインパターン２１０とその上部に形成された縦方向の第２ラインパターン２１２になる。
【００２８】
トレンチエッチングマスクパターン２１４は、最小線幅０．１ミクロン又は０．１３ミクロン範囲のデザインルールにおいて、約０．０５ミクロンの最小線幅を有するように形成することができる。即ち、写真工程に形成される第１及び第２ラインパターン（２１０’及び２１２’）が、湿式エッチング等によってエッチングされその最小線幅の大きさが減少される（参照番号２１０及び２１２参照）。写真工程の解像度（最小線幅０．１或いは０．１５ミクロン）を越える線幅（０．０５ミクロン或いは０．１ミクロン）を有するパターンの形成が可能である。かつ、第１及び第２ラインパターン（２１０’及び２１２’）が酸化され酸化膜が形成された後、形成された酸化膜を除去して、その最小線幅の大きさを減少させることができる（参照番号２１０及び２１２参照）。
【００２９】
この時、トレンチエッチングマスクパターン２１４によって定義されるトレンチ形成領域２１６の大きさは、最小線幅０．１ミクロンのデザインルールである場合、約０．１５ミクロンｘ０．２５ミクロンであり、最小線幅０．１３ミクロンのデザインルールである場合、約０．２１ミクロンｘ０．３４ミクロンの大きさを有する。
【００３０】
図３から図８は図１のＡ−Ａライン（ゲートライン方向）を沿って切り取った断面図として、本発明に従うトレンチ形成方法を利用したシリンダー型キャパシタ製造方法を順次に示しており、図９から図１４は図１Ｂ−Ｂライン（ビットライン方向）を沿って切り取った断面図である。本発明に対し、より理解しやすくするためにゲートライン方向の断面図とビットライン方向の断面図を同時に参照して説明する。
【００３１】
図３及び図９はそれぞれ本発明に従ういろいろの工程が実行された半導体基板の断面を示している。具体的に見ると、まず半導体基板１００が、正しくにはシリコン基板が支度される。このような半導体基板の支度はこの分野で通常的に広く知られているので詳細な説明は省略する。半導体基板１００に活性領域１０４と非活性領域１０２を定義するための素子分離工程が実行される。素子分離工程に浅い素子隔離（ＳＴＩ）、局部的シリコン酸化（ＬＯＣＯＳ）等があり、本実施形態では浅い素子隔離を利用した。素子分離工程に形成される活性領域の大きさはデザインルールによって違い、例えば、最小線幅０．１ミクロンのデザインルールである場合活性領域は約０．１ミクロンｘ０．５ミクロンの大きさを有し、最小線幅０．１３ミクロンのデザインルールである場合活性領域は約０．１３ミクロンｘ０．６５ミクロンの大きさを有する。
【００３２】
本発明で利用された浅いトレンチ隔離工程を簡単に見ると、エッチングマスクを使用して半導体基板１００の所定部位（非活性領域）がエッチングされ約２，０００或いは２，５００オングストロームの深さを有するＳＴＩトレンチが形成される。半導体基板１００のエッチングはＣｌ2、ＨＢｒそしてＣＦ4ガスを使用する。熱的酸化工程が実行されＳＴＩトレンチ内壁に酸化膜が成長し、浅い窒化膜が熱酸化膜の上に形成される。それから非活性領域を定義するための絶縁物質、例えば、高密度プラズマ酸化膜がＳＴＩトレンチを完全に満たす。平坦化工程が実行されマスクが除去され素子分離工程が完成される。
【００３３】
次、ゲートライン１０６工程である。ゲートライン１０６は図１に示したように活性領域１０４の長軸と直交するように形成される。ゲート酸化膜はゲートライン１０６と半導体基板１００の間の電気的隔離のためにそれらの間に形成される。ゲートライン１０６はゲート電極膜質及びキャッピング膜が蒸着されパターニングされて形成され、ゲート電極膜質に約５００或いは８００オングストロームの厚さを有するポリシリコンと約８００或いは１，２００オングストロームの厚さを有するタングステンシリサイドが積層され形成され、キャッピング膜にはシリコン窒化膜が使用される。ゲートライン１０６の形成後、通常のイオン注入工程が実行されソース／ドレーン領域が形成される。次に、側壁スペーサ１０８がゲートライン１０６の側壁に形成される。側壁スペーサ１０８はシリコン窒化膜に形成される。
【００３４】
次の工程は、自己整列コンタクト工程である。薄い窒化膜１１０が結果物の上に自己整列コンタクトエッチング阻止層に形成される。ゲートライン１０６の間の区間を完全に満たすように酸化膜１１２がエッチング阻止層１１０の上に形成される。写真エッチング工程を通じて自己整列コンタクトオープニングが開かれ、ここに導電物質例えばポリシリコンが蒸着され平坦化され各々ストレージノードセルランディングパッド１１４ａ及びビットラインセルランディングパッド１１４ｂが形成される。パッドは約３，０００或いは４，０００オングストロームの高さを有する。自己整列コンタクトオープニング形成のためのエッチングマスクは後述するようにシリンダー型キャパシタ形成のためのトレンチ形成工程で使用されるエッチングマスクと同一な方法に形成されることができる。説明の重複を避けるためにここでの説明は省略する。
【００３５】
次の工程は、ビットライン１１８工程である。まず、第１層間絶縁膜１１６がランディングパッド（１１４ａ，ｂ）を含んで酸化膜１１２の上に形成される。第１層間絶縁膜１１６がエッチングされビットラインランディングパッド１１４ｂを露出させる第１オープニングが形成される（図１及び図２参照）。導電性物質が第１オープニング及び第１層間絶縁膜１１６の上に蒸着されパターニングされビットライン１１８が形成される。ビットライン１１８は約４００オングストロームの厚さを有するチタン窒化膜と約８００オングストロームの厚さを有するタングステンに形成される。それから、第２層間絶縁膜２００がビットライン１１８を含んで第１層間絶縁膜１１６の上に形成される。
【００３６】
次、第２層間絶縁膜２００及び第１層間絶縁膜１１６がエッチングされストレージノードランディングパッド１１４ａを露出させる第２オープニングが形成される。第２オープニングが導電性物質、例えば、ドーピングされたポリシリコンに満たされ埋没コンタクトプラグ２０２が形成される。
【００３７】
次、図４及び図１０を参照すると、トレンチエッチング阻止膜である窒化膜２０４例えば、シリコン窒化膜が埋没コンタクトプラグ２０２を含んで第２層間絶縁膜２００の上に形成される。エッチング阻止膜２０４は約２００或いは５００オングストロームの厚さを有するように低圧気相蒸着法（ＬＰＣＶＤ）或いはプラズマ強化気相蒸着法（ＰＥＣＶＤ）によって蒸着される。次に、犠牲酸化膜２０６がエッチング阻止膜２０４の上に約１ミクロン或いは３ミクロンの厚さを有するように形成される。犠牲酸化膜は、ストレージノードの高さを決定しプラズマ強化テトラエチルソシリケート（tetraethylorthosilicate）（ＰＥＴＥＯＳ）酸化膜に形成される。
【００３８】
次の工程は、トレンチエッチングマスクパターン形成工程である。まず、第１物質膜２０８が犠牲酸化膜２０６の上に形成される。第１物質膜２０８は、下部の酸化膜２０６とエッチング選択比が優れた物質に形成され、例えば、ポリシリコン、アルミナ（Ａｌ2Ｏ3）又はシリコン窒化膜が使用されることができる。本実施形態では、ポリシリコンが約５００オングストローム或いは２，０００オングストロームの厚さを有するように形成される。次第１フォトレジスト膜がスピンコーティングされ写真エッチング工程を通じて所定の線幅を有する第１フォトレジストパターンが形成される。第１フォトレジストパターンはデザインルールに左右され約０．１ミクロン或いは０．１３ミクロンの範囲に形成される。フォトレジストパターンを使用して、下部の第１ポリシリコン２０８がエッチングされ第１ラインパターン２１０’が図１１に示されたように形成される。第１ラインパターン２１０はゲートライン方向に即ち、ビットラインと直交するように形成される。
【００３９】
次に、第２物質膜が第１ラインパターン２１０及び犠牲酸化膜２０６の上に形成される。第２物質膜は犠牲酸化膜２０６とエッチング選択比が優れた物質、例えば、ポリシリコン、アルミナ（Ａｌ2Ｏ3）又はシリコン窒化膜で形成される。本実施形態においては、ポリシリコンが約５００或いは２，０００オングストロームの厚さを有するように形成される。次に、第２フォトレジスト膜がスピンコーティングされ写真エッチング工程を通じて所定の形を有するようにパターニングされ、第２フォトレジストパターンが形成される。第２フォトレジストパターンは、デザインルールが許容する線幅である約０．１ミクロン或いは０．１３ミクロンの最小線幅を有するように形成される。第２フォトレジストパターンを使用して、その下部にある第２物質膜がエッチングされ、第１ラインパターン２１０’と直交する第２ラインパターン２１２’が図５に示されたように形成される。第１及び第２物質膜のエッチングは、Ｃｌ2、ＳＦ6そしてＮ2混合ガスを使用し、その流量は各々４０ｓｃｃｍ、６ｓｃｃｍ、６ｓｃｃｍである。パワーは約４００Ｗ或いは６００Ｗ程度であり、圧力は約１０ｍＴ或いは１５ｍＴである。
【００４０】
直交する二ラインパターン（２１０’及び２１２’）は図１５に示されたようにトレンチエッチングマスクパターン２１４’を定義する。上述した方法で形成されたポリシリコンに形成されたトレンチエッチングマスクパターン２１４’は、コーナーが殆ど直角に近く、従来の方法で発生されるいろいろの問題点、例えば、コーナー（従来にはコンタクト型フォトレジストがトレンチエッチングマスクに使用される）が曲線を成す現状等を除去することができる。
【００４１】
さらに、直交するラインパターンによって定義されるトレンチ形成領域の面積を増加させるために（即ち、写真エッチング工程の解像度を越える最小線幅のラインパターンを具現するために）等方性エッチングが実行される。その結果形成されるトレンチエッチングマスクパターン２１４が図１５に概略的に示されている。図１５に、点線で表示されたパターン（２１０’及び２１２’）は、等方性エッチング前のラインパターンを示し、実線で表示されたパターン（２１０及び２１２）は、等方性エッチング後のラインパターンを示す。例えば、エッチング前のラインパターンが（２１０’及び２１２’）約０．１ミクロン或いは、０．１３ミクロンの最小線幅を有する場合、エッチング後形成されるラインパターン（２１０及び２１２）は、約０．０５ミクロン或いは０．１０ミクロンの最小線幅を有する。
【００４２】
等方性エッチングは、ＳＣ１（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：４：２０、２５℃）或いはポリシリコンエッチング溶液（ＨＮＯ3：ＨＦ：ＣＨ3ＣＯＯＨ：Ｈ2Ｏ＝４０：１：２：２０、２５℃）を使用して実行される。トレンチエッチングマスクパターン２１４’をエッチングする他の方法に、まず酸化工程を実行して酸化膜を形成した後、その結果形成される酸化膜を除去してトレンチ形成領域の大きさを増加させることができる。酸化工程は約８００或いは８５０℃で乾式酸化法に実行され、その結果形成される酸化膜はバッファ酸化エッチング溶液（ＢＯＥ：buffer oxide etchant）を使用してエッチングする。ラインパターンのエッチングは第２ラインパターンを形成した後、即ちトレンチエッチングマスクパターンを定義した後実行される。
【００４３】
トレンチエッチングマスクパターン２１４を使用して露出された犠牲酸化膜２０６及びその下部のエッチング阻止膜２０４がエッチングされ図１２及び図６に示したようにトレンチ２１６が形成される。トレンチ２１６は埋没コンタクトプラグ２０２の上部表面を露出させる。
【００４４】
次、図１３及び図７を参照すると、導電物質、例えば、ポリシリコン２１８がトレンチ２１６内部及び犠牲酸化膜２０６の上に蒸着される。それから平坦化酸化膜（２２０）がトレンチ内部を完全に満たすようにポリシリコン２１８の上に蒸着される。平坦化工程、例えば、物理化学的平坦化工程が犠牲酸化膜２０６が露出される時まで実行され、トレンチ２０６を隣接したトレンチと電気的に隔離させる。次に、トレンチ内部に残存する平坦化酸化膜及びトレンチ包む犠牲酸化膜が同時に湿式エッチングで除去されキャパシタストレージノードが完成される。湿式エッチングは、例えば、ＬＡＬ溶液を使用する。
【００４５】
次、キャパシタ誘電膜２２２及びキャパシタプレートノード２２４が図１４及び図８に示されたように蒸着される。
【００４６】
後続工程に当業者が周知のように配線工程、パッシベーション工程等が実行され、配線工程で必要なコンタクト形成にも上述したキャパシタトレンチ形成のためのエッチングマスクの形成方法を使用することができる。
【００４７】
本発明は絶縁膜の内にトレンチを形成する方法を提供し、二度の写真エッチング工程にトレンチエッチングマスクパターンが定義される。特にシリンダー型キャパシタ形成のための犠牲酸化膜の内にトレンチを形成することに適用される。かつトレンチエッチングマスクパターンをエッチングすることで、デザインルールを越えるトレンチエッチングマスクパターンを形成することができる。従って、シリンダー型キャパシタにおいて、形成されるストレージノードの表面積がそのほど増加され、これは静電容量の増加に繋がる。
【００４８】
【発明の効果】
本発明に従う絶縁膜の内にトレンチを形成する方法によると、トレンチエッチングマスクが二段階の写真工程に形成されるので実質的に垂直であるコーナーを有するトレンチエッチングマスク形成が可能であり従って、良好なエッチングプロファイルを有するトレンチを形成することができ、かつトレンチエッチングマスクを湿式エッチング等に一定部分除去することで、トレンチ形状の間に間隔を写真工程の限界より減らすことができる効果があり、特にシリンダー型キャパシタ形成の場合表面積をそのほど増加させることができて、キャパシタの静電容量を増加させることができる。
【図面の簡単な説明】
【図１】 本発明によるシリンダー型キャパシタ形成において、ゲートラインとビットラインが形成された半導体基板を概略的に示す平面図である。
【図２】 本発明によるトレンチエッチングマスクパターンを概略的に示す平面図である。
【図３】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインに沿って切り取った断面図である。
【図４】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図５】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図６】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図７】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図８】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図９】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインに沿って切り取った断面図である。
【図１０】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１１】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１２】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１３】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１４】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１５】 本発明によるシリンダー型形成のためのトレンチエッチングマスクパターンの概略図である。
【符号の説明】
１００ 半導体基板
１０２ 素子分離領域
１０４ 活性領域
１０６ ゲートライン
１０８ ゲートスペーサ
１１０、２０４ 窒化膜
１１２，１１６，２００ 絶縁膜
１１４ａ、１１４ｂ ランディングパッド
１１８ ビットライン
２０２ 埋没コンタクトプラグ
２０６ 犠牲酸化膜
２０８ 物質膜
２１０ 第１ラインパターン
２１２ 第２ラインパターン
２１４ トレンチエッチングマスクパターン
２１６ トレンチ
２１８ ポリシリコン
２２０ 平坦化酸化膜
２２２ 誘電膜
２２４ プレートノード
【発明の属する技術分野】
本発明は絶縁膜の内にトレンチを形成する方法に関するものであり、より具体的には二段階の写真工程を通じてトレンチマスクパターンを形成することで均一な大きさを有するトレンチを絶縁膜の内に形成する方法に関するものである。このような本発明は特に半導体記憶素子の形成、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置形成工程のシリンダーキャパシタを形成するためのトレンチを形成することに使用される。
【０００２】
【従来の技術】
最近半導体製造技術の発達で半導体装置が縮小化されるに従って半導体素子が占める有効ウェーハ面積が減られている。高集積ダイナミックランダムアクセスメモリ(Dynamic Random Access Memory:ＤＲＡＭ、以下“ＤＲＡＭ”という）の場合、例えば、記憶素子のストレージノードに許容される面積はとても小さい。しかしこのような有効面積の縮小にもかかわらず、ストレージノードはデザインルールと信頼性がある記憶素子の動作のために必要な動作的な変数（operational parameter）によって決定される最少電荷貯蔵容量（charge storage capacity:最少静電容量）を必要とする。従って、ウェーハ単位面積当高い静電容量を有するキャパシタを製造することが記憶素子製造においてとても大事な問題ということができる。
【０００３】
ＤＲＡＭの場合、キャパシタに貯蔵された電荷は絶えずに失われていく。従って、読ませられる水準の電荷をキャパシタの内に維持するためには周期的なリフレッシュ動作の頻度はキャパシタの静電容量と反比例する、このようなリフレッシュ(refresh)動作を必要にする。周知のように、リフレッシュ動作の中に読み及び書き動作が不可能である。結局、最近の高集積速い動作速度を指向する半導体記憶素子分野の傾向に歩調を合わせるためには、狭いウェーハ面積に高い静電容量を有するＤＲＡＭ装置が切実に要求される。これのためにいろいろな技術が最近開発されている。
【０００４】
通常的にキャパシタにおいて、電極間誘電物質がキャパシタの電極又はプレートになる二つの導電膜の間に形成される、キャパシタに貯蔵される電荷の量は静電容量に比例する。静電容量（Ｃ）は次のような数式によって定める。Ｃ＝ε0×ε×Ａ／Ｄ。ここでεはキャパシタ誘電膜の誘電定数であり、ε0は真空誘電率（vaccum permittivity)であり、Ａは電極表面積であり、Ｄは電極間の間隔を示す。
【０００５】
従ってキャパシタの静電容量を増加させるためにはまず誘電率が大きな高誘電膜をキャパシタ誘電膜に使用することができる。しかし、このような高誘電膜の形成はその形成過程及び信頼性において問題点を有している。
【０００６】
他の方法にスタック型キャパシタのようにキャパシタを三次元的に形成することで表面積を増加させる方法がある。そのようなスタック型キャパシタとして例えば二重スタック型、ピンスタック型、シリンダー型、広がったスタック型（spread-stacked）そしてボックス型構造を有するキャパシタがある。
【０００７】
周知のように、外部及び内部表面積が有効なキャパシタ面積に使用されるので、シリンダー型キャパシタが三次元スタック型キャパシタに一番適合な形態ということができる。
【０００８】
米国特許第５，３６２，６６６号と第５，７２８，６１８号と第５，７５３，５４７号明細書等は一つのコンタクト型トレンチエッチングマスクパターンを使用してシリンダー型キャパシタを形成する方法を開示している。このようなキャパシタは通常的に次のような方法に形成される。厚い犠牲酸化膜が蒸着され、トレンチエッチングマスクパターンを利用して犠牲酸化膜がエッチングされトレンチが形成され、トレンチを満たすように薄い導電膜が蒸着され、セル単位ストレージノードの分離のための平坦化工程が実行されストレージノードが完成される。しかし、ＤＲＡＭセルが０．２４ミクロン以下の最小線幅に縮小されるにつれて、現在使用されている写真工程にはこのようなＤＲＡＭセルの縮小化に歩調を合わせることができない。かつ、このような写真工程によって形成されるフォトレジストパターンはそのコーナー部分で円形をすることになって、トレンチが形成される領域の大きさを減少させる。これはストレージノード表面積を減少させる結果を招来する。かつ、犠牲酸化膜のエッチングが不十分のため、ストレージノード接触窓連結不良が発生し、均一なトレンチを形成し難しくなる。
【０００９】
従って、信頼性がある均一なトレンチ形成だけではなく、デザインルールを越えるトレンチを形成する方法が高集積化趨勢にあるＤＲＡＭ製造工程において必需的な解決課題に残っている。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、上述した諸般問題点を解決するために提案されたもので、絶縁膜の内に写真工程の解像度を越える即ちデザインルールを越えるトレンチを形成する方法を提供することである。
【００１１】
本発明の他の目的は、デザインルールを越えるシリンダー型キャパシタをトレンチの内に形成する方法を提供することである。
【００１２】
【課題を解決するための手段】
上述した目的を達成するための本発明の一特徴によると、絶縁膜の内にトレンチを形成する方法は、半導体トポロジーを支度する段階と、半導体トポロジーの上に絶縁膜を蒸着する段階と、絶縁膜の上に多数の平行な第１ラインパターンを形成する段階と、第１ラインパターンの上に第１ラインパターンと交差するように多数の平行な第２ラインパターンを形成する段階と、交差する第１及び第２ラインパターンはトレンチエッチングマスクパターンを定義し、トレンチエッチングマスクパターンを使用して絶縁膜をエッチングして半導体トポロジーに至る多数のトレンチを形成する段階を含む。
【００１３】
本発明の好適な実施形態によると、第１及び第２ラインパターンは各々絶縁膜とエッチング選択比を有する物質、例えば、絶縁膜が酸化膜である場合、ポリシリコン、アルミナ（Ａｌ2Ｏ3）又は窒化膜に形成されることを特徴とする。
【００１４】
本発明の好適な実施形態によると、トレンチマスクによって定義されるトレンチ形成領域の面積を増加させるために、トレンチマスクを湿式エッチング溶液にエッチングする段階をさらに含むことを特徴とする。
【００１５】
本発明の好適な実施形態によると、トレンチマスクを酸化させその結果形成される酸化膜を除去してトレンチ形成領域の面積を増加させる段階をさらに含むことができる。
【００１６】
上述した目的を達成するための本発明の他の特徴によると、絶縁膜の内にトレンチを形成する方法は、半導体基板の上にトランジスターを形成する段階と、トランジスターの両側半導体基板の上にランディングパッドを形成する段階と、トランジスター、ランディングパッドを含んで半導体基板の上に第１絶縁膜を形成する段階と、第１絶縁膜を突き抜きランディングパッドに電気的に連結されるコンタクトプラグを形成する段階と、コンタクトプラグを含んで第１絶縁膜の上に第２絶縁膜を形成する段階と、第２絶縁膜の上に多数の平行な第１ラインパターンを形成する段階と、第１ラインパターンの上に第１ラインパターンと交差するように多数の平行な第２ラインパターンを形成する段階と、交差する第１及び第２ラインパターンはトレンチエッチングマスクパターンを定義し、トレンチエッチングマスクパターンを使用して第２絶縁膜をエッチングしてコンタクトプラグに至るトレンチを形成する段階と、トレンチ底及び両側壁の上にそして第２絶縁膜の上に導電物質を形成する段階と、トレンチ余り部分を完全に満たすように第３絶縁膜を導電物質膜の上に形成する段階と、第２絶縁膜の上部が露出される時まで第３絶縁膜及び導電物質膜を平坦化する段階と、そしてトレンチ内部に残っている第３絶縁膜及びトレンチを包む第２絶縁膜を除去してストレージノードを形成する段階を含む。
【００１７】
本発明の好適な実施形態において、第１及び第２ラインパターンは各々、ポリシリコン、アルミナ（Ａｌ2Ｏ3）そして窒化膜のいずれか一つに形成されることを特徴とする。
【００１８】
本発明の好適な実施形態において、トレンチマスクによって定義されたトレンチ形成領域を拡張する段階をさらに含むことを特徴とする。この時、トレンチ形成領域を拡張する段階は、湿式エッチング溶液を使用してトレンチマスクをエッチングすることを含むことを特徴とする。かつ、トレンチ形成領域を拡張する段階は、トレンチマスクを酸化して酸化膜を形成する段階と酸化膜をエッチングする段階をさらに含むことを特徴とする。この時、第１及び第２ラインパターンは各々０．１又は０．１５ミクロン範囲の最小線幅を有し、エッチングされたトレンチマスクは０．０５又は０．１０ミクロン範囲の最小線幅を有することを特徴とする。
【００１９】
図２及び図１５を参照すると、本発明によるトレンチエッチングマスクパターンは、相互交差する第１及び第２ラインパターンに構成され、パターンは二度の写真工程に形成される。まず、横又は縦の方向の第１パターン２１０’が形成され、それからその上部に縦又は横の方向の第２パターン２１２’が形成される。こうにして形成されたマスクパターン２１４’を利用してその下部に存在する絶縁膜をエッチングするとトレンチエッチングマスクパターンと同一な模様を有するコーナー部分が実質的に直角を成す均一なトレンチが形成される。
【００２０】
かつトレンチマスク２１４’を湿式エッチング溶液を使用してエッチングすることで、トレンチ形成領域の面積が増加された写真工程の解像度を越えるトレンチマスク２１４を得ることができる。従って、形成されるトレンチはその大きさが増加され、これはキャパシタの表面積の増加に繋がる。
【００２１】
本発明は良好なプロファイルを有するトレンチを絶縁膜の内に形成する方法に関するものであり、写真工程の解像度を越えるトレンチを形成する方法に関するものである。このようなトレンチ形成工程は、シリンダー型キャパシタ工程は勿論であり、ランディングパッド工程及び金属コンタクト工程にも適用されることができる。
【００２２】
本発明によるトレンチは相互直交する二つのラインパターンに構成されたトレンチエッチングマスクパターンを使用してその下部にある絶縁膜をエッチングすることで形成される。まず、第１写真工程を通じて横又は縦の方向の第１ラインパターンが絶縁膜の上部に絶縁膜とエッチング選択比を有する物質に形成される。次に、第２写真工程を通じて、第１ラインパターン及び絶縁膜の上に第１ラインパターンと直交するように第２ラインパターンが形成される。このような直交する第１及び第２ラインパターンがトレンチエッチングマスクパターンを定義する。
【００２３】
マスクパターンを使用して絶縁膜がエッチングされ良好なプロファイルを有するトレンチが絶縁膜の内に形成される。それからトレンチ内部に導電物質が蒸着される。例えば、ランディングパッド工程及び金属コンタクト工程の場合トレンチは導電物質に完全に満たされる。一方、シリンダー型キャパシタ工程の場合、導電物質が部分的に満たされる。
【００２４】
かつ本発明に従うと、写真工程の解像度を越えるラインパターンが形成される。即ち、ラインパターンが湿式エッチング溶液によってエッチングされパターン最小線幅が減少される。従って、形成されるトレンチは隣接なトレンチとの距離は減少される反面、トレンチ形成領域を定義する領域は増加されて高集積化において有利する。シリンダー型キャパシタの場合、形成されるキャパシタはその表面積がより増加することになる。
【００２５】
【発明の実施の形態】
以下では添付される図面を参照してシリンダー型キャパシタ形成方法を上述する。添付された図面で形成される膜質及び領域は説明の明確化のために若干誇張されることにその厚さが図示されている。半導体製造工程で広く知られた技術、例えば、写真工程及び物理化学的研磨工程等は、具体的な説明を省略する。
【００２６】
以下で０．１ミクロン或いは０．１５ミクロンの最小線幅のデザインルールを有する半導体製造工程を一例として説明する。図１は本発明によるゲートライン、ビットラインそして活性領域等が形成された半導体基板の平面図を概略的に図示している。図１において、導電膜の間に形成されるいろいろの絶縁膜は図の簡略化のために図示を省略した。図１に示されたように、活性領域１０４が一定したパターンに定義されている。活性領域は最小線幅が０．１ミクロンである場合約０．１ミクロンｘ０．５ミクロンの大きさを有するように形成され、最小線幅が０．１３である場合活性領域は約０．１３ミクロンｘ０．６５ミクロンの大きさを有するように形成される。ストレージノードコンタクトパッド１１４ａは活性領域１０４の両端に形成されてあり、ビットラインコンタクトパッド１１４ｂは活性領域の中間部位に形成され非活性領域に拡張され形成されている。ゲートライン１０６は活性領域１０４を横切って形成され、ビットライン１１８はゲートライン１０６を直交するように形成され、ビットラインコンタクトを通じてビットラインコンタクトパッド１１４ｂに電気的に連結されている。
【００２７】
図２は本発明に従うトレンチエッチングマスクパターン２１４の平面図を概略的に図示している。トレンチエッチングマスクパターン２１４は直交する二つのラインパターン、即ち下部の横方向の第１ラインパターン２１０とその上部に形成された縦方向の第２ラインパターン２１２になる。
【００２８】
トレンチエッチングマスクパターン２１４は、最小線幅０．１ミクロン又は０．１３ミクロン範囲のデザインルールにおいて、約０．０５ミクロンの最小線幅を有するように形成することができる。即ち、写真工程に形成される第１及び第２ラインパターン（２１０’及び２１２’）が、湿式エッチング等によってエッチングされその最小線幅の大きさが減少される（参照番号２１０及び２１２参照）。写真工程の解像度（最小線幅０．１或いは０．１５ミクロン）を越える線幅（０．０５ミクロン或いは０．１ミクロン）を有するパターンの形成が可能である。かつ、第１及び第２ラインパターン（２１０’及び２１２’）が酸化され酸化膜が形成された後、形成された酸化膜を除去して、その最小線幅の大きさを減少させることができる（参照番号２１０及び２１２参照）。
【００２９】
この時、トレンチエッチングマスクパターン２１４によって定義されるトレンチ形成領域２１６の大きさは、最小線幅０．１ミクロンのデザインルールである場合、約０．１５ミクロンｘ０．２５ミクロンであり、最小線幅０．１３ミクロンのデザインルールである場合、約０．２１ミクロンｘ０．３４ミクロンの大きさを有する。
【００３０】
図３から図８は図１のＡ−Ａライン（ゲートライン方向）を沿って切り取った断面図として、本発明に従うトレンチ形成方法を利用したシリンダー型キャパシタ製造方法を順次に示しており、図９から図１４は図１Ｂ−Ｂライン（ビットライン方向）を沿って切り取った断面図である。本発明に対し、より理解しやすくするためにゲートライン方向の断面図とビットライン方向の断面図を同時に参照して説明する。
【００３１】
図３及び図９はそれぞれ本発明に従ういろいろの工程が実行された半導体基板の断面を示している。具体的に見ると、まず半導体基板１００が、正しくにはシリコン基板が支度される。このような半導体基板の支度はこの分野で通常的に広く知られているので詳細な説明は省略する。半導体基板１００に活性領域１０４と非活性領域１０２を定義するための素子分離工程が実行される。素子分離工程に浅い素子隔離（ＳＴＩ）、局部的シリコン酸化（ＬＯＣＯＳ）等があり、本実施形態では浅い素子隔離を利用した。素子分離工程に形成される活性領域の大きさはデザインルールによって違い、例えば、最小線幅０．１ミクロンのデザインルールである場合活性領域は約０．１ミクロンｘ０．５ミクロンの大きさを有し、最小線幅０．１３ミクロンのデザインルールである場合活性領域は約０．１３ミクロンｘ０．６５ミクロンの大きさを有する。
【００３２】
本発明で利用された浅いトレンチ隔離工程を簡単に見ると、エッチングマスクを使用して半導体基板１００の所定部位（非活性領域）がエッチングされ約２，０００或いは２，５００オングストロームの深さを有するＳＴＩトレンチが形成される。半導体基板１００のエッチングはＣｌ2、ＨＢｒそしてＣＦ4ガスを使用する。熱的酸化工程が実行されＳＴＩトレンチ内壁に酸化膜が成長し、浅い窒化膜が熱酸化膜の上に形成される。それから非活性領域を定義するための絶縁物質、例えば、高密度プラズマ酸化膜がＳＴＩトレンチを完全に満たす。平坦化工程が実行されマスクが除去され素子分離工程が完成される。
【００３３】
次、ゲートライン１０６工程である。ゲートライン１０６は図１に示したように活性領域１０４の長軸と直交するように形成される。ゲート酸化膜はゲートライン１０６と半導体基板１００の間の電気的隔離のためにそれらの間に形成される。ゲートライン１０６はゲート電極膜質及びキャッピング膜が蒸着されパターニングされて形成され、ゲート電極膜質に約５００或いは８００オングストロームの厚さを有するポリシリコンと約８００或いは１，２００オングストロームの厚さを有するタングステンシリサイドが積層され形成され、キャッピング膜にはシリコン窒化膜が使用される。ゲートライン１０６の形成後、通常のイオン注入工程が実行されソース／ドレーン領域が形成される。次に、側壁スペーサ１０８がゲートライン１０６の側壁に形成される。側壁スペーサ１０８はシリコン窒化膜に形成される。
【００３４】
次の工程は、自己整列コンタクト工程である。薄い窒化膜１１０が結果物の上に自己整列コンタクトエッチング阻止層に形成される。ゲートライン１０６の間の区間を完全に満たすように酸化膜１１２がエッチング阻止層１１０の上に形成される。写真エッチング工程を通じて自己整列コンタクトオープニングが開かれ、ここに導電物質例えばポリシリコンが蒸着され平坦化され各々ストレージノードセルランディングパッド１１４ａ及びビットラインセルランディングパッド１１４ｂが形成される。パッドは約３，０００或いは４，０００オングストロームの高さを有する。自己整列コンタクトオープニング形成のためのエッチングマスクは後述するようにシリンダー型キャパシタ形成のためのトレンチ形成工程で使用されるエッチングマスクと同一な方法に形成されることができる。説明の重複を避けるためにここでの説明は省略する。
【００３５】
次の工程は、ビットライン１１８工程である。まず、第１層間絶縁膜１１６がランディングパッド（１１４ａ，ｂ）を含んで酸化膜１１２の上に形成される。第１層間絶縁膜１１６がエッチングされビットラインランディングパッド１１４ｂを露出させる第１オープニングが形成される（図１及び図２参照）。導電性物質が第１オープニング及び第１層間絶縁膜１１６の上に蒸着されパターニングされビットライン１１８が形成される。ビットライン１１８は約４００オングストロームの厚さを有するチタン窒化膜と約８００オングストロームの厚さを有するタングステンに形成される。それから、第２層間絶縁膜２００がビットライン１１８を含んで第１層間絶縁膜１１６の上に形成される。
【００３６】
次、第２層間絶縁膜２００及び第１層間絶縁膜１１６がエッチングされストレージノードランディングパッド１１４ａを露出させる第２オープニングが形成される。第２オープニングが導電性物質、例えば、ドーピングされたポリシリコンに満たされ埋没コンタクトプラグ２０２が形成される。
【００３７】
次、図４及び図１０を参照すると、トレンチエッチング阻止膜である窒化膜２０４例えば、シリコン窒化膜が埋没コンタクトプラグ２０２を含んで第２層間絶縁膜２００の上に形成される。エッチング阻止膜２０４は約２００或いは５００オングストロームの厚さを有するように低圧気相蒸着法（ＬＰＣＶＤ）或いはプラズマ強化気相蒸着法（ＰＥＣＶＤ）によって蒸着される。次に、犠牲酸化膜２０６がエッチング阻止膜２０４の上に約１ミクロン或いは３ミクロンの厚さを有するように形成される。犠牲酸化膜は、ストレージノードの高さを決定しプラズマ強化テトラエチルソシリケート（tetraethylorthosilicate）（ＰＥＴＥＯＳ）酸化膜に形成される。
【００３８】
次の工程は、トレンチエッチングマスクパターン形成工程である。まず、第１物質膜２０８が犠牲酸化膜２０６の上に形成される。第１物質膜２０８は、下部の酸化膜２０６とエッチング選択比が優れた物質に形成され、例えば、ポリシリコン、アルミナ（Ａｌ2Ｏ3）又はシリコン窒化膜が使用されることができる。本実施形態では、ポリシリコンが約５００オングストローム或いは２，０００オングストロームの厚さを有するように形成される。次第１フォトレジスト膜がスピンコーティングされ写真エッチング工程を通じて所定の線幅を有する第１フォトレジストパターンが形成される。第１フォトレジストパターンはデザインルールに左右され約０．１ミクロン或いは０．１３ミクロンの範囲に形成される。フォトレジストパターンを使用して、下部の第１ポリシリコン２０８がエッチングされ第１ラインパターン２１０’が図１１に示されたように形成される。第１ラインパターン２１０はゲートライン方向に即ち、ビットラインと直交するように形成される。
【００３９】
次に、第２物質膜が第１ラインパターン２１０及び犠牲酸化膜２０６の上に形成される。第２物質膜は犠牲酸化膜２０６とエッチング選択比が優れた物質、例えば、ポリシリコン、アルミナ（Ａｌ2Ｏ3）又はシリコン窒化膜で形成される。本実施形態においては、ポリシリコンが約５００或いは２，０００オングストロームの厚さを有するように形成される。次に、第２フォトレジスト膜がスピンコーティングされ写真エッチング工程を通じて所定の形を有するようにパターニングされ、第２フォトレジストパターンが形成される。第２フォトレジストパターンは、デザインルールが許容する線幅である約０．１ミクロン或いは０．１３ミクロンの最小線幅を有するように形成される。第２フォトレジストパターンを使用して、その下部にある第２物質膜がエッチングされ、第１ラインパターン２１０’と直交する第２ラインパターン２１２’が図５に示されたように形成される。第１及び第２物質膜のエッチングは、Ｃｌ2、ＳＦ6そしてＮ2混合ガスを使用し、その流量は各々４０ｓｃｃｍ、６ｓｃｃｍ、６ｓｃｃｍである。パワーは約４００Ｗ或いは６００Ｗ程度であり、圧力は約１０ｍＴ或いは１５ｍＴである。
【００４０】
直交する二ラインパターン（２１０’及び２１２’）は図１５に示されたようにトレンチエッチングマスクパターン２１４’を定義する。上述した方法で形成されたポリシリコンに形成されたトレンチエッチングマスクパターン２１４’は、コーナーが殆ど直角に近く、従来の方法で発生されるいろいろの問題点、例えば、コーナー（従来にはコンタクト型フォトレジストがトレンチエッチングマスクに使用される）が曲線を成す現状等を除去することができる。
【００４１】
さらに、直交するラインパターンによって定義されるトレンチ形成領域の面積を増加させるために（即ち、写真エッチング工程の解像度を越える最小線幅のラインパターンを具現するために）等方性エッチングが実行される。その結果形成されるトレンチエッチングマスクパターン２１４が図１５に概略的に示されている。図１５に、点線で表示されたパターン（２１０’及び２１２’）は、等方性エッチング前のラインパターンを示し、実線で表示されたパターン（２１０及び２１２）は、等方性エッチング後のラインパターンを示す。例えば、エッチング前のラインパターンが（２１０’及び２１２’）約０．１ミクロン或いは、０．１３ミクロンの最小線幅を有する場合、エッチング後形成されるラインパターン（２１０及び２１２）は、約０．０５ミクロン或いは０．１０ミクロンの最小線幅を有する。
【００４２】
等方性エッチングは、ＳＣ１（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：４：２０、２５℃）或いはポリシリコンエッチング溶液（ＨＮＯ3：ＨＦ：ＣＨ3ＣＯＯＨ：Ｈ2Ｏ＝４０：１：２：２０、２５℃）を使用して実行される。トレンチエッチングマスクパターン２１４’をエッチングする他の方法に、まず酸化工程を実行して酸化膜を形成した後、その結果形成される酸化膜を除去してトレンチ形成領域の大きさを増加させることができる。酸化工程は約８００或いは８５０℃で乾式酸化法に実行され、その結果形成される酸化膜はバッファ酸化エッチング溶液（ＢＯＥ：buffer oxide etchant）を使用してエッチングする。ラインパターンのエッチングは第２ラインパターンを形成した後、即ちトレンチエッチングマスクパターンを定義した後実行される。
【００４３】
トレンチエッチングマスクパターン２１４を使用して露出された犠牲酸化膜２０６及びその下部のエッチング阻止膜２０４がエッチングされ図１２及び図６に示したようにトレンチ２１６が形成される。トレンチ２１６は埋没コンタクトプラグ２０２の上部表面を露出させる。
【００４４】
次、図１３及び図７を参照すると、導電物質、例えば、ポリシリコン２１８がトレンチ２１６内部及び犠牲酸化膜２０６の上に蒸着される。それから平坦化酸化膜（２２０）がトレンチ内部を完全に満たすようにポリシリコン２１８の上に蒸着される。平坦化工程、例えば、物理化学的平坦化工程が犠牲酸化膜２０６が露出される時まで実行され、トレンチ２０６を隣接したトレンチと電気的に隔離させる。次に、トレンチ内部に残存する平坦化酸化膜及びトレンチ包む犠牲酸化膜が同時に湿式エッチングで除去されキャパシタストレージノードが完成される。湿式エッチングは、例えば、ＬＡＬ溶液を使用する。
【００４５】
次、キャパシタ誘電膜２２２及びキャパシタプレートノード２２４が図１４及び図８に示されたように蒸着される。
【００４６】
後続工程に当業者が周知のように配線工程、パッシベーション工程等が実行され、配線工程で必要なコンタクト形成にも上述したキャパシタトレンチ形成のためのエッチングマスクの形成方法を使用することができる。
【００４７】
本発明は絶縁膜の内にトレンチを形成する方法を提供し、二度の写真エッチング工程にトレンチエッチングマスクパターンが定義される。特にシリンダー型キャパシタ形成のための犠牲酸化膜の内にトレンチを形成することに適用される。かつトレンチエッチングマスクパターンをエッチングすることで、デザインルールを越えるトレンチエッチングマスクパターンを形成することができる。従って、シリンダー型キャパシタにおいて、形成されるストレージノードの表面積がそのほど増加され、これは静電容量の増加に繋がる。
【００４８】
【発明の効果】
本発明に従う絶縁膜の内にトレンチを形成する方法によると、トレンチエッチングマスクが二段階の写真工程に形成されるので実質的に垂直であるコーナーを有するトレンチエッチングマスク形成が可能であり従って、良好なエッチングプロファイルを有するトレンチを形成することができ、かつトレンチエッチングマスクを湿式エッチング等に一定部分除去することで、トレンチ形状の間に間隔を写真工程の限界より減らすことができる効果があり、特にシリンダー型キャパシタ形成の場合表面積をそのほど増加させることができて、キャパシタの静電容量を増加させることができる。
【図面の簡単な説明】
【図１】 本発明によるシリンダー型キャパシタ形成において、ゲートラインとビットラインが形成された半導体基板を概略的に示す平面図である。
【図２】 本発明によるトレンチエッチングマスクパターンを概略的に示す平面図である。
【図３】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインに沿って切り取った断面図である。
【図４】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図５】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図６】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図７】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図８】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＡ−Ａラインを沿って切り取った断面図である。
【図９】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインに沿って切り取った断面図である。
【図１０】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１１】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１２】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１３】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１４】 本発明によるトレンチエッチングマスクパターンを利用したシリンダー型キャパシタ製造方法を示す図１のＢ−Ｂラインを沿って切り取った断面図である。
【図１５】 本発明によるシリンダー型形成のためのトレンチエッチングマスクパターンの概略図である。
【符号の説明】
１００ 半導体基板
１０２ 素子分離領域
１０４ 活性領域
１０６ ゲートライン
１０８ ゲートスペーサ
１１０、２０４ 窒化膜
１１２，１１６，２００ 絶縁膜
１１４ａ、１１４ｂ ランディングパッド
１１８ ビットライン
２０２ 埋没コンタクトプラグ
２０６ 犠牲酸化膜
２０８ 物質膜
２１０ 第１ラインパターン
２１２ 第２ラインパターン
２１４ トレンチエッチングマスクパターン
２１６ トレンチ
２１８ ポリシリコン
２２０ 平坦化酸化膜
２２２ 誘電膜
２２４ プレートノード
Claims (8)
- トレンチを絶縁膜の内に形成する方法において、
半導体基板と、その上部に形成された多数のトランジスターを含む半導体トポロジーを支度する段階と、
前記半導体トポロジーの上に絶縁膜を蒸着する段階と、
前記絶縁膜の上に平行な第１ラインパターンを形成する段階と、
前記第１ラインパターンの上に前記第１ラインパターンと交差する多数の平行な第２ラインパターンを形成して前記第１ラインパターンと前記第２ラインパターンがトレンチエッチングマスクパターンを定義するようにする段階と、
前記トレンチエッチングマスクパターンによって定義されたトレンチ形成領域を拡張する段階と、
前記トレンチエッチングマスクパターンを使用して前記絶縁膜をエッチングして前記半導体トポロジーに至る多数のトレンチを形成する段階と、及び
前記トレンチエッチングマスクパターンを取り除く段階とを含み、
前記トレンチ形成領域を拡張する段階は、前記トレンチエッチングマスクパターンを湿式エッチング溶液でエッチングして大きさを減らす段階であるか、又は、前記トレンチエッチングマスクパターンを酸化させる段階と、前記酸化によって形成された酸化膜を除去して前記トレンチエッチングマスクパターンによって定義されるトレンチ形成領域の大きさを増加させる段階とを含み、
前記第１及び第２ラインパターンは各々、ポリシリコン、アルミナ（Ａｌ ２ Ｏ ３ ）、及び窒化膜からなる群から選択される物質により形成されることを特徴とする絶縁膜の内にトレンチを形成する方法。 - 前記絶縁膜を蒸着する前に、トレンチエッチング阻止膜を形成する段階を含むことを特徴とする請求項１に記載の絶縁膜の内にトレンチを形成する方法。
- 前記トレンチエッチング阻止膜は窒化膜で形成され、前記絶縁膜は酸化膜で形成され、前記第１及び第２ラインパターンはポリシリコンで形成されることを特徴とする請求項２に記載の絶縁膜の内にトレンチを形成する方法。
- 前記トレンチは前記トランジスターの間のランディングパッドに電気的に連結されるコンタクトプラグを露出させることを特徴とする請求項１に記載の絶縁膜の内にトレンチを形成する方法。
- 前記トレンチを満たすように導電物質を蒸着する段階と、前記トランジスターの上部が露出される時まで前記導電物質を平坦化して多数のストレージノードを形成する段階をさらに含むことを特徴とする請求項４に記載の絶縁膜の内にトレンチを形成する方法。
- 半導体製造工程において、
半導体基板の上にトランジスターを形成する段階と、
前記トランジスターの両側半導体基板の上にランディングパッドを形成する段階と、
前記トランジスター、ランディングパッドを含んで前記半導体基板の上に第１絶縁膜を形成する段階と、
前記第１絶縁膜を突き抜き前記ランディングパッドに電気的に連結されるコンタクトプラグを形成する段階と、
前記コンタクトプラグを含んで前記第１絶縁膜の上に第２絶縁膜を形成する段階と、
前記第２絶縁膜の上に多数の平行な第１ラインパターンを形成する段階と、
前記第１ラインパターンの上に前記第１ラインパターンと交差するように多数の平行な第２ラインパターンを形成する段階と、
前記交差する第１及び第２ラインパターンはトレンチエッチングマスクパターンを定義し、前記トレンチエッチングマスクパターンを使用して前記第２絶縁膜をエッチングして前記コンタクトプラグに至るトレンチを形成する段階と、
前記トレンチエッチングマスクパターンを取り除く段階と、
前記トレンチ底及び両側壁の上に及び前記第２絶縁膜の上に導電物質を形成する段階と、
前記トレンチ余り部分を完全に満たすように第３絶縁膜を前記導電物質膜の上に形成する段階と、
前記第２絶縁膜の上部が露出される時まで前記第３絶縁膜及び前記導電物質膜を平坦化する段階と、
前記トレンチ内部に残っている第３絶縁膜及び前記トレンチを包む第２絶縁膜を除去してストレージノードを形成する段階を含み、
前記トレンチエッチングマスクパターンによって定義されたトレンチ形成領域を拡張する段階をさらに含み、
前記トレンチ形成領域を拡張する段階は、湿式エッチング溶液を使用して前記トレンチエッチングマスクパターンをエッチングする段階であるか、又は前記トレンチエッチングマスクパターンを酸化して酸化膜を形成する段階と前記酸化膜をエッチングする段階とを含み、
前記第１及び第２ラインパターンは各々、ポリシリコン、アルミナ（Ａｌ ２ Ｏ ３ ）、及び窒化膜からなる群から選択される物質により形成されることを特徴とする絶縁膜の内にトレンチを形成する方法。 - 前記第１及び第２ラインパターンは各々０．１又は０．１５ミクロン範囲の最小線幅を有し、前記エッチングされたトレンチマスクは０．０５又は０．１ミクロン範囲の最小線幅を有することを特徴とする請求項６に記載の絶縁膜の内にトレンチを形成する方法。
- 前記第１及び第２ラインパターンは各々前記絶縁膜とエッチング選択比を有する物質で形成されることを特徴とする請求項６に記載の絶縁膜の内にトレンチを形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199932303 | 1999-08-06 | ||
| KR1019990032303A KR100334577B1 (ko) | 1999-08-06 | 1999-08-06 | 사진공정의 해상도를 능가하는 트렌치를 절연막내에 형성하는방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077325A JP2001077325A (ja) | 2001-03-23 |
| JP4860808B2 true JP4860808B2 (ja) | 2012-01-25 |
Family
ID=19606397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000233678A Expired - Fee Related JP4860808B2 (ja) | 1999-08-06 | 2000-08-01 | 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6403431B1 (ja) |
| JP (1) | JP4860808B2 (ja) |
| KR (1) | KR100334577B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW495839B (en) * | 2001-03-12 | 2002-07-21 | Nanya Technology Corp | Multiple exposure method |
| KR100505675B1 (ko) * | 2003-02-27 | 2005-08-03 | 삼성전자주식회사 | 전극 표면에 대한 다단계 습식 처리 과정을 도입한커패시터 제조 방법 |
| KR20040078828A (ko) * | 2003-03-05 | 2004-09-13 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| CN1707746A (zh) * | 2004-06-10 | 2005-12-14 | 中芯国际集成电路制造(上海)有限公司 | 用于处理半导体器件的光掩模的方法 |
| TWI306303B (en) * | 2006-08-23 | 2009-02-11 | Promos Technologies Inc | Method for preparing memory structure |
| KR100843714B1 (ko) * | 2007-04-12 | 2008-07-04 | 삼성전자주식회사 | 콘택 구조체 형성 방법 및 이를 이용한 반도체소자의제조방법 |
| JP5486152B2 (ja) * | 2007-07-30 | 2014-05-07 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| JP5301126B2 (ja) | 2007-08-21 | 2013-09-25 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| KR101469098B1 (ko) * | 2008-11-07 | 2014-12-04 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 형성방법 |
| US8999852B2 (en) | 2012-12-12 | 2015-04-07 | Micron Technology, Inc. | Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate |
| US8889559B2 (en) | 2012-12-12 | 2014-11-18 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US8889558B2 (en) | 2012-12-12 | 2014-11-18 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US8937018B2 (en) * | 2013-03-06 | 2015-01-20 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821571B2 (ja) * | 1984-12-26 | 1996-03-04 | 日本電気株式会社 | 微細パターン形成方法 |
| JPH0795543B2 (ja) * | 1985-10-29 | 1995-10-11 | ソニー株式会社 | エツチング方法 |
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| JP2888461B2 (ja) * | 1991-08-26 | 1999-05-10 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| KR100434133B1 (ko) * | 1995-07-14 | 2004-08-09 | 텍사스 인스트루먼츠 인코포레이티드 | 중간층리쏘그래피 |
| JPH1084091A (ja) * | 1996-09-09 | 1998-03-31 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4086926B2 (ja) * | 1997-01-29 | 2008-05-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
| TW334611B (en) | 1997-02-24 | 1998-06-21 | Mos Electronics Taiwan Inc | The processes and structure for trenched stack-capacitor (II) |
| US5792693A (en) | 1997-03-07 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method for producing capacitors having increased surface area for dynamic random access memory |
| JPH11186524A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-08-06 KR KR1019990032303A patent/KR100334577B1/ko not_active IP Right Cessation
-
2000
- 2000-08-01 JP JP2000233678A patent/JP4860808B2/ja not_active Expired - Fee Related
- 2000-08-07 US US09/632,582 patent/US6403431B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077325A (ja) | 2001-03-23 |
| US6403431B1 (en) | 2002-06-11 |
| KR20010017013A (ko) | 2001-03-05 |
| KR100334577B1 (ko) | 2002-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308622B1 (ko) | 디램 셀 캐패시터 및 제조 방법 | |
| JP3501297B2 (ja) | 半導体メモリ装置の製造方法 | |
| JP4064674B2 (ja) | 半導体素子のメタルコンタクト形成方法 | |
| JP4074674B2 (ja) | Ｄｒａｍの製造方法 | |
| KR100526880B1 (ko) | 반도체 메모리에서의 스토리지 노드 콘택 형성방법과 그에따른 구조 | |
| KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP4860808B2 (ja) | 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法 | |
| KR100327123B1 (ko) | 디램셀캐패시터의제조방법 | |
| JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| TW538534B (en) | Cylindrical storage capacitor of a memory cell and method for fabricating the same | |
| JPH1050962A (ja) | 半導体装置の製造方法 | |
| US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| JPH08213568A (ja) | 半導体メモリ装置及びその製造方法 | |
| JP2002009261A (ja) | Ｄｒａｍキャパシタの製造方法 | |
| JP4159624B2 (ja) | 微細コンタクトホールを有する半導体メモリ装置の製造方法 | |
| CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
| JP2000022099A (ja) | Ｄｒａｍセルキャパシタ及びその製造方法 | |
| US20240276702A1 (en) | Dynamic random access memory and method of fabricating the same | |
| KR100991379B1 (ko) | 반도체소자 제조 방법 | |
| KR960001331B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR20070111795A (ko) | 콘택 구조물 및 그 제조 방법 | |
| KR100369484B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100287165B1 (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| TW202434050A (zh) | 動態隨機存取記憶體及其製造方法 | |
| KR960009999B1 (ko) | 반도체 메모리장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |