KR101536324B1 - 절연막 패턴 형성 방법 - Google Patents

절연막 패턴 형성 방법 Download PDF

Info

Publication number
KR101536324B1
KR101536324B1 KR1020090025658A KR20090025658A KR101536324B1 KR 101536324 B1 KR101536324 B1 KR 101536324B1 KR 1020090025658 A KR1020090025658 A KR 1020090025658A KR 20090025658 A KR20090025658 A KR 20090025658A KR 101536324 B1 KR101536324 B1 KR 101536324B1
Authority
KR
South Korea
Prior art keywords
film
hard mask
opening
pattern
mask pattern
Prior art date
Application number
KR1020090025658A
Other languages
English (en)
Other versions
KR20100107548A (ko
Inventor
이경우
신홍재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090025658A priority Critical patent/KR101536324B1/ko
Priority to US12/661,885 priority patent/US7989335B2/en
Publication of KR20100107548A publication Critical patent/KR20100107548A/ko
Application granted granted Critical
Publication of KR101536324B1 publication Critical patent/KR101536324B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

개구부를 포함하는 절연막 패턴을 형성하기 위하여, 기판 상에 절연막을 형성한다. 상기 절연막 상에 유기 폴리머막 및 하드 마스크막을 형성한다. 상기 하드 마스크막을 패터닝함으로써, 제1 개구를 포함하는 예비 하드 마스크 패턴을 형성한다. 상기 예비 하드 마스크 패턴을 패터닝함으로써, 상기 제1 개구 및 제2 개구를 포함하는 하드 마스크 패턴을 형성한다. 상기 하드 마스크 패턴을 이용하여 상기 유기 폴리머막을 식각함으로써 유기 폴리머 패턴을 형성한다. 상기 유기 폴리머 패턴을 이용하여 상기 절연막을 식각함으로써, 개구부를 포함하는 절연막 패턴을 형성한다. 상기 방법에 의하면, 매우 좁은 폭의 개구부를 포함하는 절연막 패턴을 형성할 수 있다.

Description

절연막 패턴 형성 방법{Method for forming an insulating layer pattern}
본 발명은 개구부를 포함하는 절연막 패턴 형성 방법에 관한 것이다. 보다 상세하게는, 미세한 폭을 갖는 개구부를 포함하는 절연막 패턴 형성 방법에 관한 것이다.
반도체 소자의 집적도가 높아질수록 상기 반도체 소자에 포함되는 패턴 및 콘택의 폭이 좁아지고 있다. 그런데, 사진 공정의 해상도 한계로 인해 원하는 수준의 좁은 폭을 갖는 상기 미세 패턴, 미세 개구부(opening)를 형성하기 어려워지고 있다.
일반적으로, 미세한 콘택을 형성하기 위하여, 주변의 패턴들과 층간 절연막 사이의 식각 선택비를 이용하는 셀프 얼라인 콘택 공정이 사용되고 있다. 그러나, 주변 패턴이 없는 절연막에 개구부를 형성하거나 또는 미세 패턴을 형성하는 공정에는 상기 셀프 얼라인 콘택 공정을 사용할 수 없다.
한편, 미세한 폭을 갖는 개구부를 형성하기 위하여, 개구부 내부에 이너 스페이서를 형성하기도 한다. 그러나, 상기 개구부 내부의 상기 이너 스페이서를 균일하게 형성하기가 어려워서, 상기 이너 스페이서를 이용하여 개구부 내부폭을 감 소시키는 효과가 감소된다.
따라서, 제조 공정시에 불량이 발생되지 않으면서, 절연막 내에 해상도 한계 이하인 30㎚급의 미세한 폭을 갖는 개구부를 형성하는 것이 용이하지 않다.
본 발명의 목적은 미세한 폭을 갖는 개구부를 포함하는 절연막 패턴의 형성 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 절연막 패턴 형성 방법으로, 기판 상에 절연막을 형성한다. 상기 절연막 상에 유기 폴리머막 및 하드 마스크막을 형성한다. 상기 하드 마스크막을 패터닝함으로써, 제1 개구를 포함하는 예비 하드 마스크 패턴을 형성한다. 상기 예비 하드 마스크 패턴을 패터닝함으로써, 상기 제1 개구 및 제2 개구를 포함하는 하드 마스크 패턴을 형성한다. 상기 하드 마스크 패턴의 제1 및 제2 개구 측벽에 개구폭 조절용 스페이서를 형성한다. 상기 하드 마스크 패턴을 이용하여 상기 유기 폴리머막을 식각함으로써 유기 폴리머 패턴을 형성한다. 다음에, 상기 하드 마스크 패턴 및 유기 폴리머 패턴을 이용하여 상기 절연막을 식각함으로써, 개구부를 포함하는 절연막 패턴을 형성한다.
본 발명의 일 실시예로, 상기 유기 폴리머막과 상기 하드 마스크막 사이에 상기 하드 마스크막과 다른 물질로 이루어지는 보호막을 형성할 수 있다.
상기 보호막은 화학기상 증착 공정을 통해 형성될 수 있다.
상기 하드 마스크 패턴을 형성하는 단계에서, 상기 하드 마스크 패턴의 제1 및 제2 개구 저면에는 상기 보호막의 상부면이 노출되도록 할 수 있다.
상기 하드 마스크 패턴을 이용하여 상기 보호막의 일부를 식각하는 공정이 더 포함될 수 있다.
본 발명의 일 실시예로, 상기 개구폭 조절용 스페이서를 형성하기 위하여, 상기 하드 마스크 패턴의 표면 및 상기 하드 마스크 패턴의 제1 및 제2 개구 저면을 따라 개구폭 조절용 막을 형성한다. 다음에, 상기 하드 마스크 패턴의 제1 및 제2 개구 측벽에만 상기 개구폭 조절용 막을 남기도록 상기 개구폭 조절용 막을 이방성 식각한다.
상기 개구폭 조절용 스페이서는 실리콘 산화물 또는 폴리실리콘을 포함할 수 있다.
본 발명의 일 실시예로, 상기 예비 하드 마스크 패턴을 형성하기 위하여, 상기 하드 마스크막 상에 제1 개구 영역의 상부를 노출시키는 제1 포토레지스트 패턴을 형성한다. 다음에, 상기 제1 포토레지스트 패턴을 마스크로 상기 하드 마스크막을 식각한다.
본 발명의 일 실시예로, 상기 하드 마스크 패턴을 형성하기 위하여, 상기 예비 하드 마스크막 상에 제2 개구 영역 상부를 노출시키는 제2 포토레지스트 패턴을 형성한다. 다음에, 상기 제2 포토레지스트 패턴을 마스크로 상기 예비 하드 마스크막을 식각한다.
본 발명의 일 실시예로, 상기 층간 절연막을 식각하여 개구부를 생성하는 동 안, 상기 하드 마스크 패턴이 함께 제거될 수 있다.
본 발명의 일 실시예로, 상기 절연막 패턴 상에 남아있는 유기 폴리머 패턴을 제거하는 공정을 더 수행할 수 있다.
본 발명에 의하면, 개구부를 형성하기 위하여 절연막을 식각한 이 후에는 상기 개구부의 폭을 조절하기 위한 별도의 증착 공정이 수행되지 않는다. 때문에, 상기 증착 공정에 의해 개구부에 보잉(bowing)이 발생되는 등의 불량이 감소된다.
또한, 본 발명에 의하면, 기판 상에 미세한 폭을 갖는 개구부를 포함하는 절연막 패턴을 용이하게 형성할 수 있다. 그러므로, 본 발명의 방법을 고집적 반도체 소자의 제조에 적용하는 경우, 반도체 소자의 제조 수율이 향상될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다. 그러나, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 즉, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해될 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 또는 "~에 인접하는" 등도 마찬가지로 해석될 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다", "가지다" 또는 "구비하다" 등의 용어는 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원 에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 절연막 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 층간 절연막(102)을 형성한다. 상기 기판(100)은 단결정 실리콘 기판, SOI(silicon on insulator) 기판, GOI(germanium on insulator) 기판 등을 포함할 수 있다. 상기 층간 절연막(102)은 실리콘 산화물로 이루어질 수 있다. 구체적으로, 상기 층간 절연막은 USG (undoped silicate glass), SOG (spin on glass), PSG (phosphor silicate glass), BSG (boron silicate glass), BPSG(boro-phosphor silicate glass), FOX(flowable oxide), TEOS(tetra ethyl ortho silicate), PE-TEOS(plasma enhanced-TEOS), HDP-CVD(high-density plasma-chemical vapor deposition) 산화물 등으로 이루어질 수 있다.
상기 층간 절연막(102)은 평탄한 상부면을 갖는다. 이를 위하여, 상기 층간 절연막(102)의 상부면을 연마하는 공정이 더 수행될 수도 있다.
도시되지는 않았지만, 상기 기판(100) 표면 상에 식각 저지막을 형성하는 공정이 더 수행될 수 있다. 이와같이, 상기 기판(100) 표면 상에 식각 저지막을 형성하면, 이 후의 공정에서 개구부 형성할 때 기판(100) 표면 아래까지 과도하게 식각되는 것을 방지할 수 있다.
다음에, 상기 층간 절연막(102) 상에 유기 폴리머막(104)을 형성한다. 상기 유기 폴리머막(104)은 스핀 코팅을 통해 증착되며, 포토레지스트를 제거하기 위한 에싱 공정을 통해 용이하게 제거될 수 있다. 또한, 상기 유기 폴리머막(104)은 실리콘 질화물과 같은 하드 마스크 물질에 비해 상기 층간 절연막(102)과의 식각 선택비가 매우 높다. 그러므로, 상기 유기 폴리머막(104)을 이용하여 식각 마스크 패턴을 형성하는 경우, 상기 식각 마스크 패턴의 높이를 더 감소시킬 수 있다.
상기 층간 절연막(102)의 상부면이 평탄하므로, 상기 층간 절연막(102) 상에 형성되는 유기 폴리머막(104)은 평탄한 상부면을 갖게 된다. 상기 유기 폴리머막(104)은 유기물 또는 실리콘을 포함하는 유기물 등으로 이루어질 수 있다.
상기 유기 폴리머막(104) 상에 보호막(106)을 형성한다. 상기 보호막(106)은 화학 기상 증착 공정을 통해 형성된다. 상기 보호막(106)은 하드 마스크 물질로 사용되는 실리콘 산화물, 실리콘 질화물 또는 폴리실리콘으로 이루어질 수 있다. 상기 보호막(106)은 단일막으로 이루어지는 것이 바람직하다. 상기 보호막(106)은 후속 공정들을 수행하는 동안 상기 유기 폴리머막(104)이 손상되지 않도록 보호하는 역할을 한다. 따라서, 상기 보호막(106)은 상기 유기 폴리머막(104)을 보호할 수 있을 정도의 얇은 두께를 가지면 된다. 구체적으로, 상기 보호막(106)은 100 내지 500Å 정도의 두께로 형성할 수 있다.
상기 보호막(106) 상에, 상기 보호막(106)과는 다른 물질로 이루어지는 하드 마스크막(108)을 형성한다. 상기 하드 마스크막(108)은 화학 기상 증착 공정을 통해 형성된다. 상기 하드 마스크막(108)은 상기 보호막(106)과의 식각 선택비가 높 은 물질로 형성되는 것이 바람직하다. 구체적으로, 상기 보호막(106)을 실리콘 산화물로 형성하는 경우에는 상기 하드 마스크막(108)을 실리콘 질화물 또는 폴리실리콘으로 형성할 수 있다. 이와는 다른 예로, 상기 보호막(106)을 실리콘 질화물 또는 폴리실리콘으로 형성하는 경우에는 상기 하드 마스크막(108)을 실리콘 산화물로 형성할 수 있다.
상기 하드 마스크막(108)은 후속 공정에서 상기 보호막(106) 및 유기 폴리머막(104)을 식각하기 위한 식각 마스크로 제공된다. 때문에, 상기 보호막(106) 및 유기 폴리머막(104)이 식각되는 동안 상기 하드 마스크막(108)이 모두 소모되지 않을 정도의 두께를 가져야 한다. 그러나, 상기 하드 마스크막(108)을 이용하여 상기 유기 폴리머막(104) 아래에 위치하는 층간 절연막(102)까지 식각하는 것은 아니기 때문에, 상기 하드 마스크막(108)은 500 내지 1000Å 정도의 얇은 두께로 형성할 수 있다.
도 2를 참조하면, 상기 하드 마스크막(108) 상에 제1 포토레지스트막(도시안됨)을 코팅한다. 상기 제1 포토레지스트막은 얇은 두께의 하드 마스크막을 패터닝하기 위한 식각 마스크 패턴으로 사용된다. 그러므로, 상기 제1 포토레지스트막은 1000 내지 2000Å 정도의 얇은 두께로 형성할 수 있다. 상기 하드 마스크막(108)의 상부면이 평탄하므로, 상기 하드 마스크막 상에 코팅된 제1 포토레지스트막의 상부면도 매우 평탄하다.
이 후, 상기 제1 포토레지스트막을 사진 공정을 통해 패터닝함으로써 제1 예비 개구(110)를 포함하는 제1 포토레지스트 패턴(112)을 형성한다. 상기 제1 예비 개구(110)는 콘택홀의 형상을 가질 수 있다.
상기 제1 예비 개구(110)는 최종적으로 형성하고자 하는 개구부 영역 모두를 노출하지 않고 상기 개구부 영역의 일부만을 노출한다. 일 예로, 상기 제1 예비 개구(110)의 개수는 상기 최종 형성하고자 하는 개구부 영역의 개수의 절반 정도일 수 있다.
상기 제1 포토레지스트 패턴(112)에 포함된 제1 예비 개구(110)의 폭은 사진 공정의 해상도의 한계의 폭까지 좁아질 수 있다. 그런데, 상기 제1 포토레지스트막의 상부면이 평탄할 뿐 아니라 상기 제1 포토레지스트막의 두께가 얇기 때문에, 상기 제1 포토레지스트막을 패터닝하기 위한 사진 공정에서 초점 심도(depth of focus)가 증가된다. 그러므로, 보다 용이하게 매우 좁은 폭의 제1 예비 개구(110)를 갖는 제1 포토레지스트 패턴(112)을 형성할 수 있다.
도 3을 참조하면, 상기 제1 포토레지스트 패턴(112)을 식각 마스크로 사용하여 상기 하드 마스크막(108)을 식각한다. 이로써, 제1 개구(110a)를 포함하는 예비 하드 마스크 패턴(108a)이 형성된다.
상기 제1 개구(110a)를 형성하기 위한 식각 공정에서 상기 보호막(106)은 식각되지 않도록 한다. 따라서, 상기 제1 개구(110a)의 저면에는 보호막(106)이 노출된다. 이와같이, 상기 보호막(106)이 구비됨으로써, 상기 하드 마스크막(108)을 식각할 때 상기 보호막(106) 아래에 위치하는 상기 유기 폴리머막(104)이 손상되지 않고 보호된다.
설명한 것과 같이, 1차 사진 공정을 통해 형성된 제1 포토레지스트 패 턴(112)을 이용하여 상기 예비 하드 마스크 패턴(108a)을 형성한다. 또한, 상기 예비 하드 마스크 패턴(108a)은 최종적으로 형성되는 개구부의 개수보다 작은 개수의 제1 개구(110a)를 포함한다.
이 후, 상기 제1 포토레지스트 패턴(112)을 에싱 및 스트립 공정을 통해 제거한다. 상기 유기 폴리머막(104)의 상부면은 상기 보호막(106)으로 덮혀있기 때문에, 상기 제1 포토레지스트 패턴(112)을 제거하기 위한 에싱 및 스트립 공정에서 상기 유기 폴리머막(104)이 손상되거나 제거되지 않는다.
도 4를 참조하면, 상기 예비 하드 마스크 패턴(108a) 상에 제2 포토레지스트막(도시안됨)을 코팅한다.
상기 제2 포토레지스트막은 상기 예비 하드 마스크 패턴(108a)의 제1 개구(110a) 내부를 매립하면서 상기 예비 하드 마스크 패턴(108a) 상에 형성된다. 그런데, 상기 예비 하드 마스크 패턴(108a)의 두께가 500 내지 1000Å정도로 얇기 때문에, 상기 제1 개구(110a) 내부에 포토레지스트 물질이 매립되더라도 상기 제2 포토레지스트막의 상부면은 높은 평탄도를 갖는다.
이 후, 상기 제2 포토레지스트막을 사진 공정을 통해 패터닝함으로써 제2 예비 개구(114)를 포함하는 제2 포토레지스트 패턴(116)을 형성한다. 상기 제2 예비 개구(114)는 콘택홀의 형상을 가질 수 있다. 상기 제2 예비 개구(114)는 최종적으로 형성되는 개구부 영역들 중에서 상기 제1 예비 개구(110a)에 의해 노출되지 않은 나머지 개구부 영역만을 노출한다.
상기 제2 포토레지스트 패턴(116)에 포함된 제2 예비 개구(114)는 생성되는 위치에 관계없이 모두 동일한 폭을 가질 수 있다. 이와는 다른 예로, 상기 제2 포토레지스트 패턴(116)에 포함된 제2 예비 개구(114)는 생성된 위치에 따라 그 폭이 서로 다를 수 있다. 또한, 상기 제2 예비 개구(114)의 폭은 상기 제1 예비 개구(110) 폭과 동일할 수도 있지만, 상기 제1 예비 개구(110) 폭과 다를 수도 있다.
한편, 상기 제2 포토레지스트막의 상부면이 평탄하므로, 상기 제2 포토레지스트막을 패터닝하기 위한 사진 공정에서 초점 심도(depth of focus)가 증가된다. 그러므로, 상기 제2 예비 개구(114)를 갖는 제2 포토레지스트 패턴(116)을 용이하게 형성할 수 있다.
도 5를 참조하면, 상기 제2 포토레지스트 패턴(116)을 식각 마스크로 사용하여 상기 예비 하드 마스크 패턴(108a)을 식각한다. 상기 식각 공정을 수행하면, 상기 제1 개구(110a)가 형성되어 있는 예비 하드 마스크 패턴(108a)에 추가적으로 제2 개구(114a)가 생성됨으로써 하드 마스크 패턴(120)이 완성된다. 상기 하드 마스크 패턴(120)에 구비되는 제1 및 제2 개구(110a, 114a)는 최종적으로 형성될 개구부 영역들 상에 위치하게 된다. 또한, 상기 하드 마스크 패턴(120)의 제1 및 제2 개구(110a, 114a) 저면에는 보호막(106)이 노출된다.
이 후, 상기 제2 포토레지스트 패턴(116)을 에싱 및 스트립 공정을 통해 제거한다. 상기 유기 폴리머막(104)의 상부면은 상기 보호막(106)에 의해 덮혀있기 때문에, 상기 제2 포토레지스트 패턴(116)을 제거하기 위한 에싱 및 스트립 공정에서 상기 유기 폴리머막(104)이 손상되거나 제거되지 않는다.
설명한 것과 같이, 본 실시예에서는 2회에 걸친 사진 공정을 통해 패터닝함으로써, 노출 부위의 폭 및 노출 부위들 사이의 간격이 감소되고, 좁은 영역 내에 많은 노출 부위를 포함하고 있는 하드 마스크 패턴(120)을 형성할 수 있다.
즉, 상기 제1 포토레지스트 패턴(112, 도 2)은 개구부가 형성되어야 할 모든 영역을 노출시키지 않고, 상기 개구부가 형성되는 영역의 일부만을 노출시킨다. 그러므로, 상기 제1 포토레지스트 패턴(112)에 포함된 제1 예비 개구(110)들 간의 간격은 최종적으로 형성되어야 하는 개구부들의 간격보다 더 넓다. 또한, 상기 제2 포토레지스트 패턴(116, 도 4)은 개구부가 형성되어야 할 모든 영역을 노출시키지 않고, 상기 제1 예비 개구(110) 이외의 나머지 상기 개구부가 형성되는 영역만을 노출시킨다. 때문에, 상기 제2 포토레지스트 패턴(116)에 포함된 제2 예비 개구(114)들 간의 간격은 최종적으로 형성되어야 하는 개구부들의 간격보다 더 넓다. 따라서, 공정 마진을 충분하게 확보하면서 미세한 폭의 개구부들을 갖는 하드 마스크 패턴(120)을 형성할 수 있다.
도 6을 참조하면, 상기 하드 마스크 패턴(120)의 표면 및 보호막(106)의 상부면을 따라 개구폭 조절용 막(122)을 형성한다.
상기 개구폭 조절용 막(122)은 최종 형성되는 개구부의 내부폭을 감소시키기 위하여 형성되는 것이다. 그러므로, 상기 개구폭 조절용 막(122)은 상기 하드 마스크 패턴(120)에 포함된 제1 및 제2 개구(110a, 114a) 내부를 채우지 않으면서, 상기 제1 및 제2 개구(110a, 114a)의 내부 표면 프로파일을 따라 균일하게 형성되어야 한다. 상기 개구폭 조절용 막(122)이 상기 제1 및 제2 개구(110a, 114a) 내부를 채우지 않도록 하기 위하여, 상기 개구폭 조절용 막(122)은 상기 제1 및 제2 개구(110a, 114a)의 내부 폭의 1/2보다는 얇게 형성되어야 한다.
또한, 상기 개구폭 조절용 막(122)은 스텝커버러지가 높은 막을 이용하여 형성하여야 한다. 일 예로, 상기 개구폭 조절용 막(122)은 저온에서 증착되는 실리콘 산화물로 형성할 수 있다. 이와는 달리, 상기 개구폭 조절용 막(122)은 폴리실리콘으로 형성할 수도 있다.
도 7을 참조하면, 상기 개구폭 조절용 막(122)을 이방성으로 식각하여 상기 제1 및 제2 개구(110a, 114a) 저면 및 하드 마스크 패턴(120) 상부면에 위치한 개구폭 조절용 막(122)을 제거한다. 이로써, 상기 하드 마스크 패턴의 제1 및 제2 개구 측벽에 개구폭 조절용 스페이서(122a)를 형성한다. 계속하여, 상기 보호막(106)을 제거한다.
상기 공정을 수행하면, 하드 마스크 패턴(120) 아래에 보호막 패턴(106a)이 형성된다. 또한, 상기 개구폭 조절용 스페이서(122a)가 형성됨으로써, 상기 하드 마스크 패턴(120)에 의해 생성되는 제1 및 제2 개구(110a, 114a)의 내부 폭이 감소된다.
계속하여, 상기 하드 마스크 패턴(120)에 의해 노출되어 있는 유기 폴리머막(104)을 식각한다. 상기 유기 폴리머막(104)은 이방성 식각 공정을 통해 식각될 수 있다. 상기 유기 폴리머막(104)은 CxFy 계열의 식각 가스를 이용하여 식각할 수 있다. 구체적으로, 상기 유기 폴리머막(104)은 CF4 및 O2가스를 이용하여 식각할 수 있다.
상기 유기 폴리머막(104)을 식각하면, 상기 하드 마스크 패턴(120)들에 포함된 제1 및 제2 개구(110a, 114a)보다 좁은 내부 폭을 갖는 노출 부위를 포함하고, 유기 폴리머로 이루어지는 식각 마스크 패턴(104a)이 완성된다.
도 8을 참조하면, 상기 식각 마스크 패턴(104a)을 식각 마스크로 사용하여 노출된 상기 층간 절연막(102)을 식각한다. 상기 식각은 이방성 식각 공정을 통해 수행된다. 상기 층간 절연막(102)을 식각하는 동안, 상기 하드 마스크 패턴(120), 보호막 패턴(106a) 및 개구폭 조절용 스페이서(122a)가 모두 제거된다. 상기 층간 절연막(102)을 식각함으로써, 개구부(124)를 포함하는 층간 절연막 패턴(102)이 형성된다.
도 9를 참조하면, 상기 식각 마스크 패턴(104a)을 제거한다. 일 예로, 상기 식각 마스크 패턴(104a)은 에싱 및 스트립 공정을 통해 제거할 수 있다. 상기 식각 마스크 패턴(104a) 상에 상기 하드 마스크 패턴(120), 보호막 패턴(106a) 및 개구폭 조절용 스페이서(122a)가 일부 잔류하고 있더라도, 상기 에싱 및 스트립 공정에 의해 모두 제거될 수 있다. 이로써, 매우 좁은 폭을 갖는 개구부(124)를 포함하는 층간 절연막 패턴(102a)이 완성된다.
도 7 내지 도 9를 참조로 설명한 식각 및 제거 공정은 동일한 식각 설비 내에서 인시튜로 진행할 수 있다.
상기 설명한 공정들을 수행하면, 층간 절연막 내에 사진 공정의 한계 폭보다 더 좁은 폭을 갖는 개구부를 형성할 수 있다. 예를들어, 상기 하드 마스크 패 턴(120)을 형성하기 위한 사진 공정의 한계가 약 40㎚ 정도라 하더라도, 상기 설명한 공정들을 수행하여 약 30㎚ 수준까지 감소된 폭을 갖는 개구부를 형성할 수 있다.
본 실시예의 방법에 의하면, 층간 절연막에 개구부를 형성시키기 위한 식각 마스크 패턴의 노출 부위 폭을 매우 좁게 형성한다. 또한, 상기 식각 마스크 패턴을 형성한 이 후에는 단순히 층간 절연막의 식각 공정만을 수행함으로써, 좁은 폭의 개구부를 포함하는 층간 절연막 패턴이 완성된다. 그러므로, 상기 층간 절연막 패턴을 형성하는 공정이 더 단순해진다.
또한, 본 실시예의 방법에 의하면, 상기 개구부를 형성한 이 후에는 상기 개구부 내부에 개구폭을 감소시키기 위한 처리공정 예를들어, 증착 공정이 수행되지 않는다. 그러므로, 상기 개구폭을 감소시키기 위한 증착 공정에서 오버행(overhang)이 발생되는 것과, 상기 오버행에 의해 개구부 내부에 보잉이 발생되는 문제를 해소할 수 있다.
도 10은 본 발명의 일 실시예에 따른 콘택 플러그 형성 방법을 설명하기 위한 단면도이다.
먼저, 도 1 내지 도 9를 참조로 설명한 것과 동일한 방법으로 콘택홀을 형성한다. 상기 콘택홀은 매우 미세한 내부폭을 갖는다. 또한, 상기 콘택홀 저면에는 콘택을 형성하기 위한 영역이 노출된다. 상기 콘택을 형성하기 위한 영역은 불순물 도핑 영역, 도전성 패턴 표면 등을 포함할 수 있다.
도 10을 참조하면, 상기 콘택홀 내부를 채우도록 도전 물질을 증착한다. 상기 도전 물질은 폴리실리콘을 포함할 수 있다. 이와는 달리, 상기 도전 물질은 베리어 금속막 및 금속막을 포함할 수 있다.
다음에, 상기 절연막 패턴(102a)의 상부 표면이 노출되도록 상기 도전 물질을 연마하거나 에치백함으로써 콘택 플러그(130)를 형성한다.
상기 공정에 의하면, 매우 작은 사이즈의 콘택 플러그를 형성할 수 있다. 상기와 같이, 매우 작은 사이즈의 콘택 플러그는 고집적 반도체 소자의 배선 형성 시에 다양하게 적용될 수 있다.
도 11 내지 도 16은 상기 절연막 패턴 형성 방법을 이용하여 디램 소자를 형성하는 방법을 설명하기 위한 단면도들이다.
도 11을 참조하면, 기판(200) 상에 패드 산화막(도시안됨) 및 제1 하드 마스크막(도시안됨)을 형성한다. 상기 패드 산화막 및 제1 하드 마스크막을 패터닝함으로써, 패드 산화막 패턴(도시안됨) 및 제1 하드 마스크 패턴(도시안됨)을 형성한다. 상기 제1 하드 마스크 패턴을 식각 마스크로 사용하여 상기 기판(200)을 식각하여 소자 분리용 트렌치(202)를 형성한다.
상기 소자 분리용 트렌치(202) 내부에 절연막을 채워넣은 다음 상기 절연막을 연마함으로써, 소자 분리 패턴(204)을 형성한다. 상기 공정을 통해, 상기 기판(200)은 액티브 영역 및 소자 분리 영역이 구분된다.
상기 기판(200)에 게이트 절연막(206), 게이트 전극(208) 및 마스크 패 턴(209)을 적층시켜 게이트 구조물을 형성한다. 상기 게이트 구조물의 양측에 스페이서(210)를 형성한다. 또한, 상기 스페이서(210) 양측의 기판 표면 아래로 불순물을 주입시켜 소오스 및 드레인으로 제공되는 불순물 영역(212)들을 형성한다. 이로써, 상기 기판(200)에는 플레너형 MOS 트랜지스터들이 형성된다. 상기 게이트 전극(208)은 제1 방향으로 연장되는 라인 형상을 가지며, 워드 라인의 기능을 한다.
상기 기판(200) 상에 상기 MOS 트랜지스터들을 덮는 제1 층간 절연막(214)을 형성한다. 상기 제1 층간 절연막(214)의 일부를 식각하여 상기 불순물 영역(210)들을 노출하는 제1 콘택홀들을 형성한다. 상기 제1 콘택홀들 내에 도전 물질을 채워넣어 상기 불순물 영역(210)들과 전기적으로 연결되는 제1 및 제2 패드 콘택(216a, 216b)들을 각각 형성한다.
상기 제1 층간 절연막(212) 상에 제2 층간 절연막(218)을 형성한다. 상기 제2 층간 절연막(218)의 일부를 식각하여 상기 제1 패드 콘택(216a)들 상부를 노출하는 제2 콘택홀들을 형성한다. 상기 제2 콘택홀들 내에 도전 물질을 채워넣어 비트 라인 콘택(도시안됨)들을 형성한다. 또한, 상기 제2 층간 절연막(218) 상에 상기 비트 라인 콘택들과 접촉되는 비트 라인 구조물(도시안됨)을 형성한다. 상기 비트 라인 구조물은 비트 라인 및 하드 마스크 패턴이 적층된 형상을 갖는다.
상기 제2 층간 절연막(218) 상에 상기 비트 라인 구조물들을 덮는 제3 층간 절연막(220)을 형성한다. 다음에, 상기 제3 층간 절연막(220) 및 제2 층간 절연막(212)의 일부분을 순차적으로 사진 식각하여 상기 제2 콘택 패드(216b)들 상부를 노출하는 제3 콘택홀들을 형성한다. 이 후, 상기 제3 콘택홀들 내에 도전 물질을 채워넣어 스토리지 노드 콘택(222)을 형성한다.
도 12를 참조하면, 상기 제3 층간 절연막(220) 상에 식각 저지막(224)을 형성한다. 상기 식각 저지막(224) 상에는 커패시터의 하부 전극을 형성하기 위한 몰드막(226)을 형성한다. 그러므로, 상기 몰드막(226)은 상기 커패시터의 하부 전극의 목표 높이와 동일하거나 더 두껍게 형성되어야 한다. 상기 몰드막(226)은 층간 절연막으로 사용되는 실리콘 산화물로 이루어질 수 있다.
상기 몰드막(226) 상에 유기 폴리머막(228)을 형성한다. 상기 유기 폴리머막(228) 상에 보호막(230) 및 하드 마스크막(232)을 형성한다. 상기 유기 폴리머막(228), 보호막(230) 및 하드 마스크막(232)은 도 1을 참조로 설명한 것과 동일한 방법으로 형성할 수 있다.
도 13을 참조하면, 상기 하드 마스크막(232)을 2회의 사진 공정을 통해 패터닝함으로써 하드 마스크 패턴(232a)을 형성한다. 즉, 커패시터의 하부 전극이 형성되는 상부의 일부 영역에 먼저 제1 개구(234)를 형성시켜, 예비 하드 마스크 패턴(도시안됨)을 형성한다. 또한, 상기 커패시터의 하부 전극이 형성되는 상부의 나머지 영역에 제2 개구(236)를 형성시켜, 제1 및 제2 개구(234, 236)를 포함하는 하드 마스크 패턴(232)을 형성한다. 따라서, 상기 제1 및 제2 개구(234, 236)는 커패시터의 하부 전극이 형성되는 부위의 상부에 위치하게 된다.
상기 하드 마스크 패턴(232) 및 보호막(230)의 표면을 따라 개구폭 조절용 막(238)을 형성한다.
상기 하드 마스크 패턴(232) 및 개구폭 조절용 막(238)은 도 2 내지 도 6을 참조로 설명한 것과 동일한 방법으로 형성한다.
도 14를 참조하면, 상기 개구폭 조절용 막(238) 및 보호막(230)을 순차적으로 이방성 식각한다. 이로써, 하드 마스크 패턴(232)의 양측벽에 스페이서 형상의 개구폭 조절용 스페이서(238a)를 형성한다. 다음에, 상기 하드 마스크 패턴(232)을 이용하여 상기 유기 폴리머막(228)을 식각함으로써 식각 마스크 패턴(228a)을 형성한다.
도 15를 참조하면, 상기 식각 마스크 패턴(228a)을 이용하여 상기 몰드막(226)을 식각한다. 이 후, 상기 몰드막(226) 저면에 노출되어 있는 식각 저지막(224)을 식각한다.
상기 공정을 수행하면, 상기 스토리지 노드 콘택(222)의 상부면을 노출시키는 개구부(240)들을 포함하는 몰드막 패턴(226a)이 형성된다. 상기 몰드막 패턴(226a)에 포함되어 있는 개구부(240)들은 매우 좁은 내부폭을 갖는다. 상기 개구부(240)들은 커패시터의 하부 전극이 형성되기 위한 부위가 된다.
이 후, 상기 식각 마스크 패턴(228a)을 제거한다.
도 16을 참조하면, 상기 몰드막 패턴(226a)의 표면 상에 전극용 도전막(도시안됨)을 형성한다. 상기 전극용 도전막 상에 희생막(도시안됨)을 형성한다. 상기 희생막은 상기 몰드막 패턴(226a)의 개구부(240) 내부를 채우도록 형성한다. 이 후, 상기 개구부(240) 내부 표면에만 상기 전극용 도전막이 남아있도록 상기 희생막, 몰드막 패턴(226a) 및 전극용 도전막의 상부면을 연마한다. 상기 공정들을 수행함으로써, 상기 몰드막 패턴(226a)에 포함된 상기 개구부(240)의 측벽 및 저면을 따라 실린더 형상의 하부 전극(242)을 형성한다.
다음에, 상기 몰드막 패턴(226a) 및 희생막을 제거한다. 상기 몰드막 패턴(226a) 및 희생막이 제거되면, 실린더 형상의 하부 전극(242)의 표면이 모두 노출된다.
상기 하부 전극(242)의 표면 상에 유전막(246) 및 상부 전극(248)을 형성함으로써 실린더형의 커패시터를 완성한다.
상기 설명한 공정에 따르면, 몰드막 내에 매우 미세한 내부폭을 갖는 개구부를 형성할 수 있다. 이로인해, 충분한 간격을 가지면서 서로 이격되는 실린더형의 커패시터를 포함하는 고집적화된 디램 소자를 형성할 수 있다.
도 17 및 도 18은 상기한 절연막 패턴 형성 방법을 이용하여 다른 셀 구조를 갖는 디램 소자를 형성하는 방법을 설명하기 위한 단면도들이다.
도 17을 참조하면, 기판(250)에 소자 분리 공정을 수행함으로써 액티브 영역 및 소자 분리 영역(252)으로 구분한다. 상기 기판은 단결정 실리콘으로 이루어질 수 있다. 또한, 상기 액티브 영역의 기판 표면으로 돌출된 단결정 실리콘 필러(258)를 형성한다.
상기 액티브 영역의 기판(250)에는 매립 비트 라인(254)을 형성한다. 상기 매립 비트 라인(254)은 상기 기판(250) 표면 아래에 불순물이 도핑된 형상을 갖는다.
상기 단결정 실리콘 필러(258)의 측벽 표면에는 게이트 절연막(260) 및 게이 트 전극(262)을 형성한다. 상기 게이트 전극(262) 및 기판(250) 사이에 절연막 패턴(256)을 형성한다. 상기 게이트 전극(262)은 상기 단결정 실리콘 필러(258)들의 측벽을 감싸면서 상기 액티브 영역의 연장 방향과 수직한 방향으로 연장되는 라인 형상을 갖는다.
상기 게이트 전극(262)들 사이의 갭 내에 층간 절연막(264)을 형성한다. 상기 층간 절연막(264)의 상부면은 상기 단결정 실리콘 필러(258)의 상부면과 동일 평면 상에 위치하도록 형성된다.
상기 단결정 실리콘 필러(258)의 상부면 아래에는 불순물을 도핑시켜 불순물 영역(254)을 형성한다. 상기 공정을 통해, 상기 기판(250) 상에 복수의 수직 필러 트랜지스터들이 형성된다.
도 17을 참조하면, 상기 불순물 영역(254) 및 상기 층간 절연막(264) 상에 식각 저지막(266) 및 실린더형의 커패시터(274)를 형성한다. 상기 실린더형의 커패시터(274)는 실린더형의 하부 전극(268), 유전막(270) 및 상부 전극(272)을 포함한다.
상기 식각 저지막(266) 및 실린더형의 커패시터는 도 12 내지 도 16을 참조로 설명한 것과 동일한 공정을 수행하여 형성할 수 있다.
상기 공정들을 수행하면, 수직 필러 트랜지스터 및 충분한 간격을 가지면서 서로 이격되는 실린더형의 커패시터를 포함하는 고집적화된 디램 소자를 형성할 수 있다.
상기 설명한 것과 같이, 본 발명에 따른 개구부를 포함하는 절연막 패턴의 형성 방법은 고집적화된 반도체 소자의 제조 시에 적극적으로 이용될 수 있다. 특히, 반도체 소자에서 콘택 플러그들을 형성하는 공정 및 실린더형의 커패시터를 형성하는 공정에 이용될 수 있다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 절연막 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 콘택 플러그 형성 방법을 설명하기 위한 단면도이다.
도 11 내지 도 16은 상기 절연막 패턴 형성 방법을 이용하여 디램 소자를 형성하는 방법을 설명하기 위한 단면도들이다.
도 17 및 도 18은 상기한 절연막 패턴 형성 방법을 이용하여 다른 셀 구조의 디램 소자를 형성하는 방법을 설명하기 위한 단면도들이다.

Claims (10)

  1. 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 유기 폴리머막 및 하드 마스크막을 형성하는 단계;
    상기 하드 마스크막을 패터닝함으로써, 제1 개구를 포함하는 예비 하드 마스크 패턴을 형성하는 단계;
    상기 예비 하드 마스크 패턴을 다시 패터닝함으로써, 상기 제1 개구 및 제2 개구를 포함하는 하드 마스크 패턴을 형성하는 단계;
    상기 하드 마스크 패턴의 제1 및 제2 개구 측벽에 개구폭 조절용 스페이서를 형성하는 단계;
    상기 하드 마스크 패턴을 식각 마스크로 이용하여 상기 유기 폴리머막을 식각함으로써 유기 폴리머를 포함하는 식각 마스크 패턴을 형성하는 단계;
    상기 식각 마스크 패턴을 식각 마스크로 이용하여 상기 절연막을 식각함으로써, 개구부를 포함하는 절연막 패턴을 형성하는 단계; 및
    에싱 및 스트립 공정을 이용하여 상기 식각 마스크 패턴을 제거하는 단계를 포함하고,
    상기 절연막을 식각하여 개구부를 생성하는 동안, 상기 하드 마스크 패턴 및 개구폭 조절용 스페이서가 제거되는 것을 특징으로 하는 절연막 패턴 형성 방법.
  2. 제1항에 있어서, 상기 유기 폴리머막과 상기 하드 마스크막 사이에 상기 하드 마스크막과 다른 물질로 이루어지는 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 절연막 패턴 형성 방법.
  3. 제2항에 있어서, 상기 보호막은 화학기상 증착 공정을 통해 형성되는 것을 특징으로 하는 절연막 패턴 형성 방법.
  4. 제2항에 있어서, 상기 하드 마스크 패턴을 형성하는 단계에서, 상기 하드 마스크 패턴의 제1 및 제2 개구 저면에는 상기 보호막의 상부면이 노출되는 것을 특징으로 하는 절연막 패턴 형성 방법.
  5. 제2항에 있어서, 상기 하드 마스크 패턴을 이용하여 상기 보호막의 일부를 식각하는 공정이 더 포함되는 것을 특징으로 하는 절연막 패턴 형성 방법.
  6. 제1항에 있어서, 상기 개구폭 조절용 스페이서는,
    상기 하드 마스크 패턴의 표면 및 상기 하드 마스크 패턴의 제1 및 제2 개구 저면을 따라 개구폭 조절용 막을 형성하는 단계; 및
    상기 하드 마스크 패턴의 제1 및 제2 개구 측벽에만 상기 개구폭 조절용 막을 남기도록 상기 개구폭 조절용막을 이방성 식각하는 단계를 통해 형성되는 것을 특징으로 하는 절연막 패턴 형성 방법.
  7. 제6항에 있어서, 상기 개구 조절용 스페이서는 실리콘 산화물 또는 폴리실리콘을 포함하는 것을 특징으로 하는 절연막 패턴 형성 방법.
  8. 제1항에 있어서, 상기 예비 하드 마스크 패턴을 형성하는 단계는,
    상기 하드 마스크막 상에 제1 개구 영역의 상부를 노출시키는 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 마스크로 상기 하드 마스크막을 식각하는 단계를 포함하는 것을 특징으로 하는 절연막 패턴 형성 방법.
  9. 제1항에 있어서, 상기 하드 마스크 패턴을 형성하는 단계는,
    상기 예비 하드 마스크막 상에 제2 개구 영역 상부를 노출시키는 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 마스크로 상기 예비 하드 마스크막을 식각하는 단계를 포함하는 것을 특징으로 하는 절연막 패턴 형성 방법.
  10. 삭제
KR1020090025658A 2009-03-26 2009-03-26 절연막 패턴 형성 방법 KR101536324B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090025658A KR101536324B1 (ko) 2009-03-26 2009-03-26 절연막 패턴 형성 방법
US12/661,885 US7989335B2 (en) 2009-03-26 2010-03-25 Methods of forming insulation layer patterns and methods of manufacturing semiconductor devices including insulation layer patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090025658A KR101536324B1 (ko) 2009-03-26 2009-03-26 절연막 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20100107548A KR20100107548A (ko) 2010-10-06
KR101536324B1 true KR101536324B1 (ko) 2015-07-14

Family

ID=42784778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090025658A KR101536324B1 (ko) 2009-03-26 2009-03-26 절연막 패턴 형성 방법

Country Status (2)

Country Link
US (1) US7989335B2 (ko)
KR (1) KR101536324B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669170B2 (en) 2012-01-16 2014-03-11 Globalfoundries Inc. Methods of reducing gate leakage
KR102435855B1 (ko) * 2015-08-06 2022-08-25 삼성전자주식회사 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US20180350732A1 (en) * 2017-06-01 2018-12-06 Applied Materials, Inc. Small vias in a polymer layer disposed on a substrate
KR102467884B1 (ko) * 2018-03-30 2022-11-16 에스케이하이닉스 주식회사 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
JP7086758B2 (ja) * 2018-07-06 2022-06-20 キオクシア株式会社 パターン形成方法および半導体装置の製造方法
US10916427B2 (en) * 2018-07-11 2021-02-09 United Microelectronics Corp. Forming contact holes using litho-etch-litho-etch approach

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030061100A (ko) * 2002-01-10 2003-07-18 삼성전자주식회사 층간절연막 패턴 형성 방법
KR100849190B1 (ko) * 2007-03-19 2008-07-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294367A (ja) 1997-04-21 1998-11-04 Sony Corp 半導体装置の製造方法
KR20070071659A (ko) 2005-12-30 2007-07-04 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20080060311A (ko) 2006-12-27 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 콘택홀 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030061100A (ko) * 2002-01-10 2003-07-18 삼성전자주식회사 층간절연막 패턴 형성 방법
KR100849190B1 (ko) * 2007-03-19 2008-07-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
US20100248436A1 (en) 2010-09-30
US7989335B2 (en) 2011-08-02
KR20100107548A (ko) 2010-10-06

Similar Documents

Publication Publication Date Title
KR101589912B1 (ko) 커패시터 및 이의 제조 방법
USRE44473E1 (en) Method for fabricating semiconductor device with vertical channel transistor
US8435876B2 (en) Method of manufacturing semiconductor device
US20120205779A1 (en) Semiconductor devices including capacitors and metal contacts, and methods of fabricating the same
TWI571915B (zh) 電容器下電極之製造方法及半導體裝置
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
KR101536324B1 (ko) 절연막 패턴 형성 방법
KR20100057203A (ko) 반도체 장치의 배선 구조물 및 이의 형성방법
KR101552971B1 (ko) 반도체 장치 및 그 제조 방법
KR100434511B1 (ko) 다마신 배선을 이용한 반도체 소자의 제조방법
KR100744672B1 (ko) 반도체 소자의 콘택홀 형성 방법
US20100155802A1 (en) Semiconductor device and method of forming semiconductor device
KR102327667B1 (ko) 반도체 소자의 제조 방법
US7550362B2 (en) Method for manufacturing semiconductor device
US20150340368A1 (en) Semiconductor device manufacturing method
KR100819636B1 (ko) 반도체소자의 저장전극 형성방법
KR101067875B1 (ko) 반도체 소자의 제조방법
KR101116287B1 (ko) 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법
KR100527564B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010046152A (ko) 고용량 반도체 메모리장치의 커패시터 제조방법
KR101139463B1 (ko) 반도체 소자의 제조 방법
CN113725166A (zh) 半导体结构制备方法及半导体结构
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
US20080044970A1 (en) Memory structure and method for preparing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 5