KR102435855B1 - 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102435855B1
KR102435855B1 KR1020150111195A KR20150111195A KR102435855B1 KR 102435855 B1 KR102435855 B1 KR 102435855B1 KR 1020150111195 A KR1020150111195 A KR 1020150111195A KR 20150111195 A KR20150111195 A KR 20150111195A KR 102435855 B1 KR102435855 B1 KR 102435855B1
Authority
KR
South Korea
Prior art keywords
hard mask
layer
forming
mask layer
pattern
Prior art date
Application number
KR1020150111195A
Other languages
English (en)
Other versions
KR20170018191A (ko
Inventor
정용석
송윤종
이용규
고관협
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150111195A priority Critical patent/KR102435855B1/ko
Priority to US15/179,971 priority patent/US9793472B2/en
Publication of KR20170018191A publication Critical patent/KR20170018191A/ko
Priority to US15/704,963 priority patent/US10103323B2/en
Application granted granted Critical
Publication of KR102435855B1 publication Critical patent/KR102435855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로, 기판 상의 식각 대상막 상에 하드 마스크막을 형성하는 것; 상기 하드 마스크막 상에 개구부를 갖는 포토레지스트 패턴을 형성하는 것, 상기 개구부는 상기 하드 마스크막의 일 영역을 노출하고; 상기 포토레지스트 패턴을 마스크로 상기 일 영역 상에 산소 이온 주입을 수행하여, 상기 일 영역에 산화된 부분을 형성하는 것; 및 상기 산화된 부분을 식각 마스크로 상기 하드 마스크막을 패터닝하는 것을 포함할 수 있다.

Description

하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법{Method for forming hard mask patterns and method for manufacturing semiconductor device using the same}
본 발명은 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 저온 공정에서 미세 크기의 하드 마스크 패턴을 구현하는 방법에 관한 것이다.
반도체 소자는 소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 많은 전자 산업에서 사용되고 있다. 반도체 소자는 데이터를 저장하는 기억 소자, 데이터를 연산처리 하는 논리 소자, 및 다양한 기능을 동시에 수행할 수 있는 하이브리드(hybrid) 소자 등을 포함할 수 있다.
전자 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화에 대한 요구가 점점 심화되고 있다. 이에 따라, 미세한 패턴들을 정의하는 노광 공정의 공정 마진 감소 등의 여러 문제점들이 발생되어 반도체 소자의 구현이 점점 어려워지고 있다. 또한, 전자 산업의 발전에 의하여 반도체 소자의 고속화에 대한 요구도 점점 심화되고 있다. 이러한 반도체 소자의 고집적화 및/또는 고속화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.
본 발명이 해결하고자 하는 과제는 저온 공정으로 미세 크기를 갖는 하드 마스크 패턴을 형성하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 저온 공정으로 형성된 하드 마스크 패턴을 이용하여 반도체 소자를 제조하는 방법을 제공하는 것이다.
본 발명의 개념에 따른, 하드 마스크 패턴의 형성 방법은, 기판 상의 식각 대상막 상에 하드 마스크막을 형성하는 것; 상기 하드 마스크막 상에 개구부를 갖는 포토레지스트 패턴을 형성하는 것, 상기 개구부는 상기 하드 마스크막의 일 영역을 노출하고; 상기 포토레지스트 패턴을 마스크로 상기 일 영역 상에 산소 이온 주입을 수행하여, 상기 일 영역에 산화된 부분을 형성하는 것; 및 상기 산화된 부분을 식각 마스크로 상기 하드 마스크막을 패터닝하는 것을 포함할 수 있다.
상기 하드 마스크막은, Al 및 Mg 중 적어도 하나를 포함할 수 있다.
상기 하드 마스크막은 금속을 포함하고, 상기 하드 마스크막을 형성하는 것은, 약 20℃ 내지 약 275℃에서 물리적 기상 증착 공정(PVD)을 이용하는 것을 포함할 수 있다.
상기 형성 방법은, 상기 식각 대상막 및 상기 하드 마스크막 사이에 버퍼층을 형성하는 것을 더 포함할 수 있다.
상기 산화된 부분의 바닥면은 상기 하드 마스크막의 바닥면과 공면을 이룰 수 있다.
상기 산소 이온 주입은 약 20℃ 내지 약 275℃에서 수행될 수 있다.
상기 산소 이온 주입의 임플란트 도우즈(implant dose)는 1.0E14 내지 1.0E16일 수 있다.
상기 하드 마스크막을 패터닝하는 것은, 약 20℃ 내지 약 275℃에서 물리적 스퍼터링 식각을 이용하는 것을 포함할 수 있다.
상기 형성 방법은, 상기 개구부의 내측벽 상에 스페이서를 형성하는 것을 더 포함하되, 상기 산화된 부분을 형성하는 것은, 상기 스페이서를 추가적인 마스크로 이용하는 것을 포함할 수 있다.
본 발명의 다른 개념에 따른, 하드 마스크 패턴의 형성 방법은, 기판 상의 식각 대상막 상에 하드 마스크막을 형성하는 것; 상기 하드 마스크막 상에 개구부를 갖는 포토레지스트 패턴을 형성하는 것, 상기 개구부는 상기 하드 마스크막의 일 영역을 노출하고; 상기 포토레지스트 패턴을 마스크로 상기 일 영역을 산화시켜, 상기 일 영역에 산화된 부분을 형성하는 것; 및 상기 산화된 부분을 식각 마스크로 물리적 스퍼터링 식각을 이용해 상기 하드 마스크막을 패터닝하는 것을 포함할 수 있다.
상기 하드 마스크막은 Al 및 Mg 중 적어도 하나를 포함하는 금속막이며, 상기 하드 마스크막을 형성하는 것은, 약 20℃ 내지 약 275℃에서 물리적 기상 증착 공정(PVD)을 이용하는 것을 포함할 수 있다.
상기 산화된 부분을 형성하는 것은, 약 20℃ 내지 약 275℃에서 산소 이온 주입을 이용하는 것을 포함할 수 있다.
상기 하드 마스크막을 패터닝하는 것은, 약 20℃ 내지 약 275℃에서 불활성 기체의 이온빔으로 이방성 식각을 수행하는 것을 포함할 수 있다.
본 발명의 또 다른 개념에 따른, 하드 마스크 패턴의 형성 방법은, 기판 상의 식각 대상막 상에 하드 마스크막을 형성하는 것; 상기 하드 마스크막 상에 제1 개구부를 갖는 제1 포토레지스트 패턴을 형성하는 것, 상기 제1 개구부는 상기 하드 마스크막의 제1 영역을 노출하고; 상기 제1 포토레지스트 패턴을 마스크로 상기 제1 영역을 산화시켜, 상기 제1 영역에 산화된 부분을 형성하는 것; 및 상기 하드 마스크막 상에 제2 개구부를 갖는 제2 포토레지스트 패턴을 형성하는 것, 상기 제2 개구부는 상기 하드 마스크막의 제2 영역을 노출하고; 상기 제2 포토레지스트 패턴을 마스크로 상기 제2 영역을 산화시켜, 상기 제2 영역에 산화된 부분을 형성하는 것; 및 상기 산화된 부분들을 식각 마스크로 상기 하드 마스크막을 패터닝하는 것을 포함할 수 있다. 상기 제1 및 제2 포토레지스트 패턴들은 서로 다른 포토 마스크들로 형성될 수 있다.
상기 형성 방법은, 상기 제2 포토레지스트 패턴 및 상기 하드 마스크막 사이에 상기 제1 영역의 상기 산화된 부분을 덮는 몰드막을 형성하는 것; 상기 제2 포토레지스트 패턴을 식각 마스크로 상기 몰드막을 식각하여, 상기 제2 영역을 노출하는 것을 더 포함할 수 있다.
상기 제1 영역의 상기 산화된 부분을 형성하는 것은, 상기 제2 포토레지스트 패턴이 형성되기 전에 수행될 수 있다.
상기 산화된 부분들을 형성하는 것은, 약 20℃ 내지 약 275℃에서 산소 이온 주입을 이용하는 것을 포함할 수 있다.
상기 하드 마스크막을 패터닝 하는 것은, 상기 제1 및 제2 영역들의 상기 산화된 부분들을 동시에 식각 마스크로 하여, 약 20℃ 내지 약 275℃에서 물리적 스퍼터링 식각을 이용하는 것을 포함할 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자의 제조 방법은, 기판 상에, 금속 및 자성 물질 중 적어도 하나를 포함하는 식각 대상막을 형성하는 것; 상기 식각 대상막 상에 약 20℃ 내지 약 275℃에서 하드 마스크 패턴을 형성하는 것; 및 상기 하드 마스크 패턴을 식각 마스크로 상기 식각 대상막을 식각하여, 목적 패턴을 형성하는 것을 포함할 수 있다. 상기 하드 마스크 패턴을 형성하는 것은: 상기 식각 대상막 상에 하드 마스크막을 형성하는 것; 상기 하드 마스크막 상에 포토레지스트 패턴을 형성하는 것; 상기 포토레지스트 패턴을 마스크로 상기 하드 마스크막 상부에 산화된 부분을 형성하는 것; 및 상기 산화된 부분을 식각 마스크로 상기 하드 마스크막을 패터닝하는 것을 포함할 수 있다.
상기 식각 대상막을 형성하는 것은, 자유 자성층, 고정 자성층, 및 상기 자유 및 고정 자성층들 사이에 개재된 터널 배리어층을 형성하는 것을 포함하고, 상기 목적 패턴을 형성하는 것은, 상기 하드 마스크 패턴을 식각 마스크로 상기 자유 자성층, 상기 고정 자성층, 및 상기 터널 배리어층을 식각하여, 자기터널접합(MTJ) 패턴을 형성하는 것을 포함할 수 있다.
상기 제조 방법은, 상기 식각 대상막을 형성하기 전에, 상기 기판을 가로지르는 셀 게이트 전극을 형성하는 것; 상기 셀 게이트 전극 양 측의 상기 기판 내에 불순물 영역들을 형성하는 것; 상기 셀 게이트 전극 및 상기 불순물 영역들을 덮는 층간 절연막을 형성하는 것; 및 상기 층간 절연막을 관통하여 적어도 하나의 상기 불순물 영역들과 접속하는 콘택을 형성하는 것을 더 포함할 수 있다. 상기 식각 대상막은 상기 콘택 상에 형성될 수 있다.
상기 식각 대상막을 형성하는 것은, 순차적으로 적층된 유전막 및 도전막을 형성하는 것을 포함하고, 상기 목적 패턴을 형성하는 것은, 상기 하드 마스크 패턴을 식각 마스크로 상기 도전막 및 유전막을 식각하여, 게이트 구조체를 형성하는 것을 포함할 수 있다.
상기 제조 방법은, 상기 게이트 구조체 양 측벽 상에 게이트 스페이서들을 형성하는 것; 및 상기 게이트 구조체 양 측의 상기 기판에 소스/드레인 영역들을 형성하는 것을 더 포함할 수 있다.
본 발명에 따른 하드 마스크 패턴의 형성 방법은 저온에서 용이하게 수행될 수 있다. 따라서, 하드 마스크 패턴 아래의 식각 대상막이 금속 또는 자성 물질과 같이 고온에 비교적 민감한 물질인 경우에도, 식각 대상막의 특성 변화를 최소화시키며 패터닝을 수행할 수 있다.
도 1a 내지 도 4a는 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 평면도들이다.
도 1b 내지 도 4b는 각각 도 1a 내지 도 4a의 I-I'선에 따른 단면도들이다.
도 5 및 도 6은 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 것으로, 각각 도 2a 및 도 3a의 I-I'선에 따른 단면도들이다.
도 7a 내지 도 9a는 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 평면도들이다.
도 7b 내지 도 9b는 각각 도 7a 내지 도 9a의 I-I'선에 따른 단면도들이다.
도 10a 내지 도 12a는 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 평면도들이다.
도 10b 내지 도 12b는 각각 도 10a 내지 도 12a의 I-I'선에 따른 단면도들이다.
도 13 및 도 14은 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 평면도들이다.
도 15a 내지 도 18a는 본 발명의 실시예들에 따른 자기 기억 소자의 제조방법을 설명하기 위한 평면도들이다.
도 15b 내지 도 18b는 각각 도 15a 내지 도 18a의 I-I'선에 따른 단면도들이다.
도 19a 내지 도 23a는 본 발명의 실시예들에 따른 자기 기억 소자의 제조방법을 설명하기 위한 평면도들이다.
도 19b 내지 도 23b는 각각 도 19a 내지 도 23a의 I-I'선에 따른 단면도들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1a 내지 도 4a는 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 평면도들이다. 도 1b 내지 도 4b는 각각 도 1a 내지 도 4a의 I-I'선에 따른 단면도들이다.
도 1a 및 도 1b를 참조하면, 기판(100) 상에 식각 대상막(TL)이 형성될 수 있다. 상기 기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다. 상기 식각 대상막(TL)은 약 300℃ 이상에서 녹거나 특성이 열화될 수 있는 물질을 포함할 수 있으며, 예를 들어 금속 및 자성 물질 중 적어도 하나를 포함할 수 있다. 상기 식각 대상막(TL)에 대한 구체적인 설명은 후술한다.
상기 식각 대상막(TL) 상에 하드 마스크막(HM)이 형성될 수 있다. 상기 하드 마스크막(HM)은 약 20℃ 내지 약 275℃의 저온에서 물리적 기상 증착 공정(PVD)을 이용해 형성될 수 있다. 상기 물리적 기상 증착 공정은, 예를 들어, 스퍼터링 또는 진공 여과 아크(filtered vacuum arc)를 포함할 수 있다. 상기 하드 마스크막(HM)은, 상기 식각 대상막(TL)에 대해 식각 선택성을 가지며, 저온에서도 쉽게 산화될 수 있는 물질을 포함할 수 있다. 일 예로, 상기 하드 마스크막(HM)은 Al 및 Mg 중 적어도 하나를 포함하는 금속막일 수 있다.
상기 하드 마스크막(HM) 상에 포토레지스트 패턴(PP)이 형성될 수 있다. 구체적으로, 상기 포토레지스트 패턴(PP)은, 포토레지스트막을 상기 하드 마스크막(HM) 상에 형성한 뒤, 이를 노광 및 현상하여 형성될 수 있다. 상기 포토레지스트 패턴(PP)은, 상기 하드 마스크막(HM)의 특정 영역들(RG)을 각각 노출하는 개구부들(OP)을 포함할 수 있다. 즉, 상기 개구부들(OP)을 통해 상기 특정 영역들(RG)의 상면들이 노출될 수 있다. 상기 개구부들(OP)의 평면적 형태는, 원형, 사각형, 다각형, 또는 라인 형태일 수 있으며, 특별히 제한되는 것은 아니다.
도 2a 및 도 2b를 참조하면, 상기 개구부들(OP)을 통해 노출된 상기 특정 영역들(RG)이 산화되어, 상기 특정 영역들(RG)에 산화된 부분들(HMa)이 각각 형성될 수 있다. 구체적으로, 상기 포토레지스트 패턴(PP)을 마스크로 상기 특정 영역들(RG)에만 산화 소스(OX)가 선택적으로 제공될 수 있다. 상기 산화 소스(OX)를 통해, 상기 특정 영역들(RG)의 상부가 산화될 수 있다. 만약 상기 하드 마스크막(HM)이 Al 또는 Mg를 포함하는 경우, 상기 산화된 부분들(HMa)은 각각 AlO 또는 MgO를 포함할 수 있다.
일 예로, 상기 산화 소스(OX)를 제공하는 것은, 산소 이온 주입 공정을 수행하는 것을 포함할 수 있다. 이때, 상기 산화 소스(OX)는 산소(O2) 및/또는 오존(O3)으로부터 형성된 산소 이온들일 수 있다. 상기 산소 이온 주입 공정은 약 20℃ 내지 약 275℃의 저온에서 수행될 수 있다. 상기 산소 이온들은 1.0E14 내지 1.0E16의 임플란트 도우즈(implant dose)로 주입될 수 있다.
다른 예로, 상기 산화 소스(OX)를 제공하는 것은, 플라즈마를 이용한 산화 공정을 수행하는 것을 포함할 수 있다. 이때, 상기 산화 소스(OX)는 산소(O2), 오존(O3) 및 수증기(H2O) 중 적어도 하나의 플라즈마일 수 있다.
상기 산소 이온 주입 공정을 이용한 산화 공정은, 플라즈마를 이용한 산화 공정에 비해 상대적으로 저온에서 수행될 수 있다. 따라서, 상기 식각 대상막(TL)이 금속 또는 자성 물질과 같이 고온에 비교적 민감한 물질인 경우, 상기 산소 이온 주입 공정을 이용할 수 있다.
도 3a 및 도 3b를 참조하면, 먼저 상기 포토레지스트 패턴(PP)이 제거될 수 있다. 이어서, 상기 산화된 부분들(HMa)을 식각 마스크로 상기 하드 마스크막(HM)을 패터닝하여, 하드 마스크 패턴들(HMP)이 형성될 수 있다.
일 예로, 상기 하드 마스크막(HM)을 패터닝 하는 것은, 물리적 스퍼터링 식각을 이용할 수 있다. 상기 산화된 부분들(HMa)은, 산화되지 않은 상기 하드 마스크막(HM)에 비해 물리적인 강도가 더 높을 수 있다. 따라서, 상기 물리적 스퍼터링 식각에 있어서, 상기 산화된 부분들(HMa)은 상기 하드 마스크막(HM)에 대해 식각 선택비를 가질 수 있다. 구체적으로, 상기 물리적 스퍼터링 식각은, 약 20℃ 내지 약 275℃에서 불활성 기체의 이온빔으로 이방성 식각을 수행하는 것을 포함할 수 있다. 상기 불활성 가스를 이온화시켜 플라즈마 상태로 만들고, 상기 불활성 가스의 이온들을 상기 하드 마스크막(HM)에 충돌시켜 이를 패터닝할 수 있다. 상기 불활성 가스는 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 제논(Xe) 및 라돈(Rn) 중에서 선택된 적어도 어느 하나일 수 있다.
다른 예로, 상기 하드 마스크막(HM)을 패터닝 하는 것은, 화학적 식각을 이용할 수 있으며, 구체적으로 반응성 이온 식각 공정(RIE)을 이용할 수 있다. 특정 식각 가스(예를 들어, CF4 및/또는 SiCl4)에 있어서, 상기 산화된 부분들(HMa)은 산화되지 않은 상기 하드 마스크막(HM)에 대해 식각 선택성을 가질 수 있다. 따라서, 상기 반응성 이온 식각 공정을 이용한 이방성 식각을 통해, 상기 하드 마스크막(HM)이 패터닝되어 상기 하드 마스크 패턴들(HMP)이 형성될 수 있다.
상기 물리적 스퍼터링 식각 공정은, 반응성 이온 식각 공정에 비해 상대적으로 저온에서 수행될 수 있다. 따라서, 상기 식각 대상막(TL)이 금속 또는 자성 물질과 같이 고온에 비교적 민감한 물질인 경우, 상기 물리적 스퍼터링 식각 공정을 이용할 수 있다.
도 4a 및 도 4b를 참조하면, 상기 하드 마스크 패턴들(HMP)을 식각 마스크로 상기 식각 대상막(TL)을 식각하여, 목적 패턴들(TP)이 형성될 수 있다. 잔류하는 상기 하드 마스크 패턴들(HMP)은 상기 식각 대상막(TL)의 식각 후에 제거될 수 있다. 상기 식각은 건식 식각일 수 있으며, 이때 사용되는 식각 가스는 상기 식각 대상막(TL)을 이루는 물질에 따라 적절히 선택될 수 있다.
미세 크기의 상기 목적 패턴들(TP)을 형성하기 위해서는, 상기 하드 마스크 패턴들(HMP)이 미세 크기로 패터닝되어야 한다. 본 발명의 실시예들에 따르면, 상기 포토레지스트 패턴(PP)의 상기 개구부(OP)를 통해 상기 하드 마스크막(HM)의 미세 영역을 선택적으로 산화시킬 수 있다. 따라서, 미세 크기의 상기 하드 마스크 패턴들(HMP) 및 이와 중첩되는(superimposed) 미세 크기의 상기 목적 패턴들(TP)을 효과적으로 형성할 수 있다.
나아가, 본 발명의 실시예들에 따른 하드 마스크 패턴들(HMP)의 형성 방법은, 저온 공정(예를 들어, 약 20℃ 내지 약 275℃)에서 구현될 수 있다. 따라서, 상기 하드 마스크 패턴들(HMP)의 아래에 위치하는 상기 식각 대상막(TL) 및/또는 기타 반도체 소자들의 특성 변화를 최소화할 수 있다.
도 5 및 도 6은 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 것으로, 각각 도 2a 및 도 3a의 I-I'선에 따른 단면도들이다. 본 예에서는, 앞서 도 1a 내지 도 4a, 및 도 1b 내지 도 4b를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략한다.
도 2a 및 도 5를 참조하면, 도 1a 및 도 1b의 결과물 상에 산화 소스(OX)를 제공하여, 하드 마스크막(HM)의 특정 영역들(RG)에 산화된 부분들(HMa)이 각각 형성될 수 있다. 이때, 도 2b와는 달리, 상기 산화된 부분들(HMa)은 상기 특정 영역들(RG) 전체에 형성될 수 있다. 즉, 상기 특정 영역들(RG)이 완전히 산화될 때까지, 산소 이온 주입 공정, 또는 플라즈마 산화 공정이 수행될 수 있다. 일 예로, 상기 산화된 부분들(HMa)의 바닥면들은 상기 하드 마스크막(HM)의 바닥면과 공면을 이룰 수 있다.
도 3a 및 도 6을 참조하면, 상기 산화된 부분들(HMa)을 제외하고, 산화되지 않은 나머지 상기 하드 마스크막(HM)을 제거할 수 있다. 상기 하드 마스크막(HM)의 제거는, 상기 산화된 부분들(HMa)과 산화되지 않은 상기 하드 마스크막(HM)간의 식각 선택비를 이용할 수 있다. 이로써, 하드 마스크 패턴들(HMP)이 형성될 수 있다. 이때, 상기 하드 마스크 패턴들(HMP)은, 패터닝 후 잔류하는 상기 산화된 부분들(HMa)일 수 있다.
도 7a 내지 도 9a는 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 평면도들이다. 도 7b 내지 도 9b는 각각 도 7a 내지 도 9a의 I-I'선에 따른 단면도들이다. 본 예에서는, 앞서 도 1a 내지 도 4a, 및 도 1b 내지 도 4b를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략한다.
도 7a 및 도 7b를 참조하면, 포토레지스트 패턴(PP)의 개구부들(OP)의 일부를 채우는 스페이서들(SP)이 형성될 수 있다. 구체적으로 상기 스페이서들(SP)을 형성하는 것은, 상기 포토레지스트 패턴(PP)을 덮는 스페이서막을 콘포멀하게 형성하는 것, 및 상기 스페이서막을 이방성 식각하여 상기 개구부들(OP)의 내측벽들을 덮는 스페이서들(SP)을 형성하는 것을 포함할 수 있다. 도 1b와 같이, 상기 스페이서들(SP)이 형성되기 전의 상기 개구부들(OP)의 폭은 제1 길이(L1)일 수 있다. 상기 스페이서들(SP)이 형성된 후 상기 개구부들(OP)의 폭은 제2 길이(L2)일 수 있다. 이때, 상기 제2 길이(L2)는 상기 제1 길이(L1)보다 작을 수 있다. 상기 포토레지스트 패턴들(PP) 및 상기 스페이서들(SP)에 의해, 하드 마스크막(HM)의 특정 영역들(RG)이 노출될 수 있다.
도 8a 및 도 8b를 참조하면, 상기 개구부들(OP)을 통해 노출된 상기 특정 영역들(RG)이 선택적으로 산화되어, 상기 특정 영역들(RG)에 산화된 부분들(HMa)이 각각 형성될 수 있다. 상기 특정 영역들(RG)을 산화시키는 것은, 산소 이온 주입 공정, 또는 플라즈마 산화 공정을 이용해 산화 소스(OX)를 제공하는 것을 포함할 수 있다. 이때, 도 2b와는 달리, 상기 스페이서들(SP)에 의해 상기 산화된 부분들(HMa)의 폭은 더 작게 형성될 수 있다.
도 9a 및 도 9b를 참조하면, 상기 산화된 부분들(HMa)을 식각 마스크로 상기 하드 마스크막(HM)을 패터닝하여, 하드 마스크 패턴들(HMP)이 형성될 수 있다. 상기 하드 마스크 패턴들(HMP)을 형성하는 것은, 물리적 스퍼터링 식각, 또는 반응성 이온 식각 공정을 이용할 수 있다. 본 실시예에 따르면, 상기 포토레지스트 패턴(PP)에 스페이서들(SP)을 추가로 형성함으로써, 미세 크기의 하드 마스크 패턴들(HMP)을 효과적으로 형성할 수 있다.
도 10a 내지 도 12a는 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 평면도들이다. 도 10b 내지 도 12b는 각각 도 10a 내지 도 12a의 I-I'선에 따른 단면도들이다. 본 예에서는, 앞서 도 1a 내지 도 4a, 및 도 1b 내지 도 4b를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략한다.
도 10a 및 도 10b를 참조하면, 하드 마스크막(HM) 상에 제1 개구부들(OP1)을 갖는 제1 포토레지스트 패턴(PP1)이 형성될 수 있다. 상기 제1 개구부들(OP1)은 상기 하드 마스크막(HM)의 제1 특정 영역들(RG1)을 노출할 수 있다. 상기 제1 개구부들(OP1)을 통해 노출된 상기 제1 특정 영역들(RG1)이 선택적으로 산화되어, 상기 제1 특정 영역들(RG1)에 산화된 부분들(HMa)이 각각 형성될 수 있다.
도 11a 및 도 11b를 참조하면, 상기 제1 포토레지스트 패턴(PP1) 상에 몰드막(ML)이 형성될 수 있다. 상기 몰드막(ML)은 상기 제1 특정 영역들(RG1)의 상기 산화된 부분들(HMa)을 덮을 수 있다. 일 예로, 상기 몰드막(ML)은 비정질 탄소막(ACL), SOH 및 SOD 중 적어도 하나로 형성될 수 있다.
상기 몰드막(ML) 상에 제2 개구부들(OP2)을 갖는 제2 포토레지스트 패턴(PP2)이 형성될 수 있다. 상기 제2 개구부들(OP2)은 상기 몰드막(ML)의 상면의 일부를 노출할 수 있다. 상기 제2 개구부들(OP2)은 상기 하드 마스크막(HM)의 제2 특정 영역들(RG2)과 수직적으로 중첩될 수 있다.
도 12a 및 도 12b를 참조하면, 상기 제2 포토레지스트 패턴(PP2)을 식각 마스크로 상기 몰드막(ML)을 식각하여, 상기 제2 특정 영역들(RG2)이 노출될 수 있다. 상기 제2 개구부들(OP2)을 통해 노출된 상기 제2 특정 영역들(RG2)이 선택적으로 산화되어, 상기 제2 특정 영역들(RG2)에 산화된 부분들(HMa)이 각각 형성될 수 있다.
도 3a 및 도 3b를 다시 참조하면, 상기 제1 및 제2 포토레지스트 패턴들(PP1, PP2) 및 상기 몰드막(ML)이 제거될 수 있다. 이어서, 상기 산화된 부분들(HMa)을 식각 마스크로 상기 하드 마스크막(HM)을 패터닝하여, 하드 마스크 패턴들(HMP)이 형성될 수 있다.
상기 하드 마스크 패턴들(HMP) 간의 거리가 미세한 경우, 노광 공정의 한계로 인해 하나의 포토 마스크를 통한 하나의 포토레지스트 패턴으로 상기 하드 마스크 패턴들(HMP)을 구현하기 어려울 수 있다. 본 실시예에 따르면, 상기 제1 및 제2 포토레지스트 패턴들(PP1, PP2)을 서로 다른 포토 마스크들로 구현할 수 있다. 이로써, 미세한 간격으로 배치된 상기 하드 마스크 패턴들(HMP)을 형성할 수 있다.
도 13 및 도 14은 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법을 나타내는 평면도들이다. 본 예에서는, 앞서 도 1a 내지 도 4a, 및 도 1b 내지 도 4b를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략한다.
도 13 및 도 1b를 참조하면, 하드 마스크막(HM) 상에 개구부들(OP)을 갖는 포토레지스트 패턴(PP)이 형성될 수 있다. 이때, 상기 개구부들(OP)의 평면적 형태는 라인 형태일 수 있다.
도 14 및 도 3b를 참조하면, 상기 개구부들(OP)을 통해 노출된 상기 하드 마스크막(HM)의 특정 영역들(RG)이 선택적으로 산화되어, 상기 특정 영역들(RG)에 산화된 부분들(HMa)이 각각 형성될 수 있다. 이어서, 상기 산화된 부분들(HMa)을 식각 마스크로 상기 하드 마스크막(HM)을 패터닝하여, 하드 마스크 패턴들(HMP)이 형성될 수 있다. 상기 하드 마스크 패턴들(HMP)의 평면적 형태는 상기 개구부들(OP)의 평면적 형태에 대응할 수 있다.
상술된 본 발명의 실시예들에 따른 하드 마스크 패턴의 형성 방법은, 다양한 반도체 소자들의 식각 공정에 있어서 식각 마스크로 적용될 수 있다. 이하, 본 발명의 구체적인 실시예들에 따른 반도체 소자의 제조 방법을 설명한다.
도 15a 내지 도 18a는 본 발명의 실시예들에 따른 자기 기억 소자의 제조방법을 설명하기 위한 평면도들이다. 도 15b 내지 도 18b는 각각 도 15a 내지 도 18a의 I-I'선에 따른 단면도들이다.
도 15a 및 도 15b를 참조하면, 기판(100) 상에 선택 소자들이 형성될 수 있다. 상기 선택 소자들은 트랜지스터들일 수 있다. 상기 트랜지스터들은 상기 기판(100) 상의 셀 게이트 전극들(CG)을 포함할 수 있다. 상기 셀 게이트 전극들(CG)은 제1 방향(D1)을 따라 서로 이격되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되도록 형성될 수 있다. 셀 게이트 유전막들(101c)이 상기 셀 게이트 전극들(CG)과 상기 기판(100) 사이에 각각 형성될 수 있다.
격리 게이트 전극들(IG)이 한 쌍의 셀 게이트 전극들(CG)을 사이에 두고 서로 이격되어 형성될 수 있다. 상기 격리 게이트 전극들(IG)도 상기 제1 방향(D1)을 따라 서로 이격될 수 있고, 상기 제2 방향(D2)으로 연장될 수 있다. 격리 게이트 유전막들(101i)이 상기 격리 게이트 전극들(IG)과 상기 기판(100) 사이에 각각 형성될 수 있다.
구체적으로, 상기 셀 및 격리 게이트 전극들(CG, IG)을 형성하는 것은, 게이트 리세스 영역들을 형성하는 것을 포함할 수 있다. 상기 게이트 리세스 영역들은, 상기 기판(100) 내에 상기 제1 방향(D1)을 따라 서로 이격되고 상기 제2 방향(D2)으로 연장되도록 형성될 수 있다. 이어서, 상기 게이트 리세스 영역들을 채우는 상기 셀 및 격리 게이트 유전막들(101c, 101i) 및 상기 셀 및 격리 게이트 전극들(CG, IG)이 형성될 수 있다.
게이트 캐핑 패턴들(104)이 상기 셀 및 격리 게이트 전극들(CG, IG) 상에 각각 형성될 수 있다. 상기 게이트 캐핑 패턴들(104)은 상기 게이트 리세스 영역들의 남은 공간을 모두 채울 수 있다. 평탄화 공정에 의해, 상기 게이트 캐핑 패턴들(104)의 각각의 상면은 상기 기판(100)의 상면과 실질적으로 공면을 이루도록 형성될 수 있다.
상기 셀 게이트 전극들(CG)은, 일 예로, 도펀트로 도핑된 반도체 물질(ex, 도핑된 실리콘 등), 금속(ex, 텅스텐, 알루미늄, 티타늄 및/또는 탄탈륨), 도전성 금속 질화물(ex, 티타늄 질화물, 탄탈륨 질화물 및/또는 텅스텐 질화물) 및 금속-반도체 화합물(ex, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다. 상기 격리 게이트 전극들(IG)은 상기 셀 게이트 전극들(CG)과 동일한 물질을 포함할 수 있다. 상기 셀 게이트 유전막들(101c) 및 상기 격리 게이트 유전막들(101i)은, 일 예로, 산화물(ex, 실리콘 산화물), 질화물(ex, 실리콘 질화물), 산화질화물(ex, 실리콘 산화질화물), 및/또는 고유전물(ex, 하프늄 산화물, 알루미늄 산화물 등과 같은 절연성 금속 산화물)을 포함할 수 있다. 상기 게이트 캐핑 패턴들(104)은, 일 예로, 산화물(ex, 실리콘 산화물), 질화물(ex, 실리콘 질화물) 및/또는 산화질화물(ex, 실리콘 산화질화물)을 포함할 수 있다.
제1 및 제2 불순물 영역들(102a, 102b)이 상기 셀 게이트 전극들(CG)의 각각의 양 측에 형성될 수 있다. 상기 제1 및 제2 불순물 영역들(102a, 102b)은 상기 기판(100)의 도전형과 다른 도전형의 도펀트들로 도핑될 수 있다.
한 쌍의 상기 셀 게이트 전극들(CG) 사이의 상기 기판(100) 상에 소스 라인(SL)이 형성될 수 있다. 상기 소스 라인(SL)은 한 쌍의 상기 셀 게이트 전극들(CG) 사이의 상기 제1 불순물 영역(102a)에 전기적으로 접속되도록 형성될 수 있다. 상기 소스 라인(SL)은 도펀트로 도핑된 반도체 물질(ex, 도핑된 실리콘 등), 금속(ex, 텅스텐, 알루미늄, 티타늄 및/또는 탄탈륨), 도전성 금속 질화물(ex, 티타늄 질화물, 탄탈륨 질화물 및/또는 텅스텐 질화물) 및 금속-반도체 화합물(ex, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
상기 기판(100) 상에 상기 셀 및 격리 게이트 전극들(CG, IG), 및 상기 소스 라인(SL)을 덮는 제1 층간 절연막(106)이 형성될 수 있다. 상기 제1 층간 절연막(106)을 관통하여 상기 제2 불순물 영역들(102b)에 접속되는 콘택들(110)이 형성될 수 있다. 일 예로, 상기 제1 층간 절연막(106)은 실리콘 산화막일 수 있고, 화학 기상 증착(Chemical Vapor Deposition)으로 형성될 수 있다. 상기 콘택들(110)은, 상기 소스 라인(SL)이 제공되지 않은 상기 제2 불순물 영역들(102b)에 접속되도록 형성될 수 있다. 상기 콘택들(110)은 금속, 도전성 금속 질화물, 도핑된 반도체 물질 중 적어도 하나를 포함할 수 있다.
상기 제1 층간 절연막(106) 상에 매립 절연층(114)이 형성될 수 있고, 상기 매립 절연층(114)을 관통하여 상기 콘택들(110)에 각각 연결되는 도전 패드들(112)이 형성될 수 있다. 일 예로, 상기 매립 절연층(114)은 실리콘 질화물을 포함할 수 있고, 화학 기상 증착(Chemical Vapor Deposition)으로 형성될 수 있다. 상기 도전 패드들(112)은 금속, 도전성 금속 질화물, 도핑된 반도체 물질 중 적어도 하나를 포함할 수 있다. 평탄화 공정에 의해, 상기 도전 패드들(112)의 각각의 상면은 상기 매립 절연층(114)의 상면과 실질적으로 공면을 이루도록 형성될 수 있다.
상기 도전 패드들(112) 및 상기 매립 절연층(114) 상에 식각 대상막(TL)이 형성될 수 있다. 상기 식각 대상막(TL)을 형성하는 것은, 하부 전극막(BEa), 제1 자성막(MS1a), 터널 배리어막(TBRa), 제2 자성막(MS2a), 및 상부 전극막(TEa)을 순차적으로 형성하는 것을 포함할 수 있다. 상기 하부 전극막(BEa) 및 상기 상부 전극막(TEa)은 금속, 도전성 금속 질화물, 및 도핑된 반도체 물질 중 적어도 하나를 포함할 수 있다.
상기 제1 자성막(MS1a)을 형성하기 전에, 상기 하부 전극막(BEa) 상에 시드층(미도시)이 형성될 수 있다. 상기 제1 자성막(MS1a)은 상기 시드층을 시드로 사용하여 형성될 수 있다. 상기 시드층, 상기 제1 자성막(MS1a), 및 상기 제2 자성막(MS2a)은 각각 물리 기상 증착 공정, 화학 기상 증착 공정, 또는 원자층 증착 공정으로 형성될 수 있다.
상기 제1 자성막(MS1a) 및 상기 제2 자성막(MS2a) 중 적어도 하나는 고정 자성막일 수 있다. 일 예로, 상기 고정 자성막은 a) 터븀(Tb)의 함량비가 10% 이상인 코발트철터븀(CoFeTb), b) 가돌리늄(Gd)의 함량비가 10% 이상인 코발트철가돌리늄(CoFeGd), c) 코발트철디스프로슘(CoFeDy), d) L10 구조의 FePt, e) L10 구조의 FePd, f) L10 구조의 CoPd, g) L10 구조의 CoPt, h) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, i) 상술한 a) 내지 h)의 물질들 중의 적어도 하나로 이루어진 합금을 포함할 수 있다. 또는, 상기 고정 자성막은 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조일 수 있다. 상기 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조는, 일 예로, (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수)의 구조일 수 있다.
상기 제1 자성막(MS1a) 및 상기 제2 자성막(MS2a) 중 나머지 하나는 자유 자성막일 수 있다. 상기 자유 자성막은 반강자성 물질(anti-ferromagnetic material)을 포함하는 층과 강자성 물질(ferromagnetic material)을 포함하는 층을 포함할 수 있다. 상기 반강자성 물질을 포함하는 층은 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 및 Cr 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 반강자성 물질을 포함하는 층은 희유 금속(precious metal) 중 선택된 적어도 하나를 포함할 수 있다. 상기 희유 금속은 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au) 또는 은(Ag)을 포함할 수 있다. 상기 강자성 물질을 포함하는 층은 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 적어도 하나를 포함할 수 있다.
상기 터널 배리어막(TBRa)은 금속을 증착한 뒤 산화시키거나, 또는 금속 산화물을 타켓으로 사용하는 스퍼터링 공정으로 증착하여 형성될 수 있다. 상기 타켓은 정교하게 제어된 화학량론(stoichiometry)를 갖는 터널 배리어 물질을 포함할 수 있다. 상기 터널 배리어막(TBRa)은 산화마그네슘(MgO) 및/또는 산화알루미늄(AlO)을 포함할 수 있다. 일 예로, 상기 터널 배리어막(TBRa)은 염화나트륨 결정 구조를 갖는 산화마그네슘(MgO)으로 형성될 수 있다.
도 16a 및 도 16b를 참조하면, 상기 상부 전극막(TEa) 상에 하드 마스크막(HM)이 형성될 수 있다. 상기 하드 마스크막(HM)은 약 20℃ 내지 약 275℃의 저온에서 물리적 기상 증착 공정(PVD)을 이용해 형성될 수 있다. 이어서, 상기 하드 마스크막(HM) 상에 개구부들(OP)을 갖는 포토레지스트 패턴(PP)이 형성될 수 있다. 상기 개구부들(OP)은, 평면적 관점에서, 상기 도전 패드들(112)과 중첩되도록 형성될 수 있다.
도 17a 및 도 17b를 참조하면, 상기 포토레지스트 패턴(PP)을 마스크로 상기 하드 마스크막(HM)의 특정 영역들이 산화되어, 상기 하드 마스크막(HM)의 상부에 산화된 부분들(HMa)이 형성될 수 있다. 상기 산화된 부분들(HMa)은 약 20℃ 내지 약 275℃의 산소 이온 주입 공정 통해 형성될 수 있다. 이어서, 상기 산화된 부분들(HMa)을 식각 마스크로 상기 하드 마스크막(HM)을 패터닝하여, 하드 마스크 패턴들(HMP)이 형성될 수 있다. 상기 하드 마스크막(HM)을 패터닝 하는 것은, 약 20℃ 내지 약 275℃에서 물리적 스퍼터링 식각을 이용할 수 있다.
앞서 도 1a 내지 도 4a, 및 도 1b 내지 도 4b를 참조하여 설명한 것과 같이, 상기 하드 마스크 패턴들(HMP)은 약 20℃ 내지 약 275℃의 저온에서 형성될 수 있으므로, 고온에 민감한 상기 제1 및 제2 자성막들(MS1a, MS2a)의 특성 저하를 방지할 수 있다.
나아가, 본 실시예에서 상기 하드 마스크 패턴들(HMP)을 형성하는 방법으로 앞서 도 1a 내지 도 4a, 및 도 1b 내지 도 4b에서 설명한 방법을 예시하였다. 그러나, 상기 하드 마스크 패턴들(HMP)은, 앞서 도 5 내지 도 12b에서 설명한 방법들을 이용하여 형성될 수도 있다.
도 18a 및 도 18b를 참조하면, 상기 하드 마스크 패턴들(HMP)을 식각 마스크로 상기 상부 전극막(TEa), 상기 제2 자성막(MS2a), 상기 터널 배리어막(TBRa), 상기 제1 자성막(MS1a), 및 상기 하부 전극막(BEa)을 패터닝하여, 상부 전극들(TE), 자기터널접합들(MTJ), 및 하부 전극들(BE)이 형성될 수 있다. 상기 식각 대상막(TL)의 패터닝은, 일 예로, 이온 빔 식각 공정 또는 건식 식각 공정을 이용할 수 있다.
상기 자기터널접합들(MTJ)은 상기 하부 전극들(BE)에 각각 접속하는 제1 자성 구조체들(MS1), 상기 상부 전극들(TE)에 각각 접속하는 제2 자성 구조체들(MS2), 및 상기 제1 자성 구조체들(MS1)과 상기 제2 자성 구조체들(MS2) 사이에 배치되는 터널 배리어 패턴들(TBR)을 포함할 수 있다. 상기 자기터널접합들(MTJ)은, 평면적 관점에서, 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 서로 이격되어 배열될 수 있다. 상기 자기터널접합들(MTJ)은 상기 도전 패드들(112)과 수직적으로 중첩되도록 형성될 수 있다.
상기 자기터널접합들(MTJ)이 형성된 후, 상기 자기터널접합들(MTJ) 상에 캐핑막(120)이 형성될 수 있다. 상기 캐핑막(120)은 상기 자기터널접합들(MTJ) 및 상기 하부 전극들(BE)의 측벽들 및 상기 매립 절연층(114)의 상면을 덮도록 형성될 수 있다. 상기 캐핑막(120)은 금속 산화막일 수 있고, 화학 기상 증착 공정을 수행하여 형성될 수 있다.
상기 캐핑막(120) 상에 제2 층간 절연막(130)이 형성될 수 있다. 상기 제2 층간 절연막(130)은, 일 예로 실리콘 산화막일 수 있다. 상기 제2 층간 절연막(130) 상에 비트 라인들(BL)이 형성될 수 있다. 상기 비트 라인들(BL)은, 평면적 관점에서, 상기 제2 방향(D2)을 따라 서로 이격되고, 상기 제1 방향(D1)으로 연장될 수 있다. 상기 비트 라인들(BL)의 각각은, 상기 제1 방향(D1)을 따라 서로 이격된 복수개의 상기 상부 전극들(TE)에 접속될 수 있다. 상기 비트 라인들(BL)은 일 예로, 금속 및 도전성 금속 질화물 중 적어도 하나를 포함할 수 있다.
도 19a 내지 도 23a는 본 발명의 실시예들에 따른 자기 기억 소자의 제조방법을 설명하기 위한 평면도들이다. 도 19b 내지 도 23b는 각각 도 19a 내지 도 23a의 I-I'선에 따른 단면도들이다.
도 19a 및 도 19b를 참조하면, 기판(200) 내에 활성 패턴(AP)을 정의하는 소자 분리 패턴(204)이 형성될 수 있다(도 22a 참조). 상기 기판(200)은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다. 상기 소자 분리 패턴(204)은 STI(Shallow Trench Isolation) 방법으로 형성될 수 있다. 일 예로, 상기 소자 분리 패턴(204)은 상기 기판(200) 내에 트렌치를 형성하고, 상기 트렌치 내에 실리콘 산화막 같은 절연 물질을 채워 형성될 수 있다.
상기 활성 패턴(AP)은 상기 소자 분리 패턴(204)에 의하여 둘러싸인 상기 기판(200)의 일부분에 해당할 수 있다. 상기 활성 패턴(AP)은 상기 기판(200)의 상면에 평행한 제2 방향(D2)으로 연장된 라인 형태(line shape) 또는 바 형태(bar shape)를 가질 수 있다. 하나의 활성 패턴(AP)만 도시되었지만, 상기 활성 패턴(AP)은 복수 개로 제공될 수 있다. 복수의 활성 패턴들(AP)은 상기 제2 방향(D2)과 교차하는 제1 방향(D1)을 따라 배열될 수 있다. 상기 활성 패턴(AP)은 제1 도전형의 도펀트로 도핑될 수 있다.
상기 기판(200) 상에 식각 대상막(TL)이 형성될 수 있다. 상기 식각 대상막(TL)을 형성하는 것은, 유전막(234), 도전막(230), 및 캡핑막(240)을 순차적으로 형성하는 것을 포함할 수 있다.
상기 유전막(234)은 저유전율 물질 또는 고유전율 물질을 포함할 수 있다. 일 예로, 저유전율 물질은 실리콘 산화막을 포함할 수 있다. 고유전율 물질은 하프늄 산화물, 하프늄 실리콘 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스칸듐 탄탈 산화물, 납 아연 니오브산염 또는 이들의 조합을 포함할 수 있다.
상기 도전막(230)은 폴리 실리콘, 금속 질화물(예를 들면, 티타늄 질화물 또는 탄탈늄 질화물), 금속 물질(예를 들면, 티타늄, 탄탈늄, 텅스텐, 구리 또는 알루미늄), 또는 이들의 조합을 포함할 수 있다. 상기 폴리 실리콘은 불순물로 도핑된 폴리 실리콘일 수 있다.
일 예로, 상기 캡핑막(240)은 실리콘 질화물 또는 실리콘 산화질화물을 포함할 수 있다. 다른 예로, 상기 캡핑막(240)은 생략될 수 있다.
도 20a 및 도 20b를 참조하면, 상기 식각 대상막(TL) 상에 하드 마스크막(HM)이 형성될 수 있다. 상기 하드 마스크막(HM)은 약 20℃ 내지 약 275℃의 저온에서 물리적 기상 증착 공정(PVD)을 이용해 형성될 수 있다. 이어서, 상기 하드 마스크막(HM) 상에 개구부들(OP)을 갖는 포토레지스트 패턴(PP)이 형성될 수 있다. 상기 개구부들(OP)은, 평면적 관점에서, 상기 활성 패턴(AP)을 가로지르며 상기 제1 방향(D1)으로 연장되는 라인 형태(line shape) 또는 바 형태(bar shape)로 형성될 수 있다.
도 21a 및 도 21b를 참조하면, 상기 포토레지스트 패턴(PP)을 마스크로 상기 하드 마스크막(HM)의 특정 영역들이 산화되어, 상기 하드 마스크막(HM)의 상부에 산화된 부분들(HMa)이 형성될 수 있다. 상기 산화된 부분들(HMa)은 약 20℃ 내지 약 275℃의 산소 이온 주입 공정 통해 형성될 수 있다. 이어서, 상기 산화된 부분들(HMa)을 식각 마스크로 상기 하드 마스크막(HM)을 패터닝하여, 하드 마스크 패턴들(HMP)이 형성될 수 있다. 상기 하드 마스크막(HM)을 패터닝 하는 것은, 약 20℃ 내지 약 275℃에서 물리적 스퍼터링 식각을 이용할 수 있다.
앞서 도 1a 내지 도 4a, 및 도 1b 내지 도 4b를 참조하여 설명한 것과 같이, 상기 하드 마스크 패턴들(HMP)은 약 20℃ 내지 약 275℃의 저온에서 형성될 수 있으므로, 녹는점이 낮은 금속 물질을 포함하는 상기 도전막(230)의 손상을 방지할 수 있다.
나아가, 본 실시예에서 상기 하드 마스크 패턴들(HMP)을 형성하는 방법으로 앞서 도 1a 내지 도 4a, 및 도 1b 내지 도 4b에서 설명한 방법을 예시하였다. 그러나, 상기 하드 마스크 패턴들(HMP)은, 앞서 도 5 내지 도 12b에서 설명한 방법들을 이용하여 형성될 수도 있다.
도 22a 및 도 22b를 참조하면, 상기 하드 마스크 패턴들(HMP)을 식각 마스크로 상기 캡핑막(240), 상기 도전막(230) 및 상기 유전막(234)을 패터닝하여, 캡핑 패턴들(245) 및 게이트 구조체들(GS)이 형성될 수 있다. 상기 캡핑 패턴들(245)은 상기 게이트 구조체들(GS)의 상면들을 각각 덮을 수 있다. 각각의 상기 게이트 구조체들(GS)은 게이트 전극(235) 및 유전막(234)을 포함할 수 있다. 각각의 상기 게이트 구조체들(GS) 및 상기 캡핑 패턴들(245)의 양 측벽들 상에 한 쌍의 게이트 스페이서들(225)이 형성될 수 있다.
도 23a 및 도 23b를 참조하면, 상기 게이트 구조체들(GS)의 양 측의 상기 활성 패턴(AP) 내에 소스/드레인 영역들(214)이 형성될 수 있다. 일 예로, 상기 소스/드레인 영역들(214)은 상기 캡핑 패턴들(245) 및 상기 게이트 스페이서들(225)을 마스크로 상기 활성 패턴(AP)에 불순물을 주입하여 형성될 수 있다. 다른 예로, 상기 소스/드레인 영역들(214)은 상기 캡핑 패턴들(245) 및 상기 게이트 스페이서들(225)을 마스크로 상기 활성 패턴(AP) 내에 리세스 영역들을 형성하고, 상기 리세스 영역들 내에 에피택시얼 패턴들을 성장시킬 수 있다. 상기 에피택시얼 패턴들에 불순물을 주입하여, 상기 소스/드레인 영역들(214)이 형성될 수 있다. 추가적으로, 상기 소스/드레인 영역들(214) 상에 실리사이드층들(216)이 형성될 수 있다.
이어서, 상기 기판(200)의 전면 상에, 상기 소스/드레인 영역들(214)을 덮는 제1 층간 절연막이 형성될 수 있다. 상기 캡핑 패턴들(245)의 상면들이 노출될 때까지 상기 제1 층간 절연막을 평탄화할 수 있다. 상기 제1 층간 절연막 상에 제2 층간 절연막(255)이 형성될 수 있다. 상기 제2 층간 절연막(255) 및 상기 제1 층간 절연막을 관통하여 상기 실리사이드층들(216)에 접속되는 콘택들(265)이 형성될 수 있다.

Claims (20)

  1. 기판 상의 식각 대상막 상에 하드 마스크막을 형성하는 것;
    상기 하드 마스크막 상에 개구부를 갖는 포토레지스트 패턴을 형성하는 것, 상기 개구부는 상기 하드 마스크막의 일 영역을 노출하고;
    상기 포토레지스트 패턴을 마스크로 상기 일 영역 상에 산소 이온 주입을 수행하여, 상기 일 영역에 산화된 부분을 형성하는 것; 및
    상기 산화된 부분을 식각 마스크로 상기 하드 마스크막을 패터닝하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  2. 제1항에 있어서,
    상기 하드 마스크막은, Al 및 Mg 중 적어도 하나를 포함하는 하드 마스크 패턴의 형성 방법.
  3. 제1항에 있어서,
    상기 하드 마스크막은 금속을 포함하고,
    상기 하드 마스크막을 형성하는 것은, 20℃ 내지 275℃에서 물리적 기상 증착 공정(PVD)을 이용하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  4. 제1항에 있어서,
    상기 식각 대상막 및 상기 하드 마스크막 사이에 버퍼층을 형성하는 것을 더 포함하는 하드 마스크 패턴의 형성 방법.
  5. 제1항에 있어서,
    상기 산화된 부분의 바닥면은 상기 하드 마스크막의 바닥면과 공면을 이루는 하드 마스크 패턴의 형성 방법.
  6. 제1항에 있어서,
    상기 산소 이온 주입은 20℃ 내지 275℃에서 수행되는 하드 마스크 패턴의 형성 방법.
  7. 제1항에 있어서,
    상기 산소 이온 주입의 임플란트 도우즈(implant dose)는 1.0E14 내지 1.0E16인 하드 마스크 패턴의 형성 방법.
  8. 제1항에 있어서,
    상기 하드 마스크막을 패터닝하는 것은, 20℃ 내지 275℃에서 물리적 스퍼터링 식각을 이용하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  9. 제1항에 있어서,
    상기 개구부의 내측벽 상에 스페이서를 형성하는 것을 더 포함하되,
    상기 산화된 부분을 형성하는 것은, 상기 스페이서를 추가적인 마스크로 이용하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  10. 기판 상의 식각 대상막 상에 하드 마스크막을 형성하는 것;
    상기 하드 마스크막 상에 개구부를 갖는 포토레지스트 패턴을 형성하는 것, 상기 개구부는 상기 하드 마스크막의 일 영역을 노출하고;
    상기 포토레지스트 패턴을 마스크로 상기 일 영역을 산화시켜, 상기 일 영역에 산화된 부분을 형성하는 것; 및
    상기 산화된 부분을 식각 마스크로 물리적 스퍼터링 식각을 이용해 상기 하드 마스크막을 패터닝하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  11. 제10항에 있어서,
    상기 하드 마스크막은 Al 및 Mg 중 적어도 하나를 포함하는 금속막이며,
    상기 하드 마스크막을 형성하는 것은, 20℃ 내지 275℃에서 물리적 기상 증착 공정(PVD)을 이용하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  12. 제10항에 있어서,
    상기 산화된 부분을 형성하는 것은, 20℃ 내지 275℃에서 산소 이온 주입을 이용하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  13. 제10항에 있어서,
    상기 하드 마스크막을 패터닝하는 것은, 20℃ 내지 275℃에서 불활성 기체의 이온빔으로 이방성 식각을 수행하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  14. 기판 상의 식각 대상막 상에 하드 마스크막을 형성하는 것;
    상기 하드 마스크막 상에 제1 개구부를 갖는 제1 포토레지스트 패턴을 형성하는 것, 상기 제1 개구부는 상기 하드 마스크막의 제1 영역을 노출하고;
    상기 제1 포토레지스트 패턴을 마스크로 상기 제1 영역을 산화시켜, 상기 제1 영역에 산화된 부분을 형성하는 것; 및
    상기 하드 마스크막 상에 제2 개구부를 갖는 제2 포토레지스트 패턴을 형성하는 것, 상기 제2 개구부는 상기 하드 마스크막의 제2 영역을 노출하고;
    상기 제2 포토레지스트 패턴을 마스크로 상기 제2 영역을 산화시켜, 상기 제2 영역에 산화된 부분을 형성하는 것; 및
    상기 산화된 부분들을 식각 마스크로 상기 하드 마스크막을 패터닝하는 것을 포함하되,
    상기 제1 및 제2 포토레지스트 패턴들은 서로 다른 포토 마스크들로 형성되는 하드 마스크 패턴의 형성 방법.
  15. 제14항에 있어서,
    상기 제2 포토레지스트 패턴 및 상기 하드 마스크막 사이에 상기 제1 영역의 상기 산화된 부분을 덮는 몰드막을 형성하는 것;
    상기 제2 포토레지스트 패턴을 식각 마스크로 상기 몰드막을 식각하여, 상기 제2 영역을 노출하는 것을 더 포함하는 하드 마스크 패턴의 형성 방법.
  16. 제14항에 있어서,
    상기 제1 영역의 상기 산화된 부분을 형성하는 것은, 상기 제2 포토레지스트 패턴이 형성되기 전에 수행되는 하드 마스크 패턴의 형성 방법.
  17. 제14항에 있어서,
    상기 산화된 부분들을 형성하는 것은, 20℃ 내지 275℃에서 산소 이온 주입을 이용하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  18. 제14항에 있어서,
    상기 하드 마스크막을 패터닝 하는 것은,
    상기 제1 및 제2 영역들의 상기 산화된 부분들을 동시에 식각 마스크로 하여, 20℃ 내지 275℃에서 물리적 스퍼터링 식각을 이용하는 것을 포함하는 하드 마스크 패턴의 형성 방법.
  19. 기판 상에, 금속 및 자성 물질 중 적어도 하나를 포함하는 식각 대상막을 형성하는 것;
    상기 식각 대상막 상에 20℃ 내지 275℃에서 하드 마스크 패턴을 형성하는 것; 및
    상기 하드 마스크 패턴을 식각 마스크로 상기 식각 대상막을 식각하여, 목적 패턴을 형성하는 것을 포함하되,
    상기 하드 마스크 패턴을 형성하는 것은:
    상기 식각 대상막 상에 하드 마스크막을 형성하는 것;
    상기 하드 마스크막 상에 포토레지스트 패턴을 형성하는 것;
    상기 포토레지스트 패턴을 마스크로 상기 하드 마스크막 상부에 산화된 부분을 형성하는 것; 및
    상기 산화된 부분을 식각 마스크로 상기 하드 마스크막을 패터닝하는 것을 포함하는 반도체 소자의 제조 방법.
  20. 제19항에 있어서,
    상기 식각 대상막을 형성하는 것은, 자유 자성층, 고정 자성층, 및 상기 자유 및 고정 자성층들 사이에 개재된 터널 배리어층을 형성하는 것을 포함하고,
    상기 목적 패턴을 형성하는 것은, 상기 하드 마스크 패턴을 식각 마스크로 상기 자유 자성층, 상기 고정 자성층, 및 상기 터널 배리어층을 식각하여, 자기터널접합(MTJ) 패턴을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
KR1020150111195A 2015-08-06 2015-08-06 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 KR102435855B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150111195A KR102435855B1 (ko) 2015-08-06 2015-08-06 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US15/179,971 US9793472B2 (en) 2015-08-06 2016-06-10 Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same
US15/704,963 US10103323B2 (en) 2015-08-06 2017-09-14 Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150111195A KR102435855B1 (ko) 2015-08-06 2015-08-06 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170018191A KR20170018191A (ko) 2017-02-16
KR102435855B1 true KR102435855B1 (ko) 2022-08-25

Family

ID=58052696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150111195A KR102435855B1 (ko) 2015-08-06 2015-08-06 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (2) US9793472B2 (ko)
KR (1) KR102435855B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102338319B1 (ko) * 2015-09-25 2021-12-13 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US9508664B1 (en) 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
KR102518230B1 (ko) * 2016-08-08 2023-04-06 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10332986B2 (en) * 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
KR102648392B1 (ko) * 2017-01-26 2024-03-18 삼성전자주식회사 반도체 소자
US10331999B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. Memory subsystem in CNN based digital IC for artificial intelligence
US10331368B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. MLC based magnetic random access memory used in CNN based digital IC for AI
US10331367B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. Embedded memory subsystems for a CNN based processing unit and methods of making
US10230045B2 (en) 2017-04-21 2019-03-12 Gyrfalcon Technology Inc. Process of fabricating embedded spin transfer torque memory for cellular neural network based processing unit
CN110098321B (zh) * 2018-01-30 2023-07-04 上海磁宇信息科技有限公司 一种制备磁性随机存储器导电硬掩模的方法
US10971681B2 (en) * 2018-12-05 2021-04-06 Spin Memory, Inc. Method for manufacturing a data recording system utilizing heterogeneous magnetic tunnel junction types in a single chip
US11217744B2 (en) * 2019-12-10 2022-01-04 HeFeChip Corporation Limited Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002510142A (ja) 1998-01-20 2002-04-02 ティーガル コーポレイション 臨界寸法増大抑制のためにハードマスクを使用する方法
JP2003282550A (ja) 2001-11-12 2003-10-03 Hynix Semiconductor Inc 半導体素子の製造方法
US20050069732A1 (en) 2003-09-30 2005-03-31 Kabushiki Kaisha Toshiba Magnetic recording medium and method for manufacturing the same
KR100798738B1 (ko) 2006-09-28 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
WO2012086257A1 (ja) 2010-12-22 2012-06-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496419A (en) 1983-02-28 1985-01-29 Cornell Research Foundation, Inc. Fine line patterning method for submicron devices
KR100256810B1 (ko) 1993-11-24 2000-05-15 김영환 반도체소자의 콘택홀 형성방법
JP2715972B2 (ja) 1995-03-04 1998-02-18 日本電気株式会社 半導体装置の製造方法
US6958295B1 (en) * 1998-01-20 2005-10-25 Tegal Corporation Method for using a hard mask for critical dimension growth containment
US20050208742A1 (en) 2004-03-17 2005-09-22 International Business Machines Corporation Oxidized tantalum nitride as an improved hardmask in dual-damascene processing
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
KR100661236B1 (ko) 2005-12-19 2006-12-22 동부일렉트로닉스 주식회사 플래시메모리소자의 플로팅게이트 형성방법
KR20070070874A (ko) 2005-12-29 2007-07-04 주식회사 하이닉스반도체 미세 알루미늄패턴의 형성 방법
KR20080038962A (ko) 2006-10-31 2008-05-07 삼성전자주식회사 미세 패턴 형성 방법
KR101536324B1 (ko) * 2009-03-26 2015-07-14 삼성전자주식회사 절연막 패턴 형성 방법
KR20110096990A (ko) 2010-02-24 2011-08-31 엘지전자 주식회사 반도체 소자의 패턴 형성방법
KR102324627B1 (ko) 2014-10-31 2021-11-10 삼성전자주식회사 자기 저항 소자를 포함하는 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002510142A (ja) 1998-01-20 2002-04-02 ティーガル コーポレイション 臨界寸法増大抑制のためにハードマスクを使用する方法
JP2003282550A (ja) 2001-11-12 2003-10-03 Hynix Semiconductor Inc 半導体素子の製造方法
US20050069732A1 (en) 2003-09-30 2005-03-31 Kabushiki Kaisha Toshiba Magnetic recording medium and method for manufacturing the same
KR100798738B1 (ko) 2006-09-28 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
WO2012086257A1 (ja) 2010-12-22 2012-06-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20180013060A1 (en) 2018-01-11
KR20170018191A (ko) 2017-02-16
US10103323B2 (en) 2018-10-16
US20170040531A1 (en) 2017-02-09
US9793472B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
KR102435855B1 (ko) 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
TWI575788B (zh) 磁性記憶體及製造磁性記憶體之方法
US10483460B2 (en) Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
KR102105702B1 (ko) 자기 기억 소자
KR101073132B1 (ko) 자기터널접합 장치 제조방법
US20160064654A1 (en) Semiconductor device and a manufacturing method thereof
KR20160021377A (ko) 자기 메모리 장치 및 그의 형성방법
JP2013042140A (ja) 情報格納装置
KR20130015564A (ko) 반도체 소자의 제조방법
US9379316B2 (en) Method of fabricating a magnetoresistive random access structure
CN110867512B (zh) 磁性穿隧接面结构及其制造方法
US20230363285A1 (en) Method for forming a hard mask with a tapered profile
US10636839B2 (en) Memory cells, magnetic memory cells, and semiconductor devices
TWI244728B (en) Magnetic memory cell junction and method for forming a magnetic memory cell junction
US10580965B2 (en) Magnetic memory device
US8477531B2 (en) Spin torque transfer magnetoresistive random access memory in disk base with reduced threshold current
CN113540342B (zh) 一种半导体结构及其制作方法
KR20160070244A (ko) 자기 기억 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right