JP2003282550A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP2003282550A
JP2003282550A JP2002328926A JP2002328926A JP2003282550A JP 2003282550 A JP2003282550 A JP 2003282550A JP 2002328926 A JP2002328926 A JP 2002328926A JP 2002328926 A JP2002328926 A JP 2002328926A JP 2003282550 A JP2003282550 A JP 2003282550A
Authority
JP
Japan
Prior art keywords
film
hard mask
etching
sacrificial
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002328926A
Other languages
English (en)
Inventor
Seiken Ri
聖 權 李
Sang-Ik Kim
相 益 金
Il-Young Kwon
日 榮 權
Kuk-Han Yoon
國 漢 尹
Hitsukyu Ko
弼 九 孔
Jin-Sung Oh
眞 晟 呉
Jin-Ki Jung
鎭 基 鄭
Saiei Kin
宰 永 金
Kwang-Ok Kim
光 玉 金
Myung-Kyu Ahn
明 圭 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020020056772A external-priority patent/KR100551071B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003282550A publication Critical patent/JP2003282550A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ハードマスクの損傷によるパターンの変形を
最小化できる半導体素子の製造方法を提供する。 【解決手段】 被エッチング層上にハードマスク用絶縁
膜を形成する工程と、前記ハードマスク用絶縁膜上に犠
牲膜を形成する工程と、前記犠牲膜上にフォトレジスト
パターンを形成する工程と、前記フォトレジストのパタ
ーンをエッチングマスクにして前記犠牲膜を選択的にエ
ッチングして犠牲ハードマスクを形成する工程と、前記
犠牲ハードマスクをエッチングマスクにして前記ハード
マスク用絶縁膜をエッチングしてハードマスクを形成す
る工程と、前記犠牲ハードマスク及び前記ハードマスク
をエッチングマスクにして前記被エッチング層をエッチ
ングして所定のパターンを形成する工程とを含む。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体素子のパタ
ーン形成方法に係り、より詳細には、F、またはフッ
化アルゴン(ArF)等の、進歩した露光源を利用した
半導体素子のパターン形成方法に関するものである。
尚、発明の詳細な説明では、窒化膜系あるいは酸化膜系
を、単に窒化膜あるいは酸化膜としてある場合がある。
【0002】
【従来の技術】半導体素子の進展を支えてきた微細加工
技術は、フォトリソグラフィ技術であるが、この技術の
解像度向上が半導体素子の高集積化の将来と直結すると
いっても言い過ぎではない。
【0003】このようなフォトリソグラフィ技術を駆使
するフォトエッチング工程は、周知のように、フォトレ
ジストパターンを形成する工程と、前記フォトレジスト
パターンをエッチングマスクにするエッチング工程を通
じて被エッチング層をエッチングして所望の形態のパタ
ーン、例えば、コンタクトホールまたはゲート電極など
のラインパターンなどを形成する工程を含むが、ここで
フォトレジストパターンは、被エッチング層上にフォト
レジストを塗布する工程と、用意した露光マスクを利用
してフォトレジストを選択的に露光する工程、及び露光
されるか、または露光されないフォトレジスト部分を所
定の化学溶液により除去する現像工程を通じて行なわれ
る。
【0004】一方、フォトエッチング工程により具現で
きるパターンの臨界寸法(Critical Dime
nsion;以下CDという)は、前記露光工程におい
てどの波長の光源を使用するかによって左右される。こ
れは、露光工程を通じて形成されたフォトレジストパタ
ーンの幅に応じて実際パターンのCDが決定されるため
である。
【0005】636nm(g−line)の波長の光源
と365nm(i−line)の光源を使用した初期の
ステッパ(Stepper)を経て、現在は248nm
(KrFエキシマレーザ)波長の遠紫外線(Deep
Ultra−Violet:DUV)を利用するステッ
パやスキャナータイプの露光装置を主に使用している。
248nmのDUVリソグラフィ技術は、初期の頃に時
間遅れの問題、下地材料への依存性の問題など、多くの
問題が発生したため、まず0.18μmデザインルール
の製品開発に使用されてきた。
【0006】しかし0.15μm以下のデザインルール
の製品を開発するためには、新しい193nm(ArF
エキシマレーザ)、または157nm(Fレーザ)の
波長を有する新しいDUVリソグラフィ技術の技術の開
発が必須である。しかし、このようなDUVリソグラフ
ィで、解像度を高めるための様々な技術を組み合わせる
としても、0.1μmデザインルール以下のパターンは
不可能であるため、新しい光源を使用するリソグラフィ
の開発が活発に進められている。
【0007】図1は、KrF用フォトレジストと、F
またはArF用フォトレジストの化学構造を示した図で
あり、図2は、従来の技術に係るArF用フォトレジス
トを利用したパターン形成の際のパターン変形を示した
SEM写真である。
【0008】現在は、ArF(フッ化アルゴン)レーザ
(λ=193nm)を使用する露光装置を利用して0.
11μmルールの線の幅を有するパターンの形成をする
方法が開発されている。DUVリソグラフィは、i線に
対する解像度及び焦点深度(Depth Of Foc
us、DOF)などの性能面において優れているが、工
程制御が容易ではない。この問題には、短い波長による
光学的な原因と化学増幅型フォトレジストの使用による
化学的な原因がある。
【0009】波長が短くなれば、定在波効果によるCD
変形現象と下地位相の差に起因する反射光による過感光
が激しくなる。CD変形とは、入射光と反射光の干渉の
度合がレジストの微小な厚さの差、または下地フィルム
の厚さの差によって変わることによって、結果的に線の
幅が周期的に変わる現象をいう。
【0010】遠紫外線(DUV)工程では、感度向上の
ために化学増幅型フォトレジストを用いざるを得ない
が、その反応メカニズムと関連してPED(Post
Exposure Delay、露光の後処理遅延)安
定性、下地依存性などの問題点が発生する。従って、F
またはArF露光技術の核心課題の一つは、Fまた
はArF用フォトレジストの開発である。FまたはA
rFは、KrF用フォトレジストと同様の化学増幅型で
あるが、下地材料を根本的に改良する必要がある。
【0011】特に、ArFフォトレジスト材料開発が困
難なのは、ベンゼン環を使用できないためである。ベン
ゼン環は、ドライエッチング耐性を確保するため、i線
及びKrF用フォトレジストに用いられてきた。しか
し、例えばArF用フォトレジストにベンゼン環を用い
ると、ArFレーザの波長領域である193nmで吸光
度が大きいため透明性が落ちて、フォトレジスト下部ま
で露光ができない問題が発生する。
【0012】このため、ベンゼン環を有しないでドライ
エッチング耐性を確保することができ、接着力が良く、
2.38%TMAH(Tetra Methyl Am
monium Hydroxide、テトラ メチル
アンモニウム ハイドロオキサイド)で現像できる型の
下地材料の研究が進められている。現在まで世界的に多
くの会社及び研究所により研究成果が発表されている状
態である。しかし現在実用化されている下地は、COM
A(Cyclo−Olefin MaleicAnhy
dride、シクロオレフィン マレイン酸 アンハイ
ドライド)、またはアクリレート(Acrylate)
系のポリマー型、またはこれらの混合型であり、いずれ
も前記のベンゼン構造を有する。図1に、このようなK
rF用フォトレジストと前記のFまたはArF用フォ
トレジストの下地の化学的構造を示す。
【0013】したがって、図2に示すように、Fまた
はArF露光源を利用したフォトエッチングでゲート電
極パターン(図2の中に符号Aで示す。)を形成する場
合、パターン変形が生じる。エッチング工程を進めるに
連れて、図2の中に符号Bで示すような縞模様状のパタ
ーンの変形(Striation)が発生したり、エッ
チング途中にフォトレジストが固まって塊り(Clus
ter)が生じたり、塑性変形(Plastic De
formation)したりする現象と、エッチング途
中にフォトレジストの耐性が弱いため一方に片寄る現象
が発生する。これによって主にゲート電極パターン
(A)上のハードマスク層の厚さが不均一となることに
よって、ノッチ(Notch)発生等ハードマスクの局
部的なエッチング損傷が発生する。(例えば、特許文献
1参照)
【0014】一方、金属層を導電配線に使用する各種の
配線形成工程や縦横比(Aspect Ratio)が
大きいコンタクトホール形成工程の場合は、エッチング
される金属層または酸化膜の上部に通常、これらと比べ
た時のエッチング選択比が高く、かつ配線形成後の配線
間の絶縁特性の良い窒化膜系のハードマスクを使用す
る。
【0015】しかし、このような窒化膜系のハードマス
クをエッチングするために用いられるフッ素系ガスの過
剰分が、前記アクリレート系などのFまたはArF用
フォトレジストと反応して、前記の、図2の中に符号B
で指し示したようなフォトレジストの変形を悪化させる
結果を招き、また、窒化膜系のハードマスクの厚さが不
均一となることによって、ノッチ発生等ハードマスクの
局部的なエッチング損傷が発生する。
【0016】図3(a)〜(c)は、従来の窒化膜系ハ
ードマスクを使用してゲート電極パターンを形成した場
合の、各工程ステップのCDを示す平面SEM写真であ
り、図4は、図3(c)のゲート電極パターンを示す断
面SEM写真である。
【0017】図3(a)は、フォトレジストパターン形
成の際の、現像後のCD観察のためのSEM写真、すな
わち、DI(Develop Inspection)
CDを示すSEM写真であって、複数のフォトレジスト
パターン(図3(a)の中に符号10で示す)が平面的
に一方向に配列されていることが確認できる。
【0018】図3(b)は、反射防止膜と窒化膜ハード
マスクをエッチングした後の、CD観察のためのSEM
写真であって、複数の窒化膜ハードマスク(図3(b)
の中に、符号11で示す)が平面的に一方向に配列され
ており、窒化膜ハードマスク11が一部損傷を受けてパ
ターン自体が図3(a)に比べて相当に細くなったこと
が分かる。
【0019】図3(c)は、窒化膜ハードマスク11を
エッチングマスクにして導電層を選択的にエッチングし
てゲート電極パターンを形成した後の、CD観察のため
のSEM写真であって、ゲート電極パターンの最上部に
位置する窒化膜ハードマスク11の厚さが導電層エッチ
ング過程で不均一となったことが確認できる。
【0020】図4を参照すると、図4は、図3(c)を
図中のY−Y’方向に切断した断面を示すものであっ
て、ハードマスク(図4の中に符号11で示す)の下に
導電層パターン(符号12で示す)が積層されて複数の
ゲート電極パターンが形成されていることが確認でき
る。
【0021】一方、図4中に符号Cで示した部分のよう
に、窒化膜ハードマスク(図4中に符号11で示す)の
厚さが不均一となって、これにより窒化膜ハードマスク
11上にノッチが発生する等局部的なエッチング損傷が
発生することが確認でき、このようなエッチング損傷
は、導電層パターン12に転写されて導電層パターン1
2を損傷することによって、素子の不良を招くようにな
る。
【0022】前記ノッチ現象は、ArFフォトレジスト
パターンをエッチングマスクにして窒化膜ハードマスク
をエッチングする過程で主に用いられるフッ素系ガス、
例えば、CHF系またはCF系のガスに関して、ArF
フォトレジストは、窒化膜ハードマスクに対するエッチ
ング選択比が十分高くないため、ArFフォトレジスト
が局部的に損傷を受けることによって発生する。
【0023】したがって、窒化膜ハードマスクに対する
フォトレジストのエッチング選択比が十分高くないため
に生じるパターンの変形と不良発生を抑制することが重
要な課題となっている。
【0024】
【先行技術文献】
【特許文献1】 米国特許番号6,420,097 B
【特許文献2】 特開平05−102293
【0025】
【発明が解決しようとする課題】この発明の目的は、上
記の、ハードマスクの損傷によるパターンの変形を最小
化できる半導体素子の製造方法を提供することにある。
【0026】特に、ArFまたはFなどの露光技術を
利用したフォトエッチング技術において、フッ素系のガ
スに関して、窒化膜系または酸化膜系のハードマスクに
対するフォトレジストのエッチング選択比が十分高くな
いために生じるハードマスクの損傷を減少し、それに伴
いパターンの変形を防止しようとするものである。
【0027】
【課題を解決するための手段】上記の技術的課題を解決
するためなされたこの発明による半導体素子の製造方法
は、被エッチング層上にハードマスク用絶縁膜を形成す
る工程と、前記ハードマスク用絶縁膜上に犠牲膜を形成
する工程と、前記犠牲膜上にフォトレジストパターンを
形成する工程と、前記フォトレジストのパターンをエッ
チングマスクにして前記犠牲膜を選択的にエッチングし
て犠牲ハードマスクを形成する工程と、前記犠牲ハード
マスクをエッチングマスクにして前記ハードマスク用絶
縁膜をエッチングしてハードマスクを形成する工程と、
前記犠牲ハードマスク及び前記ハードマスクをエッチン
グマスクにして前記被エッチング層をエッチングして所
定のパターンを形成する工程とを含むことを特徴とす
る。
【0028】また、上記の技術的課題を解決するためな
されたこの発明による第二の半導体素子の製造方法は、
被エッチング層上にハードマスク用絶縁膜を形成する工
程と、前記ハードマスク用絶縁膜上に犠牲膜を形成する
工程と、前記犠牲膜上に反射防止層を形成する工程と、
前記反射防止層上にフォトレジストパターンを形成する
工程と、前記フォトレジストのパターンをエッチングマ
スクにして前記反射防止層と前記ハードマスク用犠牲膜
を選択的にエッチングして犠牲ハードマスクを形成する
工程と、少なくとも前記犠牲ハードマスクをエッチング
マスクにして前記ハードマスク用絶縁膜をエッチングし
てハードマスクを形成する工程と、前記犠牲ハードマス
ク及び前記ハードマスクをエッチングマスクにして前記
被エッチング層をエッチングして所定のパターンを形成
する工程とを含むことを特徴とする。
【0029】好ましくは、前記所定のパターンは、陰刻
または陽刻のパターンを含む。また、前記被エッチング
層が絶縁膜で、前記所定のパターンがコンタクトホール
パターンである場合を含む。あるいは前記被エッチング
層が導電層で、前記所定のパターンがビットライン、ワ
ードラインまたは金属配線のいずれか一つである場合を
含む。
【0030】さらに好ましくは、酸化膜系または窒化膜
系のハードマスクの上部に積層される犠牲ハードマスク
として、フッ素系ガスに関して酸化膜系または窒化膜系
などの絶縁膜よりもフォトレジストに対するエッチング
選択比が高い金属膜、またはその酸化膜などを使用す
る。具体的には、タングステン(W)膜、チタニウム
(Ti)膜、または白金(Pt)膜などの金属膜、ある
いはその酸化物または窒化物である。
【0031】
【発明の実施の形態】以下、本発明の好ましい実施態様
を添附の図面を参照しながら詳細に説明する。図5〜図
8は、この発明の第一の実施例に係るFまたはArF
露光源を利用した半導体素子のパターン形成工程を示す
断面図であって、これを参照して詳細に説明する。
【0032】本実施例では、半導体素子のラインパター
ン、具体的には導電層パターンのうちゲート電極パター
ン(ワードライン)形成工程をその一例にとして説明す
るが、本発明の適用対象となるラインパターン(導電層
パターン)は、本実施例において提示したゲート電極パ
ターンのみに限られず、ビットライン、ストレージノー
ドコンタクト、または金属配線などの種々の形態のパタ
ーン形成工程にも適用可能である。
【0033】また、前記ライン形態のパターン以外に、
孤立した形態の島型、ストレージノードコンタクトのよ
うなドーナツ型などにも適用可能であり、導電層ではな
い絶縁膜パターンにも適用可能である。すなわち、本実
施例は、陽刻パターン(embossed patte
rn)を形成する工程への適用を示す。
【0034】まず、図5に示すように、半導体素子を形
成するための種々の要素が形成された基板50上に被エ
ッチング層として導電層51aを形成した後、導電層5
1a上に絶縁性物質でありながらも被エッチング層であ
る導電層51aに対するエッチング選択比が高いので、
ハードマスク材料に用いられるSi、またはSi
ONなどの窒化膜系の薄膜またはSiOなどの酸化膜
系の薄膜を使用してハードマスク用絶縁膜52aを形成
する。次いで、エッチング工程の際ハードマスク用絶縁
膜52aの損傷によるパターン変形を防止するため、ハ
ードマスク用絶縁膜52a上にハードマスク用犠牲膜5
3aを形成する。
【0035】ここで、ハードマスク用犠牲膜53aは、
ポリシリコン膜、Al膜、W膜、WSi(サフィクス
xの値は1〜2)膜、WN膜、Ti膜、TiN膜、Ti
Si (xの値は1〜2)膜、TiAlN膜、TiSi
N膜、Pt膜、Ir膜、IrO膜、Ru膜、RuO
膜、Ag膜、Au膜、Co膜、TaN膜、CrN膜、C
oN膜、MoN膜、MoSi(xの値は1〜2)膜、
Al膜、AlN膜、PtSi(xの値は1〜
2)膜、及びCrSi(xの値は1〜2)膜からなる
グループから選択された少なくともいずれか一つの薄膜
を利用する。この場合、ハードマスク用犠牲膜52a
は、後続する、被エッチング層である導電層51aエッ
チング工程で除去できるように、その厚さを設定する
が、500Å〜3000Å程度の厚さに形成することが
好ましく、これに対しハードマスク用絶縁膜52aは5
00Å〜5000Å程度の厚さに形成することが好まし
い。
【0036】また、導電層51aは、本発明の他の効
果、すなわち、ハードマスク用犠牲膜53aを除去する
ための別途工程の追加を減らすために、ハードマスク用
犠牲膜53aと同じ材質を使い形成することが好ましい
が、必ずしも同じ材質を使用しなくても、用いられる各
物質のエッチング選択比によってその厚さとエッチング
条件を適切に調節すると、後続犠牲ハードマスクの除去
工程を省略できる。
【0037】また、基板50は、その内部に絶縁構造と
導電構造を含む場合がある。たとえば本実施例では、導
電層51aがゲート電極パターン形成用である場合、基
板50の、導電層51aとの間の界面にはゲート絶縁膜
(図示せず)が形成されており、また導電層51aがビ
ットラインまたは金属配線である場合、基板50の界面
にはTi膜/TiN膜、ポリシリコン膜、またはタング
ステン(W)膜などの薄膜からなるプラグが形成されて
いて、このプラグは、ソース/ドレインなどの不純物接
合層とのコンタクトを形成する際の拡散バリヤ膜とな
る。
【0038】次いで、図6に示すようにハードマスク用
犠牲膜53a上に反射防止層54を形成する。その目的
は、この後のフォトレジストパターン形成のための露光
に際してハードマスク用犠牲膜53aの光反射率が高い
ために起きる乱反射により、所望しないパターンが形成
されることを防止し、さらにハードマスク用犠牲膜53
aとこの後に形成するフォトレジストの接着力を向上さ
せることである。
【0039】ここで、反射防止層54は、フォトレジス
トとそのエッチング特性が類似した有機系の物質を利用
し、100Å〜1000Åの厚さに形成することが好ま
しい。
【0040】次いで、反射防止層54上にフォトレジス
トパターン55を次の手順で形成する。F露光源用ま
たはArF露光源用のフォトレジスト、例えば、図1の
化学構造式を有するCOMAまたはアクリレートを使用
し、これらをスピンコーティングなどの方法で適切な厚
さに塗布した後、F露光源またはArF露光源とゲー
ト電極の幅を定義するための所定のレティクル(図示せ
ず)を利用してフォトレジストの所定部分を選択的に露
光し、現像工程を介して露光工程により露光されるか,
または露光されない部分を残留させた後、後洗浄工程な
どを介してエッチング残渣などを除去することによっ
て、フォトレジストパターン55を形成する。
【0041】次いで、フォトレジストパターン55をエ
ッチングマスクにする選択的エッチング工程を介して反
射防止層54を選択的にエッチングするが、この場合、
フォトレジストパターン55の損傷を最小化するため、
Cl、BCl、CCl、またはHClなどの塩素
系ガスを使用したプラズマを利用してエッチング工程を
実施するか、CF系のガスを使用する場合、C/Fの比
率が低いガス、例えば、CF、C、CHF
及びCHからなるグループから選択されたいずれ
か一つのガスを使用したプラズマを利用してエッチング
工程を実施することが好ましい。
【0042】これは、反射防止層54エッチング時には
CDの調節が容易でなければならないので、ポリマーを
ほとんど発生させない条件でエッチングを進行させる。
【0043】次いで、図7に示すように、フォトレジス
トパターン55をエッチングマスクにしてハードマスク
用犠牲膜53aをエッチングして、犠牲ハードマスク5
3bを形成した後、犠牲ハードマスク53bをエッチン
グマスクにしてハードマスク用絶縁膜52aをエッチン
グしてハードマスク52bを形成する。その際、フォト
レジストパターン55と反射防止層54は、大部分がこ
のハードマスク用絶縁膜52aエッチング過程で除去さ
れるが、その一部が残留し得る。
【0044】それゆえ、フォトレジストパターン55と
反射防止層54を除去するための追加フォトレジストス
トリップ工程を実施しない場合、残留するフォトレジス
トパターン55と反射防止層54は、エッチングマスク
の役割を多少は果たすことになる。この過程で残留フォ
トレジストパターン55と反射防止層54は、自然に除
去される。
【0045】以下、ハードマスク用犠牲膜53aとハー
ドマスク絶縁膜52aのエッチング工程について詳細に
述べる。
【0046】ハードマスク用犠牲膜53aがW膜、WS
膜、またはWN膜のようなタングステン(W)を含
む薄膜である場合、SF/Nの混合ガスを使用した
プラズマを利用し、この場合、SF/Nの混合比率
が0.10〜0.60であるものを使用することが好ま
しい。
【0047】ハードマスク用犠牲膜53aがポリシリコ
ン膜、またはTi膜、TiN膜、TiSi膜、TiA
lN膜、またはTiSiN膜のようなチタニウム(T
i)を含む薄膜である場合、塩素系のガス、特に、Cl
を主エッチングガスにし、この場合、エッチングプロ
ファイルの制御のため、酸素(O)またはCFガスを
適切に添加して使用する。
【0048】ハードマスク用犠牲膜53aが、Pt、I
r、Ruなどの貴金属、またはこれらの酸化物を含む場
合、塩素系、またはフッ素系のガスを使用したプラズマ
を利用し、この場合、エッチングプロファイルの制御の
ためには、高いイオンエネルギーが必要であるので、低
圧及び高バイアスパワー条件を保持することが好まし
い。
【0049】次いで、犠牲ハードマスク53bが形成さ
れた後、犠牲ハードマスク53bをエッチングマスクに
してハードマスク用絶縁膜52aを選択的にエッチング
して、ハードマスク52bのパターンを形成する工程を
実施する。その際は通常の窒化膜系、または酸化膜系の
物質をエッチングする時用いられるCF系のガスを主エ
ッチングガスに使用する。
【0050】こうして、従来の場合ならハードマスク用
絶縁膜52aエッチングの際生じていた、エッチングマ
スクに利用されるフォトレジストパターン55または反
射防止層54の過度なエッチングガス露出によるパター
ンの変形を防止できる。
【0051】要するに、タングステンまたはタングステ
ン窒化膜のようにタングステンを含む犠牲ハードマスク
53bの場合、特にSF/Nをエッチングガスに使
用すると、ハードマスク用絶縁膜52aとフォトレジス
トパターン55に比べて、高いエッチング選択比を有す
るので、フォトレジストパターン55の局部的な損傷に
よるノッチ現象を防止できる。したがって、ハードマス
ク52bの損傷と、これによるパターン変形を防止でき
る。
【0052】また、タングステンを除いた導電性薄膜の
場合、エッチング過程で、たとえArFまたはF用フ
ォトレジストの変形を招き得るCF系のエッチングガス
を使用するとしても、導電性薄膜自体が窒化膜、または
酸化膜に比べてフォトレジストに対して高いエッチング
選択比を有するので、従来のハードマスクの損傷とパタ
ーンの変形を防止できる。
【0053】次に、犠牲ハードマスク53b及びハード
マスク52bをエッチングマスクにして導電層51aを
選択的にエッチングして導電層パターン51b、すなわ
ち、ゲート電極パターンを形成する。
【0054】この場合、犠牲ハードマスク53bを除去
するための追加エッチング工程を省くことができる。す
なわち、導電層51aをハードマスク用犠牲膜53aと
同一材質にして、犠牲ハードマスク53b除去のための
別途の工程を省略することができる。または、互いに異
なる材質の薄膜であってもその厚さとエッチング条件を
調節することによって、導電層51aエッチングの際犠
牲ハードマスク53bは全部除去できる。これにより犠
牲ハードマスク53bを、それを除去するための別途の
エッチング工程を省略した形で導入でき、犠牲ハードマ
スク53bによりハードマスク52bの損傷を防止でき
るので、ハードマスク52bの損傷による導電層パター
ン51bの変形を防止できる。
【0055】ここで、導電層51aのエッチング条件
は、前述した犠牲ハードマスク53b形成時使用した条
件と同等であり、但し、その時間とガス量のみを適切に
調節すれば良い。
【0056】さて、図13(a)〜(d)は、本実施例
に係る二重ハードマスク構造を用いたゲート電極パター
ン形成時の、各工程ステップによるCDを示す平面SE
M写真であり、図14は、本実施例に係る二重ハードマ
スク構造を用いたゲート電極パターンを示す断面SEM
写真である。
【0057】図13(a)は、フォトレジストパターン
55形成の際の、現像後のCD観察のためのSEM写
真、すなわち、DI(Develop Inspect
ion)CDを示すSEM写真であって、複数のフォト
レジストパターン55が平面的に一方向に配列されてい
ることを確認できる。
【0058】図13(b)は、ハードマスク用犠牲膜
(図示せず)にタングステン膜を使用してこれを選択的
にエッチングした後のCD観察のためのSEM写真であ
って、複数のタングステン膜を利用した犠牲ハードマス
ク53bが平面的に一方向に配列されていることを確認
できる。
【0059】図13(c)は、犠牲ハードマスク53b
をエッチングマスクにしてハードマスク用絶縁膜(図示
せず)を選択的にエッチングしてハードマスク(図示せ
ず)52bを形成した後(図7を参照)のCD観察のた
めのSEM写真であって、複数のタングステン膜を利用
した犠牲ハードマスク53bが平面的に一方向に配列さ
れていることを確認できる。
【0060】図13(d)は、ハードマスク用犠牲膜5
3bとハードマスク52bをエッチングマスクにして導
電層(図示せず)を選択的にエッチングした後のCD観
察のためのSEM写真であって、導電層パターンの最上
部に位置する複数のハードマスク52bが平面的に一方
向に配列されていることを確認できる。
【0061】したがって、本実施例によれば図13
(d)に示すように、図2〜図4のSEM写真に示され
ている従来の技術におけるパターン変形のような問題が
発生しなかったことを確認できる。
【0062】図14を参照すると、これは、図13を同
図中のX−X’方向に切断した断面を示すものであっ
て、導電層パターン51bとハードマスク52bが積層
された複数のゲート電極パターンがパターン変形なしに
形成されていることを確認できる。
【0063】図9〜図12は、本発明の第二の実施例に
係るFまたはArF露光源を利用した半導体素子のパ
ターン形成工程を示す断面図であって、以下にこれを参
照して詳細に説明する。
【0064】本第二の実施例では、半導体素子のスペー
スパターン、例えば、コンタクトホールパターン形成工
程をその一例として説明するが、本発明の適用対象とな
るコンタクトホールパターンは、金属配線コンタクト、
ビットラインまたはキャパシタのストレージノードのソ
ース/ドレイン接合などの基板内の不純物接合層とのコ
ンタクト、及びコンタクトパッド形成のための工程等に
適用可能である。
【0065】また、本第二の実施例は、被エッチング層
を絶縁膜とする工程である素子分離のためのトレンチ形
成工程や、被エッチング層を導電層とする工程、例え
ば、薄膜トランジスタのチャネル形成部分をオープンさ
せるためのポリシリコンをエッチングする工程などにも
適用可能である。すなわち、本第二の実施例は、陰刻パ
ターン(intagliated pattern)を
形成する工程への適用を示す。
【0066】まず、図9に示すように、半導体素子を形
成するための種々の要素が形成された基板60上に、被
エッチング層に不純物がドープされているか、または不
純物がドープされていない酸化膜61を形成した後、酸
化膜61上に絶縁性物質でありながらも酸化膜61との
エッチング選択比が高いため、ハードマスク材料に用い
られるハードマスク用窒化膜62aを形成する。次い
で、ハードマスク用窒化膜62aのエッチング損傷によ
るパターン変形を防止するため、ハードマスク用窒化膜
62a上にハードマスク用犠牲膜63aを形成する。
【0067】ここで、被エッチング層を酸化膜61、ハ
ードマスク用絶縁膜をハードマスク用窒化膜62aに限
定したが、被エッチング層としては、SiOなどの酸
化膜の他の低誘電率膜のように、これと類似した絶縁特
性を有する薄膜を用いることができる。またハードマス
ク用絶縁膜として、窒化膜以外の、絶縁性でありながら
酸化膜などの被エッチング層に対するエッチング選択比
が高い、例えば、Si またはSiONなどの窒化
膜系物質を用いることができる。
【0068】ここで、ハードマスク用犠牲膜63aは、
ポリシリコン膜、Al膜、W膜、WSi膜、WN膜、
Ti膜、TiN膜、TiSi膜、TiAlN膜、Ti
SiN膜、Pt膜、Ir膜、IrO膜、Ru膜、Ru
膜、Ag膜、Au膜、Co膜、TaN膜、CrN
膜、CoN膜、MoN膜、MoSi膜、Al
膜、AlN膜、PtSi膜、及びCrSi膜から
なるグループから選択された少なくともいずれか一つを
含む薄膜を利用する。この場合、ハードマスク用犠牲膜
63aは、後続する被エッチング層である酸化膜61エ
ッチング工程で除去できるようにその厚さを設定する
が、500Å〜3000Åの厚さに形成することが好ま
しく、これに対しハードマスク用窒化膜62aは、50
0Å〜5000Åの厚さに形成することが好ましい。
【0069】また、基板60は、その内部に絶縁構造と
導電構造を含むものであって、本第二の実施例のコンタ
クトホールが金属配線形成または金属配線間のコンタク
トのためのものならば、基板60の上部に形成されてい
る。ビットライン、ストレージノード、コンタクトパッ
ド、ポリシリコンなどのプラグ、またはソース/ドレイ
ン接合などの不純物接合層などとのコンタクトのための
ものならば、基板60の中部または底部に形成されてい
る。
【0070】ハードマスク用犠牲膜63a上にフォトレ
ジストパターン形成のための露光に際してハードマスク
用犠牲膜63aの光反射率が高いために起きる乱反射に
より、所望しないパターンが形成されることを防止し、
さらにハードマスク用犠牲膜63aとこの後に形成する
フォトレジストの接着力を向上させる目的で反射防止層
64を形成する。
【0071】ここで、反射防止層64は、フォトレジス
トとそのエッチング特性が類似した有機系の物質を利用
し、100Å〜1000Åの厚さに形成することが好ま
しい。
【0072】次いで、図10に示すように、反射防止層
64上にF露光源用、またはArF露光源用のフォト
レジスト、例えば、図1に示すようなArF露光源用フ
ォトレジストであるCOMA、またはアクリレートをス
ピンコーティングなどの方法で適切な厚さに塗布した
後、F露光源、またはArF露光源とコンタクトホー
ルの幅を定義するための所定のレティクル(図示せず)
を利用してフォトレジストの所定部分を選択的に露光
し、現像工程を介して露光工程により露光されるか、あ
るいは露光されない部分を残留させた後、後洗浄工程な
どを通じてエッチング残渣などを除去することによっ
て、フォトレジストパターン65を形成する。
【0073】次いで、フォトレジストパターン65をエ
ッチングマスクにした選択的エッチング工程を通じて反
射防止層64を選択的にエッチングするが、この場合、
フォトレジストパターン65の損傷を最小化するため、
Cl、BCl、CCl、またはHClなどの塩素
系ガスを使用したプラズマを利用してエッチング工程を
実施するか、CF系のガスを使用する場合、C/Fの比
率が低いガス、例えば、CF、C、CHF
及びCHからなるグループから選択されたいずれ
か一つのガスを使用したプラズマを利用してエッチング
工程を実施することが好ましい。
【0074】これは、反射防止層64のエッチングの際
にはCDの調節が容易でなければならないので、ポリマ
ーをほとんど発生しない条件でエッチングを進行させ
る。
【0075】次いで、フォトレジストパターン65と反
射防止層64をエッチングマスクにしてハードマスク用
犠牲膜63aをエッチングして犠牲ハードマスク63b
を形成する。
【0076】以下、前記ハードマスク用犠牲膜63aの
エッチング工程について詳細に述べる。
【0077】ハードマスク用犠牲膜63aが、W膜、W
Si膜、またはWN膜のようにタングステン(W)を
含む場合、SF/Nの混合ガスを用いたプラズマを
利用し、この場合、SF/Nの混合比率が、0.1
0〜0.60であるものを使用することが好ましい。
【0078】ハードマスク用犠牲膜63aが、ポリシリ
コン膜、またはTi膜、TiN膜、TiSi膜、Ti
AlN膜、またはTiSiN膜のようなチタニウム(T
i)を含む薄膜である場合、塩素系のガス、特に、Cl
を主エッチングガスにし、この場合、エッチングプロ
ファイルの制御のため、酸素(O)またはCFガスを
添加して使用する。
【0079】ハードマスク用犠牲膜63aが、Pt、I
r、Ruなどの貴金属、またはこれらの酸化物を含む薄
膜である場合、塩素系またはフッ素系のガスを使用した
プラズマを利用し、この場合、エッチングプロファイル
制御のためには、高いイオンエネルギーが必要であるの
で、低圧及び高バイアスパワー条件を保持するようにす
ることが好ましい。
【0080】次に、図11に示すように、犠牲ハードマ
スク63bをエッチングマスクにしてハードマスク用窒
化膜62aをエッチングして、ハードマスク62bを形
成する。その際、フォトレジストパターン65と反射防
止層64は大部分がこのハードマスク用窒化膜62aエ
ッチング過程で除去されるが、その一部が残留し得る。
フォトレジストパターン65と反射防止層64を除去す
るための追加フォトレジストストリップ工程を実施しな
い場合、残留するフォトレジストパターン65と反射防
止層64は、エッチングマスクの役割を多少は果たすこ
とになる。この過程で残留フォトレジストパターン65
と反射防止層64は自然に除去される。
【0081】犠牲ハードマスク63bが形成された後、
犠牲ハードマスク63bをエッチングマスクにしてハー
ドマスク用窒化膜62aを選択的にエッチングして、ハ
ードマスク62bのパターンを形成する工程を実施す
る。その際は、通常の窒化膜系、または酸化膜系の物質
をエッチングする時用いられるCF系のガスを主エッチ
ングガスに使用する。
【0082】こうして、従来の場合ならハードマスク用
窒化膜62aエッチングの際生じていた、エッチングマ
スクに利用されるフォトレジストパターン65または反
射防止層64の過度なエッチングガス露出によるパター
ンの変形を防止できる。
【0083】次に、図12に示すように、犠牲ハードマ
スク63b、及びハードマスク62bをエッチングマス
クにして酸化膜61を選択的にエッチングして基板6
0、具体的には導電構造の表面またはその上部を露出さ
せるコンタクトホール66を形成する。
【0084】この場合、犠牲ハードマスク63bの除去
工程を省略するためには、酸化膜61エッチングの際犠
牲ハードマスク63bが全部除去されるように工程条件
を調節する。すなわち、犠牲ハードマスク63bの厚さ
とエッチング条件を調節すると、犠牲ハードマスク63
bを、それを除去するための別途のエッチング工程を省
略した形で導入でき、犠牲ハードマスク63bによりハ
ードマスク62bの損傷を防止できるので、ハードマス
ク62bの損傷によるコンタクトホール66のCDの増
加または減少などのパターン変形を防止できる。
【0085】次に前記被エッチング層、すなわち酸化膜
61のエッチング条件についてより具体的に述べる。
【0086】酸化膜61のエッチングの際通常用いられ
るCF、CHF、CH、C、C
、C、またはCなどをCF系(Fl
uorocarbon)のガスを使用し、この場合、M
ERIE(Magnetic Enhancement
Reactive Ion Etching)方式の
エッチャーにおいて前記CFガスの流量を20SCCM
〜100SCCMとし1000W〜2500W程度のパ
ワーを使用する。
【0087】この場合、エッチャー内の圧力を25mT
orr〜70mTorrに保持し、カソード温度を−2
0℃〜+60℃程度に保持し、エッチングプロファイル
を制御できるように、前記CFガスの65%〜80%の
流量の酸素ガスをさらに添加できる。
【0088】本発明に従えば、複数の導電性物質膜、例
えばタングステン膜またはタングステン窒化膜を絶縁性
ハードマスク、例えば窒化膜の上部に積層構造にして使
用する。それにより、ArFまたはFの露光源による
進歩したフォトエッチング技術を利用してパターンを形
成する時、CF系のエッチングガスに関して、絶縁性ハ
ードマスクに対するフォトレジストのエッチング選択比
が十分高くないため生じるフォトレジストの局部的な損
傷を防止できるので、これによる絶縁性ハードマスクの
損傷とパターン変形を防止でき、半導体素子の歩留まり
を究極的に向上する。
【0089】また、層間絶縁物質に用いられる酸化膜ま
たは導電層などの被エッチング層をエッチングする時、
犠牲ハードマスクを同時に除去できるので、犠牲ハード
マスクを除去のための別途の追加工程を実施しなくても
良い。
【0090】尚、本発明の範囲は、これら第一、第二の
実施例に限られるものではない。本発明の趣旨から逸脱
しない範囲内で多様に変更実施することが可能である。
【0091】
【発明の効果】このように、本発明によれば、Fまた
はArFなどの露光源を使用するフォトエッチング工程
に伴うフォトレジストパターンの変形と損傷を防止で
き、また、ハードマスクの損傷を最小化することによっ
て、窮極的に半導体素子の収率を大きく向上させるとい
う優れた効果が得られる。
【図面の簡単な説明】
【図1】KrF用フォトレジストとFまたはArF用フ
ォトレジストの化学構造を示す図である。
【図2】従来の技術に係る、ArF用フォトレジストを
利用したパターン形成の際のパターン変形を示す写真で
ある。
【図3】(a)〜(c)は、従来の技術に係る、窒化膜
ハードマスクを使用してゲート電極パターン形成時の各
工程ステップによるCDを示す平面SEM写真である。
【図4】図3(c)のゲート電極パターンを示すY−
Y’断面SEM写真である。
【図5】本発明の第一の実施例に係る、FまたはAr
F露光源を利用した半導体素子パターン形成工程を示す
断面図である。
【図6】本発明の第一の実施例に係る、FまたはAr
F露光源を利用した半導体素子パターン形成工程を示す
断面図である。
【図7】本発明の第一の実施例に係る、FまたはAr
F露光源を利用した半導体素子パターン形成工程を示す
断面図である。
【図8】本発明の第一の実施例に係る、FまたはAr
F露光源を利用した半導体素子パターン形成工程を示す
断面図である。
【図9】本発明の第二の実施例に係るFまたはArF
露光源を利用した半導体素子パターン形成工程を示す断
面図である。
【図10】本発明の第二の実施例に係るFまたはAr
F露光源を利用した半導体素子パターン形成工程を示す
断面図である。
【図11】本発明の第二の実施例に係るFまたはAr
F露光源を利用した半導体素子パターン形成工程を示す
断面図である。
【図12】本発明の第二の実施例に係るFまたはAr
F露光源を利用した半導体素子パターン形成工程を示す
断面図である。
【図13】(a)〜(d)は、本発明の第一の実施例に
係る、二重ハードマスク構造を使用したゲート電極パタ
ーン形成時の各工程ステップによるCDを示す平面SE
M写真である。
【図14】本発明の第二の実施例に係る、二重ハードマ
スク構造を使用したゲート電極パターンを示すX−X’
断面SEM写真である。
【符号の説明】
50 基板 51a 導電層 52a ハードマスク用絶縁膜 52b ハードマスク 53a ハードマスク用犠牲膜 53b 犠牲ハードマスク 54 反射防止層 55 フォトレジストパターン 60 基板 61 酸化膜 62a ハードマスク用窒化膜(被エッチング層) 62b ハードマスク 63a ハードマスク用犠牲膜(ハードマスク用絶縁
膜) 63b 犠牲ハードマスク 64 反射防止層 65 フォトレジストパターン
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3213 H01L 21/90 C 21/768 21/30 573 (72)発明者 權 日 榮 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−1 (72)発明者 尹 國 漢 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−1 (72)発明者 孔 弼 九 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−1 (72)発明者 呉 眞 晟 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−1 (72)発明者 鄭 鎭 基 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−1 (72)発明者 金 宰 永 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−1 (72)発明者 金 光 玉 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−1 (72)発明者 安 明 圭 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−1 Fターム(参考) 4M104 BB01 BB02 BB04 BB06 BB08 BB09 BB14 BB18 BB22 BB24 BB25 BB26 BB28 BB29 BB30 BB32 BB33 BB36 BB40 CC05 DD07 DD08 DD16 DD17 DD18 DD65 DD71 EE05 EE14 EE16 EE17 FF17 FF18 HH20 5F004 BA08 DA00 DA01 DA02 DA04 DA05 DA11 DA15 DA16 DA18 DA25 DA26 DB02 DB03 DB08 DB12 DB13 DB17 EA03 EA05 EA06 EA07 EA22 EB01 EB02 EB03 5F033 HH04 HH07 HH08 HH13 HH14 HH15 HH18 HH19 HH25 HH26 HH27 HH28 HH29 HH32 HH33 HH34 HH35 JJ04 JJ18 JJ19 JJ33 KK01 NN06 NN07 QQ04 QQ08 QQ09 QQ10 QQ11 QQ12 QQ15 QQ28 QQ37 RR04 RR06 RR08 WW04 XX00 5F046 AA20 NA01 NA17 NA18 PA07

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 被エッチング層上にハードマスク用絶縁
    膜を形成する工程と、 前記ハードマスク用絶縁膜上に犠牲膜を形成する工程
    と、 前記犠牲膜上にフォトレジストパターンを形成する工程
    と、 前記フォトレジストのパターンをエッチングマスクにし
    て前記犠牲膜を選択的にエッチングして犠牲ハードマス
    クを形成する工程と、 前記犠牲ハードマスクをエッチングマスクにして前記ハ
    ードマスク用絶縁膜をエッチングしてハードマスクを形
    成する工程と、 前記犠牲ハードマスク及び前記ハードマスクをエッチン
    グマスクにして前記被エッチング層をエッチングして所
    定のパターンを形成する工程とを含むことを特徴とする
    半導体素子の製造方法。
  2. 【請求項2】 前記被エッチング層は、絶縁膜であり、
    前記所定のパターンは、コンタクトホールパターンを含
    むことを特徴とする請求項1に記載の半導体素子の製造
    方法。
  3. 【請求項3】 前記被エッチング層は、導電層であり、
    前記所定のパターンは、ビットライン、ワードラインま
    たは金属配線のいずれか一つを含むことを特徴とする請
    求項1に記載の半導体素子の製造方法。
  4. 【請求項4】 前記フォトレジストパターンは、ArF
    露光源用フォトレジスト、またはF露光源用フォトレ
    ジストにより形成することを特徴とする請求項1に記載
    の半導体素子の製造方法。
  5. 【請求項5】 前記犠牲ハードマスクは、前記被エッチ
    ング層をエッチングする工程で除去されることを特徴と
    する請求項1に記載の半導体素子の製造方法。
  6. 【請求項6】 前記犠牲膜は、 ポリシリコン膜、Al膜、W膜、WSi(サフィクス
    xの値は1〜2)膜、WN膜、Ti膜、TiN膜、Ti
    Si(xの値は1〜2)膜、TiAlN膜、TiSi
    N膜、Pt膜、Ir膜、IrO膜、Ru膜、RuO
    膜、Ag膜、Au膜、Co膜、TaN膜、CrN膜、C
    oN膜、MoN膜、MoSi(xの値は1〜2)膜、
    Al膜、AlN膜、PtSi(xの値は1〜
    2)膜、及びCrSi(xの値は1〜2)膜からなる
    グループから選択された少なくともいずれか一つの薄膜
    を含むことを特徴とする請求項1に記載の半導体素子の
    製造方法。
  7. 【請求項7】 前記被エッチング層は、酸化膜系の材質
    からなり、前記ハードマスク用絶縁膜は、窒化膜系の材
    質からなることを特徴とする請求項1に記載の半導体素
    子の製造方法。
  8. 【請求項8】 前記被エッチング層と前記犠牲膜は、同
    じ材質により形成することを特徴とする請求項1に記載
    の半導体素子の製造方法。
  9. 【請求項9】 前記ハードマスク用絶縁膜は、酸化膜系
    または窒化膜系の材質からなることを特徴とする請求項
    8に記載の半導体素子の製造方法。
  10. 【請求項10】 前記犠牲膜はWを含み、0.10〜
    0.60の比率のSF /Nの混合プラズマを利用し
    て前記犠牲膜をエッチングすることを特徴とする請求項
    6に記載の半導体素子の製造方法。
  11. 【請求項11】 前記犠牲膜は、ポリシリコンまたはT
    iを含み、塩素系のガスを主エッチングガスにして前記
    犠牲膜をエッチングし、エッチングプロファイル制御の
    ため、酸素またはCFガスを添加して使用することを特
    徴とする請求項6に記載の半導体素子の製造方法。
  12. 【請求項12】 前記犠牲膜は、Pt、Ir、またはR
    uのいずれか一つを含み、前記犠牲膜をエッチングする
    ため、塩素系またはフッ素系のプラズマを使用すること
    を特徴とする請求項6に記載の半導体素子の製造方法。
  13. 【請求項13】 前記ハードマスクを形成する工程でC
    Fガスにより前記絶縁膜をエッチングすることを特徴と
    する請求項9に記載の半導体素子の製造方法。
  14. 【請求項14】 被エッチング層上にハードマスク用絶
    縁膜を形成する工程と、 前記ハードマスク用絶縁膜上に犠牲膜を形成する工程
    と、 前記犠牲膜上に反射防止層を形成する工程と、 前記反射防止層上にフォトレジストパターンを形成する
    工程と、 前記フォトレジストのパターンをエッチングマスクにし
    て前記反射防止層と前記ハードマスク用犠牲膜を選択的
    にエッチングして犠牲ハードマスクを形成する工程と、 少なくとも前記犠牲ハードマスクをエッチングマスクに
    して前記ハードマスク用絶縁膜をエッチングしてハード
    マスクを形成する工程と、 前記犠牲ハードマスク及び前記ハードマスクをエッチン
    グマスクにして前記被エッチング層をエッチングして所
    定のパターンを形成する工程とを含むことを特徴とする
    半導体素子の製造方法。
  15. 【請求項15】 前記反射防止層は、塩素系、またはフ
    ッ化カーボン系ガスによりエッチングすることを特徴と
    する請求項14に記載の半導体素子の製造方法。
  16. 【請求項16】 前記フォトレジストパターンは、Ar
    F露光源用フォトレジスト、またはF露光源用フォト
    レジストにより形成することを特徴とする請求項14に
    記載の半導体素子の製造方法。
  17. 【請求項17】 前記被エッチング層と前記犠牲膜は、
    同じ材質で形成することを特徴とする請求項14に記載
    の半導体素子の製造方法。
  18. 【請求項18】 前記犠牲ハードマスクは、前記被エッ
    チング層をエッチングする工程で除去されることを特徴
    とする請求項14に記載の半導体素子の製造方法。
  19. 【請求項19】 前記犠牲膜は、 ポリシリコン膜、Al膜、W膜、WSi(サフィクス
    xの値は1〜2)膜、WN膜、Ti膜、TiN膜、Ti
    Si(xの値は1〜2)膜、TiAlN膜、TiSi
    N膜、Pt膜、Ir膜、IrO膜、Ru膜、RuO
    膜、Ag膜、Au膜、Co膜、TaN膜、CrN膜、C
    oN膜、MoN膜、MoSi(xの値は1〜2)膜、
    Al膜、AlN膜、PtSi(xの値は1〜
    2)膜、及びCrSi(xの値は1〜2)膜からなる
    グループから選択された少なくともいずれか一つの薄膜
    を含むことを特徴とする請求項14に記載の半導体素子
    の製造方法。
  20. 【請求項20】 前記被エッチング層は、酸化膜系の材
    質からなり、前記ハードマスク用絶縁膜は、窒化膜系の
    材質からなることを特徴とする請求項14に記載の半導
    体素子の製造方法。
JP2002328926A 2001-11-12 2002-11-12 半導体素子の製造方法 Pending JP2003282550A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2001-070223 2001-11-12
KR20010070223 2001-11-12
KR1020020056772A KR100551071B1 (ko) 2001-11-12 2002-09-18 반도체소자 제조방법
KR2002-056772 2002-09-18

Publications (1)

Publication Number Publication Date
JP2003282550A true JP2003282550A (ja) 2003-10-03

Family

ID=26639454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002328926A Pending JP2003282550A (ja) 2001-11-12 2002-11-12 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US7018930B2 (ja)
JP (1) JP2003282550A (ja)
DE (1) DE10252337A1 (ja)
TW (1) TWI276153B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129938A (ja) * 2003-10-23 2005-05-19 Hynix Semiconductor Inc 微細なパターンを有する半導体装置の製造方法
JP2006005344A (ja) * 2004-06-17 2006-01-05 Samsung Electronics Co Ltd 半導体パターン形成方法
JP2006013019A (ja) * 2004-06-24 2006-01-12 Alps Electric Co Ltd 磁気検出素子の製造方法
JP2007511096A (ja) * 2003-11-12 2007-04-26 ラム リサーチ コーポレーション トレンチエッチングのためのラインエッジ粗さ低減
JP2007519979A (ja) * 2004-01-30 2007-07-19 アプライド マテリアルズ インコーポレイテッド 取外し可能ハードマスクを用いたレチクル製造
JP2007535172A (ja) * 2004-04-27 2007-11-29 モレキュラー・インプリンツ・インコーポレーテッド Uvインプリンティングのためのコンプライアントなハード・テンプレート
KR100832027B1 (ko) * 2002-06-29 2008-05-26 주식회사 하이닉스반도체 하드마스크의 경사 프로파일을 방지할 수 있는반도체소자의 패턴 형성방법
JP2008305965A (ja) * 2007-06-07 2008-12-18 Spansion Llc 半導体装置の製造方法
JPWO2008047715A1 (ja) * 2006-10-12 2010-02-25 日産化学工業株式会社 4層系積層体による半導体装置の製造方法
WO2010146850A1 (ja) * 2009-06-18 2010-12-23 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP2012235124A (ja) * 2011-04-29 2012-11-29 Renesas Electronics Corp 半導体装置の製造方法
JP2015041624A (ja) * 2013-08-20 2015-03-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP2015110830A (ja) * 2013-11-05 2015-06-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
KR20170018191A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2017520908A (ja) * 2014-06-13 2017-07-27 インテル・コーポレーション 規則的なグリッドの選択的削減による縦型チャネルトランジスタ製造処理
JP2018010080A (ja) * 2016-07-12 2018-01-18 凸版印刷株式会社 位相シフト型フォトマスクブランク

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338422B4 (de) * 2003-08-18 2007-08-16 Infineon Technologies Ag Selektiver Plasmaätzprozess zur Aluminiumoxid-Strukturierung und dessen Verwendung
US7365001B2 (en) * 2003-12-16 2008-04-29 International Business Machines Corporation Interconnect structures and methods of making thereof
KR100596893B1 (ko) * 2004-06-02 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
KR100639213B1 (ko) * 2004-12-28 2006-10-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP5038612B2 (ja) 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
KR100834396B1 (ko) * 2006-12-27 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
KR101624965B1 (ko) * 2009-10-12 2016-05-30 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
DE102010035602A1 (de) * 2010-06-10 2011-12-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Strukturierung einer Schicht unter Einsatz einer Hartmaske

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712185A (en) * 1996-04-23 1998-01-27 United Microelectronics Method for forming shallow trench isolation
US6017680A (en) * 1997-08-05 2000-01-25 Hitachi, Ltd. Method for pattern formation and process for preparing semiconductor device
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6221745B1 (en) * 1998-11-27 2001-04-24 Taiwan Semiconductor Manufacturing Company High selectivity mask oxide etching to suppress silicon pits
US6342452B1 (en) * 1999-05-20 2002-01-29 International Business Machines Corporation Method of fabricating a Si3N4/polycide structure using a dielectric sacrificial layer as a mask
US6433436B1 (en) * 1999-05-26 2002-08-13 International Business Machines Corporation Dual-RIE structure for via/line interconnections
JP3669681B2 (ja) * 2000-03-31 2005-07-13 株式会社東芝 半導体装置の製造方法
US6420097B1 (en) 2000-05-02 2002-07-16 Advanced Micro Devices, Inc. Hardmask trim process
JP2002093741A (ja) 2000-09-20 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832027B1 (ko) * 2002-06-29 2008-05-26 주식회사 하이닉스반도체 하드마스크의 경사 프로파일을 방지할 수 있는반도체소자의 패턴 형성방법
JP2005129938A (ja) * 2003-10-23 2005-05-19 Hynix Semiconductor Inc 微細なパターンを有する半導体装置の製造方法
JP4711658B2 (ja) * 2003-10-23 2011-06-29 株式会社ハイニックスセミコンダクター 微細なパターンを有する半導体装置の製造方法
JP4865564B2 (ja) * 2003-11-12 2012-02-01 ラム リサーチ コーポレーション 誘電体レイヤにフィーチャをエッチングするための方法及び装置
JP2007511096A (ja) * 2003-11-12 2007-04-26 ラム リサーチ コーポレーション トレンチエッチングのためのラインエッジ粗さ低減
JP2007519979A (ja) * 2004-01-30 2007-07-19 アプライド マテリアルズ インコーポレイテッド 取外し可能ハードマスクを用いたレチクル製造
JP2007535172A (ja) * 2004-04-27 2007-11-29 モレキュラー・インプリンツ・インコーポレーテッド Uvインプリンティングのためのコンプライアントなハード・テンプレート
JP2006005344A (ja) * 2004-06-17 2006-01-05 Samsung Electronics Co Ltd 半導体パターン形成方法
JP4606072B2 (ja) * 2004-06-24 2011-01-05 アルプス電気株式会社 磁気検出素子の製造方法
JP2006013019A (ja) * 2004-06-24 2006-01-12 Alps Electric Co Ltd 磁気検出素子の製造方法
JPWO2008047715A1 (ja) * 2006-10-12 2010-02-25 日産化学工業株式会社 4層系積層体による半導体装置の製造方法
JP5057107B2 (ja) * 2006-10-12 2012-10-24 日産化学工業株式会社 4層系積層体による半導体装置の製造方法
JP2008305965A (ja) * 2007-06-07 2008-12-18 Spansion Llc 半導体装置の製造方法
WO2010146850A1 (ja) * 2009-06-18 2010-12-23 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP4971522B2 (ja) * 2009-06-18 2012-07-11 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP2012235124A (ja) * 2011-04-29 2012-11-29 Renesas Electronics Corp 半導体装置の製造方法
JP2015041624A (ja) * 2013-08-20 2015-03-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP2015110830A (ja) * 2013-11-05 2015-06-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
JP2017520908A (ja) * 2014-06-13 2017-07-27 インテル・コーポレーション 規則的なグリッドの選択的削減による縦型チャネルトランジスタ製造処理
US10361090B2 (en) 2014-06-13 2019-07-23 Intel Corporation Vertical channel transistors fabrication process by selective subtraction of a regular grid
KR20170018191A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102435855B1 (ko) 2015-08-06 2022-08-25 삼성전자주식회사 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2018010080A (ja) * 2016-07-12 2018-01-18 凸版印刷株式会社 位相シフト型フォトマスクブランク

Also Published As

Publication number Publication date
DE10252337A1 (de) 2003-05-22
TWI276153B (en) 2007-03-11
TW200405417A (en) 2004-04-01
US20030104704A1 (en) 2003-06-05
US7018930B2 (en) 2006-03-28

Similar Documents

Publication Publication Date Title
JP2003282550A (ja) 半導体素子の製造方法
US7446049B2 (en) Method for fabricating semiconductor device using amorphous carbon layer as sacrificial hard mask
US6524964B2 (en) Method for forming contact by using ArF lithography
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
US20040087164A1 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
US7442648B2 (en) Method for fabricating semiconductor device using tungsten as sacrificial hard mask
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
US6448179B2 (en) Method for fabricating semiconductor device
KR100551071B1 (ko) 반도체소자 제조방법
KR100939109B1 (ko) 반도체소자 제조방법
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
US20030003659A1 (en) Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
KR100816687B1 (ko) 패턴 형성 방법
JPH08153704A (ja) 半導体装置の製造方法
KR100955184B1 (ko) 반도체소자의 제조방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100753097B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100942980B1 (ko) 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317