KR100819636B1 - 반도체소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로,

반도체소자의 고집적화에 따라 높아진 캐패시터의 에스펙트비 ( aspect ratio ) 로 인하여 유발되는 저장전극간의 리닝 ( leaning ) 현상을 방지하기 위한 것이다.

본 발명은 반도체기판 상에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하고 전체표면상부에 저장전극 콘택플러그를 노출시키는 저장전극 영역이 정의된 저장전극용 산화막을 형성한 다음, 상기 저장전극 콘택플러그에 접속되는 저장전극을 상기 저장전극 영역에 형성하고 상기 저장전극 영역을 SOG ( spin on glass ) 절연막으로 매립한 다음, 상기 이웃하는 네 개의 저장전극 상측에 연결되는 섬형태의 보호막패턴을 형성하고 상기 보호막 패턴 사이로 노출되는 SOG 절연막 및 저장전극용 산화막을 습식방법으로 제거하는 구성으로 저장전극의 쓰러짐 현상을 방지하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 기술에 관한 것이다.

Description

반도체소자의 저장전극 형성방법{A method for forming a storage node of a semiconductor device}

도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.

도 2a 및 도 2b 는 종래기술에 따른 반도체소자의 저장전극을 도시한 단면 및 평면 셈사진.

도 3a 내지 도 3d 는 본 발명의 제1실시예에 반도체소자의 저장전극 형성방법을 도시한 단면도.

도 4 는 본 발명의 제2실시예에 반도체소자의 저장전극 형성방법을 도시한 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

11,41 : 하부절연층 13,43 : 저장전극 콘택플러그

15,45 : 식각장벽층 17,47 : 저장전극용 산화막

21,49 : 저장전극 영역 23 : 저장전극용 도전층

25,57 : 감광막패턴 27,59 : 가아드링

29,51 : 저장전극 53 : SOG 절연막

55 : 보호막

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 삼차원적 구조를 갖는 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보하는데 있어서, 높은 에스펙트비 ( aspect ratio ) 에 따른 저장전극간의 리닝 ( leaning ) 현상을 방지하며 저장전극을 형성하는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.

도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도 및 평면도로서, 가아드링 ( guard ring ) 이 구비되는 칩의 구석 부분을 도시한 것이다.

도 1a를 참조하면, 소자분리막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨)과 같은 하부구조물이 구비되는 반도체기판(11) 상에 저장전극 콘택플러그하부절연층(13)을 형성한다.

상기 하부절연층(13) 상부에 식각장벽층(15) 및 저장전극용 산화막(17)을 적층한다.

이때, 상기 식각장벽층(15)은 질화막으로 형성한다.

도 1b를 참조하면, 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 저장전극용 산화막(17) 및 식각장벽층(15)을 식각하여 상기 저장전극 콘택플러그(13)를 노출시키는 저장전극 영역(21)을 형성한다.

상기 저장전극 영역(21)을 포함한 전체표면상부에 저장전극용 도전층(23)을 일정두께 형성한다. 이때, 상기 저장전극용 도전층(23)은 폴리실리콘으로 형성한다.

도 1c를 참조하면, 전체표면상부에 감광막(도시안됨)을 형성하고 평탄화식각공정인 CMP 공정을 실시하여 셀 영역의 저장전극 영역(21) 내에 저장전극으로 사용될 저장전극용 도전층(23)을 남기고 셀의 에지부에 가아드링(27)을 구성하는 저장전극용 도전층을 남긴다.

상기 셀 영역의 저장전극용 도전층(23)을 노출시키는 감광막패턴(25)을 상기 가아드링(27) 상측에 형성한다.

도 1d 및 도 1e를 참조하면, 상기 감광막패턴(25)을 마스크로 하여 상기 셀 영역의 저장전극용 산화막(17)을 제거하고 상기 감광막패턴(25)을 제거함으로써 저 장전극(29) 및 가아드링(27)을 형성한다.

상기 도 1d 는 상기 도 1c 의 공정후에 저장전극용 산화막(17)이 제거된 것을 도시한 평면도이다.

상기 도 1f 는 상기 도 1e 의 평면도로서, 저장전극(29), 가아드링(27) 및 저장전극용 산화막(17) 만을 도시한 것이다.

도 2a 및 도 2b 는 종래기술에 따라 형성된 반도체소자의 저장전극을 도시한 단면 및 평면 셈사진으로서, 저장전극의 쓰러짐 현상으로 인하여 리닝 현상이 유발됨을 도시한다.

상기한 바와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 저장전극용 산화막의 제거 공정후 높은 에스펙스비를 갖는 저장전극이 쓰러져 이웃하는 저장전극들과 붙어 버리는 리닝 ( leaning ) 현상이 유발되어 소자의 특성 및 신뢰성을 저하시키고 그에 따른 소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 저장전극간의 리닝 ( leaning ) 현상이 유발되는 것을 방지하여 반도체소자의 수율, 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 저장전극 형성방법은,

반도체기판 상에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,

전체표면상부에 저장전극 콘택플러그를 노출시키는 저장전극 영역이 정의된 저장전극용 산화막을 형성하는 공정과,

상기 저장전극 콘택플러그에 접속되는 저장전극을 상기 저장전극 영역에 형성하고 상기 저장전극 영역을 SOG 절연막으로 매립하는 공정과,

상기 이웃하는 네 개의 저장전극 상측에 연결되는 섬형태의 보호막패턴을 형성하는 공정과,

상기 보호막 패턴 사이로 노출되는 SOG 절연막 및 저장전극용 산화막을 습식방법으로 제거하여 저장전극의 쓰러짐 현상을 방지하는 공정을 포함하는 것과,

상기 저장전극용 산화막은 PECVD ( plasma enhanced chemical vapor deposition, 이하에서 PECVD 라 함 ) 방법에 의한 TEOS ( tetra ethyl ortho silicate glass, 이하에서 TEOS 라 함 ) 산화막으로 형성하는 것과,

상기 보호막 패턴은 질화막으로 형성하는 것과,

상기 보호막 패턴은 800 ∼ 1200 Å 두께로 형성하는 것과,

상기 SOG 절연막 및 저장전극용 산화막의 제거 공정은 HF 용액을 이용하여 습식방법으로 실시하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 3a 내지 도 3d 는 본 발명의 제1실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 것으로, 도 3a 및 도 3c 는 단면도를 도시하고 도 3b 및 도 3d 는 상기 도 3a 및 도 3c 에 따른 평면도를 각각 도시한다.

도 3a 및 도 3b를 참조하면, 소자분리막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨)과 같은 하부구조물이 구비되는 반도체기판(41) 상에 저장전극 콘택플러그하부절연층(43)을 형성한다.

상기 하부절연층(43) 상부에 식각장벽층(45) 및 저장전극용 산화막(47)을 적층한다.

이때, 상기 식각장벽층(45)은 질화막으로 형성하고, 상기 저장전극용 산화막(47)은 PECVD ( plasma enhanced chemical vapor deposition, 이하에서 PECVD 라 함 ) 방법의 TEOS ( tetra ethyl ortho silicate glass, 이하에서 TEOS 라 함 ) 산화막으로 형성한다.

그 다음, 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 저장전극용 산화막(47) 및 식각장벽층(45)을 식각하여 상기 저장전극 콘택플러그(43)를 노출시키는 저장전극 영역(49)을 형성한다.

상기 저장전극 영역(49)을 포함한 전체표면상부에 저장전극용 도전층(도시안됨)을 일정두께 형성한다. 이때, 상기 저장전극용 도전층은 폴리실리콘으로 형성한다.

전체표면상부에 SOG 절연막(53)을 형성하고 평탄화식각공정인 CMP ( chemical mechanical polishing ) 공정을 실시하여 셀 영역의 저장전극 영역(49) 내에 저장전극으로 사용될 저장전극용 도전층을 남겨 저장전극(51)을 형성하고 셀 영역의 에지부에 저장전극용 도전층으로 형성되는 가아드링(59)을 형성한다.

이때, 상기 SOG 절연막(53)은 상기 저장전극 영역(49) 내부를 매립한 상태로 형성된다.

상기 SOG 절연막(53)은 후속 공정에서 저장전극용 산화막(47)과 동시에 제거할 수 있으며, 후속 공정으로 형성될 보호막, 즉 질화막의 증착공정시 변형이 되지 않아 공정 상의 특성 열화를 방지한다. 참고로, 상기 SOG 절연막(53) 대신 감광막을 사용하는 경우는 질화막의 증착공정시 상기 감광막이 변형되어 소자의 특성이 열화된다.

그 다음, 전체표면상부에 보호막(55)인 질화막을 800 ∼ 1200 Å 두께로 형성한다.

상기 보호막(55) 상부에 감광막패턴(57)을 형성한다.

이때, 상기 감광막패턴(57)은 셀 영역의 에지부에 형성된 가아드링(59) 상을 도포하는 동시에 상기 셀 영역에서 이웃하는 네 개의 저장전극(51)과 중첩되는 섬형태로 형성한다. 여기서, 상기 이웃하는 네 개의 저장전극(51)과 상기 감광막패턴(57)은 상기 감광막패턴(57)을 기준으로 "X" 형태를 이룬다. 상기 "X" 자 형태는 이웃하는 "X" 자 형태와 이격된 섬형태로 구비된다.

상기 도 3b 는 상기 도 3a 의 평면도로서, 상기 도 3a에서 상기 저장전극(51)과 감광막패턴(57) 만을 도시한 것이다.

도 3c 및 도 3d를 참조하면, 상기 감광막패턴(57)을 마스크로 하여 상기 보호막(55)을 식각하여 보호막(55)패턴을 형성한다.

상기 보호막(55)패턴 사이로 노출되는 SOG 절연막(53) 및 저장전극용 산화막(47)을 식각한다. 이때, 상기 감광막패턴(57)의 식각후 실시하거나 식각 공정없이 실시한다.

상기 SOG 절연막(53) 및 저장전극용 산화막(47)의 식각공정은 HF 용액을 이용한 습식방법으로 실시함으로써 이웃하는 네 개의 저장전극(51) 상측 끝부분에 섬형태의 보호막(55)패턴을 형성하여 상기 저장전극(51)의 쓰러짐 현상을 방지한다.

상기 도 3d 는 상기 도 3c 의 평면도로서, 상기 도 3c 에서 상기 저장전극(51)과 보호막(55)패턴 만을 도시한 것이다.

도 4 는 본 발명의 제2실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도로서, 상기 제1실시예에 도시된 섬형태의 보호막(55) 대신 라인 형태의 보호막을 형성할 수 있음을 도시한 것이다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 높은 에스펙트비를 갖는 저장전극이 형성될 셀 영역에 이웃하는 네 개의 저장전극 상측에 연결되는 섬형태의 보호막 패턴을 형성하여 저장전극의 쓰러짐으로 인한 리닝 현상을 방지함으로써 반도체소자의 고집적화에 따른 정전용량을 확보할 수 있는 효과를 제공한다.

Claims (5)

1. 반도체기판 상에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,

   전체표면상부에 저장전극 콘택플러그를 노출시키는 저장전극 영역이 정의된 저장전극용 산화막을 형성하는 공정과,

   상기 저장전극 콘택플러그에 접속되는 저장전극을 상기 저장전극 영역에 형성하고 상기 저장전극 영역을 SOG 절연막으로 매립하는 공정과,

   상기 이웃하는 네 개의 저장전극 상측에 연결되는 섬형태의 보호막패턴을 형성하는 공정과,

   상기 보호막 패턴 사이로 노출되는 SOG 절연막 및 저장전극용 산화막을 습식방법으로 제거하여 저장전극의 쓰러짐 현상을 방지하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 저장전극용 산화막은 PECVD 방법에 의한 TEOS 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
3. 제 1 항에 있어서,

   상기 보호막 패턴은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
4. 제 1 항에 있어서,

   상기 보호막 패턴은 800 ∼ 1200 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
5. 제 1 항에 있어서,

   상기 SOG 절연막 및 저장전극용 산화막의 제거 공정은 HF 용액을 이용하여 습식방법으로 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.

Images