CN114171382A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114171382A
CN114171382A CN202010955122.1A CN202010955122A CN114171382A CN 114171382 A CN114171382 A CN 114171382A CN 202010955122 A CN202010955122 A CN 202010955122A CN 114171382 A CN114171382 A CN 114171382A
Authority
CN
China
Prior art keywords
layer
forming
partition
core layer
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010955122.1A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010955122.1A priority Critical patent/CN114171382A/zh
Publication of CN114171382A publication Critical patent/CN114171382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层表面形成第一核心层；在所述第一核心层侧壁面形成第一侧墙；在形成所述第一侧墙后，在所述待刻蚀层表面形成第二核心层，所述第一侧墙间隔所述第一核心层和所述第二核心层；形成第一隔断结构和第二隔断结构中的至少一者，所述第一隔断结构位于所述第一核心层内，所述第二隔断结构位于所述第二核心层内。从而，可以形成更小的互连结构的端末间距，且使互连结构的端末间距与预期目标相符。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着电路集成度的提高和规模的增大，电路中的单元器件尺寸不断缩小，对集成电路制造工艺的要求不断提高，例如关键尺寸持续减小，芯片制造对光刻分辨率要求越来越高。而随着设计尺寸的不断缩小，设计图形的最小分辨率已超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据国际半导体技术蓝图所示，双重图形化技术(DPT)、极紫外线技术(EUV)、电子束直写(EBL)等技术方案都被业界寄予了厚望。
现有两次图形化工艺包括多种，其中采用LELE(Litho-Etch-Litho-Etch，光刻-刻蚀-光刻-刻蚀)工艺的两次图形化工艺方法是现有多种两次图形化工艺方法中比较常见的一种。LELE工艺方法需要将版图拆分为两部分，然后分别通过两个分离的光刻刻蚀步骤各产生其中的一部分图形。然而，光刻、刻蚀和沉积工艺都会产生EPE(Edge PlacementError，边缘放置误差)，从而导致层间的垂直对准偏差，EPE的出现最终会影响形成的半导体器件的性能。为了减小EPE，提出了基于侧墙工艺的图案化技术，例如基于侧墙工艺的自对准LELE技术。
目前采用基于侧墙的自对准LELE工艺形成金属线时，通常先形成第一槽，再在第一槽内壁形成侧墙，侧墙用于第二次光刻时的对准参照，从而实现第二次光刻刻蚀形成第二槽的自对准，减小EPE，然后再依靠第一槽和第一槽内壁的侧墙、以及第二槽对基底进行图形化。
然而，现有技术中形成的金属线仍存在问题。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，可以形成更小的导电结构的端末间距，且使导电结构的端末间距与预期目标相符。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层表面形成第一核心层；在所述第一核心层侧壁面形成第一侧墙；在形成所述第一侧墙后，在所述待刻蚀层表面形成第二核心层，所述第一侧墙间隔所述第一核心层和所述第二核心层；形成第一隔断结构和第二隔断结构中的至少一者，所述第一隔断结构位于所述第一核心层内，所述第二隔断结构位于所述第二核心层内。
可选的，形成所述第一隔断结构的方法包括：在形成所述第一侧墙前，刻蚀所述第一核心层，在所述第一核心层内形成第一隔断开口，所述第一隔断开口底部暴露出所述待刻蚀层表面，并且，在第一核心层延伸方向的垂直方向上，所述第一隔断开口贯穿所述第一核心层。
可选的，形成所述第一侧墙和第一隔断结构的方法包括：在所述待刻蚀层表面、所述第一核心层表面、以及第一隔断开口内形成第一材料层，所述第一材料层充满所述第一隔断开口；刻蚀所述第一材料层，直至暴露出所述待刻蚀层表面、以及第一核心层顶面。
可选的，形成所述第一隔断开口的方法包括：在所述第一核心层侧壁面和顶面、以及待刻蚀层表面形成第一牺牲层；在所述第一牺牲层表面形成第一隔断开口图形化层，所述第一隔断开口图形化层内具有第一开口，所述第一开口横跨所述第一核心层，所述第一开口暴露出部分第一牺牲层表面；以所述第一隔断开口图形化层为掩膜，刻蚀所述第一牺牲层以及所述第一核心层，直至暴露出待刻蚀层表面。
可选的，形成所述第一隔断结构的方法还包括：在所述第一牺牲层表面、以及所述第一隔断开口内形成第一隔断材料层；平坦化所述第一隔断材料层和第一牺牲层，直至暴露出第一核心层顶面。
可选的，形成所述第二隔断结构的方法包括：在所述第二核心层内形成第二隔断开口，所述第二隔断开口底部暴露出所述待刻蚀层表面，在第二核心层延伸方向的垂直方向上，所述第二隔断开口贯穿所述第二核心层，所述第二隔断开口的侧壁面还暴露出所述第一侧墙的表面；在所述第二隔断开口内形成所述第二隔断结构。
可选的，形成所述第二隔断开口的方法包括：在所述第一核心层顶面、第一侧墙表面、第二核心层顶面和侧壁面、以及待刻蚀层表面形成第二牺牲层；在所述第二牺牲层表面形成第二隔断开口图形化层，所述第二隔断开口图形化层内具有第二开口，所述第二开口横跨所述第二核心层，并且，所述第二开口暴露出部分第二牺牲层表面；以所述第二隔断开口图形化层为掩膜，刻蚀所述第二牺牲层以及第二核心层，直至暴露出所述待刻蚀层表面。
可选的，所述在第二隔断开口内形成第二隔断结构的方法包括：在所述第二牺牲层表面以及第二隔断开口内形成第二隔断材料层，所述第二隔断材料层表面高于所述第二牺牲层表面；平坦化所述第二隔断材料层，直至暴露出所述第二牺牲层表面，形成初始第二隔断结构。
可选的，所述在第二隔断开口内形成第二隔断结构的方法还包括：在所述初始第二隔断结构表面、第二核心层顶面和侧壁面、第一侧墙表面、第一核心层顶面形成初始保护层，所述初始保护层表面高于或齐平于所述初始第二隔断结构顶面；刻蚀所述初始保护层和初始第二隔断结构，直至暴露出第一核心层顶面。
可选的，还包括：在所述第一侧墙侧壁面、第二隔断结构侧壁面、以及第二核心层部分侧壁面形成第二侧墙。
可选的，形成所述第二侧墙的方法包括：在形成所述第二隔断开口之前，在所述第一核心层顶面和侧壁面、第一侧墙表面、第二核心层顶面和侧壁面、以及待刻蚀层表面形成第二侧墙材料层；在以所述第二隔断开口图形化层为掩膜，刻蚀第二核心层之前，去除所述第二开口的底部与第二核心层顶面之间的第二侧墙材料层；在刻蚀所述初始保护层和初始第二隔断结构的同时，去除高于第一核心层顶面的第二侧墙材料层。
可选的，还包括：在所述待刻蚀层表面形成保护层，所述保护层还位于所述第一侧墙侧壁面以及第二核心层至少部分侧壁面；在形成所述保护层后，并且，在形成所述第一隔断结构和第二隔断结构后，去除所述第一核心层和第二核心层；在去除所述第一核心层和第二核心层后，以所述保护层、第一侧墙、第一隔断结构和第二隔断结构为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成多个导电开口；在每个所述导电开口内形成导电结构。
可选的，所述第一核心层的材料包括：无定型硅、多晶硅、单晶硅、氧化硅、氮化硅、无定型碳、碳化硅和碳氧化硅中的一种或多种的组合。
可选的，所述第二核心层的材料包括旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、无定型碳一种或多种的组合。
可选的，所述第一隔断结构的材料包括：低温氧化物、氧化钛、氧化硅、氮化硅、碳化硅和氧化铝中的一种或多种的组合。
可选的，所述第二隔断结构的材料包括：低温氧化物、氧化钛、氧化硅、氮化硅、碳化硅和氧化铝中的一种或多种的组合。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，第一核心层和第二核心层用于向待刻蚀层传递导电开口的图形，所述导电开口为形成导电结构提供空间。由于形成第一隔断结构和第二隔断结构中的至少一者，所述第一隔断结构位于所述第一核心层内，所述第二隔断结构位于所述第二核心层内，因此，通过第一隔断结构隔断了第一核心层，通过第二隔断结构隔断了第二核心层。后续刻蚀待刻蚀层形成导电开口时，通过第一隔断结构的遮挡，能够使第一核心层所传递的导电开口图形中，相邻的导电开口的端末间距与第一隔断结构的宽度一致。同样的，通过第二隔断结构的遮挡，能够使第二核心层所传递的导电开口图形中，相邻的导电开口的端末间距与第二隔断结构的宽度一致。从而，通过定义第一隔断结构或第二隔断结构的形状，相邻的导电结构的端末间距不受第一侧墙的限制，能够更小且与预期目标相符。
附图说明
图1至图5是一种半导体结构的形成方法各步骤的结构示意图；
图6至图37是本发明一实施例的半导体结构的形成过程各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的金属线仍存在问题。以下将结合附图进行具体说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图5是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供待刻蚀层100，所述待刻蚀层100包括若干第一区I和若干第二区II，所述第一区I和第二区II沿第一方向X相间排布，且相邻的所述第一区I和所述第二区II邻接。
请参考图2，在所述第一区I和所述第二区II上形成第一掩膜层101；在所述第一区I的第一掩膜层101内形成若干相互分立第一槽102，在第二方向Y上相邻的所述第一槽102之间的末端距离为d1，所述第二方向Y垂直于所述第一方向X；在所述第一槽102的侧壁形成侧墙103。
请参考图3，在所述第一掩膜层101上形成第一图形层104，所述第一图形层104具有多个开口105，所述开口105暴露出部分所述第二区II上的所述第一掩膜层101的顶部表面、以及所述第一槽102侧壁的部分所述侧墙103的顶部表面。
请参考图4，以所述第一图形层104为掩膜，刻蚀所述开口105暴露出的所述第一掩膜层101，在所述第二区II上的所述第一掩膜层101内形成若干相互分立的第二槽106，所述第二槽106的侧壁暴露出所述侧墙103；在形成所述第二槽106之后，去除所述第一图形层104。
请参考图5，刻蚀所述第一槽102底部的所述待刻蚀层100，在所述待刻蚀层100中形成第一目标槽(图未示)；刻蚀所述第二槽106底部的所述待刻蚀层100，在待刻蚀层100中形成第二目标槽(图未示)；在所述第一目标槽中形成第一导电层107，在所述第二方向Y上相邻的第一导电层107之间的末端距离为d2；在所述第二目标槽中形成第二导电层108。
在本实施例中，通过在所述第一槽102的侧壁形成所述侧墙103，所述侧墙103用做后续第二次光刻-刻蚀形成所述第二槽106时的对准参照，从而减小所述第二槽106的边缘放置误差。
在本实施例中，相邻的所述第一槽102之间的末端距离d1(Head to Head，HTH)为后续形成的相邻所述第一导电层107之间的预期目标末端距离，然而，由于形成的所述侧墙103位于所述第一槽102的内部，后续在所述第一槽102内填充金属形成所述第一导电层107时，相邻的所述第一导电层107之间的末端距离d2为相邻的所述第一槽102的末端距离d1和两个所述侧墙103的厚度总和，导致形成的所述第一导电层107的HTH尺寸d2无法满足最小尺寸要求，与预期目标不符。
在此基础上，本发明提供一种半导体结构的形成方法，通过形成第一隔断结构和第二隔断结构中的至少一者，所述第一隔断结构位于所述第一核心层内，所述第二隔断结构位于所述第二核心层内。从而，可以形成更小的互连结构的端末间距，且使互连结构的端末间距与预期目标相符。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图37是本发明一实施例的半导体结构的形成过程各步骤的结构示意图。
请参考图6和图7，图7是图6中沿A1-A2方向的剖面结构示意图，提供待刻蚀层。
在本实施例中，所述待刻蚀层包括：基底200以及位于所述基底200上的第一掩膜层202。
本实施例中，所述基底200的材料为低K介质层(K小于等于3.9)；在其他实施例中，所述基底的材料包括氧化硅。
所述第一掩膜层202的材料包括：氧化硅、氮化硅、氮化钛、氧化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝和氮化铝中的一种或多种组合。在本实施例中，所述第一掩膜层202的材料为氧化硅。
在本实施例中，所述待刻蚀层还包括底层硬掩膜层201，所述底层硬掩膜层201位于所述基底200上，所述第一掩膜层202位于所述底层硬掩膜层201上。
所述底层硬掩膜层201的作用在于：所述底层硬掩膜层201可作为后续平坦化导电膜的停止层；所述底层硬掩膜层201的材料为硬掩膜材料，因此后续刻蚀形成导电开口时，所述底层硬掩膜层201的刻蚀损耗较小，因此将所述底层硬掩膜层201中图形传递到所述基底200的过程中，图形传递的稳定性较高。
所述底层硬掩膜层201可以是单层结构或多层结构，所述底层硬掩膜层201的材料包括氧化硅、氮化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝或氮化铝的其中一种或多种组合。在本实施例中，所述底层硬掩膜层201的材料为氮化钛。
请继续参考图6和图7，在所述待刻蚀层表面形成第一核心层210。
第一核心层210和以及后续形成的第二核心层用于向待刻蚀层传递导电开口的图形，所述导电开口为形成导电结构提供空间。
具体而言，在本实施例中，在所述第一掩膜层202表面形成第一核心层210。
在本实施例中，所述第一核心层210在第一方向X上延伸。
在本实施例中，所述第一核心层210的形成方法包括：在所述待刻蚀层上形成第一核心材料层(未图示)；在所述第一核心材料层上形成初始第一核心图形化层(未图示)；在所述初始第一核心图形化层上形成光刻胶层(未图示)；采用极紫外光源对所述光刻胶层进行曝光处理，在所述光刻胶层内形成暴露出部分所述初始第一核心图形化层的第一核心光刻开口(未图示)；在形成所述第一核心光刻开口之后，以所述光刻胶层为掩膜刻蚀所述初始第一核心图形化层，直至暴露出所述第一核心材料层的顶部表面为止，形成第一核心图形化层；以所述第一核心图形化层为掩膜刻蚀所述第一核心材料层，形成所述第一核心层210。
所述第一核心层210的材料包括无定形硅、多晶硅、单晶硅、氧化硅、氮化硅、无定型碳、碳化硅和碳氧化硅中的一种或多种的组合。
接着，在所述第一核心层210侧壁面形成第一侧墙，并且，在所述第一核心层210内形成第一隔断结构。具体形成第一侧墙和第一隔断结构的过程请参考图8至图12。
请参考图8，图8与图7的视图方向相同，在所述第一核心层210侧壁面和顶面、以及待刻蚀层表面形成第一牺牲层221；在所述第一牺牲层221表面形成第一隔断开口图形化层222，所述第一隔断开口图形化层222内具有第一开口223，所述第一开口223横跨所述第一核心层210，所述第一开口223暴露出部分第一牺牲层221表面。
所述第一牺牲层221的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、氧化硅，氮氧化硅和无定形碳中一种或多种的组合。
在本实施例中，所述第一牺牲层221的材料为旋涂有机物。
所述第一隔断开口图形化层222的材料包括光刻胶。
在本实施例中，所述第一牺牲层221和第一隔断开口图形化层222之间还具有抗反射层(未图示)。
所述抗反射层的材料包括含硅有机抗反射层(Si-ARC)和底部抗放射层(BARC)中的一种或多种组合。
在本实施例中，形成第一牺牲层221的工艺包括旋涂工艺。
在其他实施例中，形成第一牺牲层的工艺包括沉积工艺，例如是化学气相沉积工艺，物理气相沉积工艺或是原子层沉积工艺等。
请参考图9和图10，图10是图9中沿A1-A2方向的剖面结构示意图，以所述第一隔断开口图形化层222为掩膜，刻蚀所述第一牺牲层221以及所述第一核心层210，直至暴露出待刻蚀层表面，在所述第一核心层210内形成第一隔断开口211，所述第一隔断开口211底部暴露出所述待刻蚀层表面，并且，在第二方向Y上，所述第一隔断开口211贯穿所述第一核心层210。
所述第二方向Y与第一方向X相互垂直。
所述第一隔断开口211为后续形成第一隔断结构提供空间。
在本实施例中，刻蚀所述第一牺牲层221以及第一核心层210的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
在本实施例中，在形成第一隔断开口211后，去除所述第一牺牲层221和所述第一隔断开口图形化层222。
请参考图11和图12，图12是图11中沿A1-A2方向的剖面结构示意图，在所述第一核心层210内形成第一隔断结构231；在所述第一核心层210侧壁面形成第一侧墙232。
具体而言，本实施例中，形成所述第一侧墙232和第一隔断结构231的方法包括：在所述待刻蚀层表面、所述第一核心层210表面、以及第一隔断开口211内形成第一材料层(未图示)，所述第一材料层充满所述第一隔断开口；刻蚀所述第一材料层，直至暴露出所述待刻蚀层表面、以及第一核心层210顶面。
形成所述第一材料层的工艺包括沉积工艺，例如化学气相沉积工艺、物理气相沉积工艺或是原子层沉积工艺等。
刻蚀所述第一材料层的工艺包括回刻蚀工艺。
在本实施例中，所述回刻蚀工艺包括各向异性的干法刻蚀工艺。
在其他实施例中，分别形成第一侧墙和第一隔断结构。具体而言，形成第一隔断结构的方法还包括：在形成第一隔断开口后，在第一牺牲层表面、以及第一隔断开口内形成第一隔断材料层；平坦化所述第一隔断材料层和第一牺牲层，直至暴露出第一核心层顶面。形成第一侧墙的方法包括：在形成第一隔断结构之后，去除所述第一牺牲层；在去除所述第一牺牲层后，在所述待刻蚀层表面、第一核心层表面、以及第一隔断结构表面形成第一侧墙材料层；回刻蚀第一侧墙材料层，直至暴露出待刻蚀层表面、第一核心层顶面、以及第一隔断结构顶面，形成第一侧墙。从而，第一隔断结构和第一侧墙的材料选择更自由，即，第一隔断结构和第一侧墙能够选择不同的材料。
在本实施例中，所述第一侧墙232和第一隔断结构231的材料相同。
所述第一隔断结构231的材料包括：低温氧化物、氧化钛、氧化硅、氮化硅、碳化硅和氧化铝中的一种或多种的组合。
所述第一隔断结构231的材料与后续形成的第二隔断结构的材料不同。
在本实施例中，所述第一隔断结构231的材料为氧化钛。
接着，在形成所述第一侧墙232后，在所述待刻蚀层表面形成第二核心层，所述第一侧墙232间隔所述第一核心层210和所述第二核心层。具体形成第二核心层的过程请参考图13至图15。
请参考图13和图14，图14是图13中沿B1-B2方向的剖面结构示意图，在所述待刻蚀层表面、所述第一核心结构210表面、第一侧墙232表面、以及第一隔断结构231表面形成第二核心材料层240；在所述第二核心材料层240表面形成第二核心图形化层241，所述第二核心图形化层沿241第一方向X延伸，且覆盖部分与所述第一侧墙232邻接的第二核心材料层240表面。
所述第二核心材料层240的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、无定型碳中一种或多种的组合。
所述第二核心材料层240为后续形成第二核心层提供材料。相应的，第二核心层的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、无定型碳中一种或多种的组合。
在本实施例中，所述第二核心材料层240的材料为旋涂碳。相应的，第二核心层的材料为旋涂碳。
所述第二核心图形化层241的材料包括光刻胶。
在本实施例中，所述第二核心材料层240表面还具有抗反射层(未图示)。
所述抗反射层的材料包括含硅有机抗反射层和底部抗放射层中的一种或多种组合。
在本实施例中，形成第二核心材料层240的工艺包括旋涂工艺。
在其他实施例中，形成第二核心材料层的工艺包括沉积工艺，例如是化学气相沉积工艺，物理气相沉积工艺或是原子层沉积工艺等。
请参考图15和图16，图16是图15中沿B1-B2方向的剖面结构示意图，以所述第二核心图形化层241为掩膜，刻蚀所述第二核心材料层240，直至暴露出所述待刻蚀层表面，在所述待刻蚀层表面形成第二核心层242，所述第一侧墙232间隔所述第一核心层210和所述第二核心层242。
在本实施例中，刻蚀所述第二核心材料层240的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
在本实施例中，在形成第二核心层242后，去除所述第二核心图形化层241。
接着，在所述第二核心层242内形成第二隔断结构。具体形成第二隔断结构的过程请参考图17至图31。
请参考图17，图17与图16是相同的视图方向，在所述第一核心层210顶面和侧壁面、第一侧墙232表面、第二核心层242顶面和侧壁面、以及待刻蚀层表面形成第二侧墙材料层250。
所述第二侧墙材料层250为后续形成第二侧墙提供材料。
通过形成所述第二侧墙材料层250，能够更好地在后续的沉积、刻蚀等工艺的过程中，保护第一核心层210、第二核心层242、第一侧墙232、以及第一隔断结构231受到损害，并且，还能够使第二核心层242与第二牺牲层之间相互隔离，减少后续形成第二牺牲层的工艺对所述第二核心层242的影响。
在本实施例中，所述第二侧墙材料层250的材料与所述第二核心层242的材料不同，并且，所述第二侧墙材料层250的材料与后续形成的第二牺牲层的材料也不同，从而，通过所述第二侧墙材料层250能够较好地使第二核心层242与第二牺牲层之间相互隔离。
所述第二侧墙材料层250的材料包括：低温氧化物、氧化钛、氧化硅、氮化硅、碳化硅和氧化铝中的一种或多种的组合。
在本实施例中，所述第二侧墙材料层250的材料为氧化硅。
在其他实施例中，不形成所述第二侧墙材料层。
请参考图18和图19，图19是图18中沿C1-C2方向的剖面结构示意图，在所述第一核心层210顶面、第一侧墙232表面、第二核心层242顶面和侧壁面、以及待刻蚀层表面形成第二牺牲层260；在所述第二牺牲层260表面形成第二隔断开口图形化层261，所述第二隔断开口图形化层261内具有第二开口262，所述第二开口262横跨所述第二核心层242，并且，所述第二开口262暴露出部分第二牺牲层260表面。
所述第二牺牲层260，一方面，为形成第二隔断开口图形化层261提供更为平坦的表面，以提高形成的第二隔断开口图形化层261的图形精度、增加图形传递的稳定性；另一方面，能够在后续形成初始隔断结构的过程中，保护第一侧墙232、第一隔断结构231、第一核心层210、以及第二核心层242，从而减少刻蚀等过程对第一侧墙232、第一隔断结构231、第一核心层210、以及第二核心层242的损害。
所述第二牺牲层260的材料包括：旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、氧化硅，氮氧化硅和无定形碳中一种或多种的组合。
在本实施例中，所述第二牺牲层260的材料为旋涂碳。
所述第二隔断开口图形化层261的材料包括光刻胶。
在本实施例中，所述第二牺牲层260和第二隔断开口图形化层261之间还具有抗反射层(未图示)。
所述抗反射层的材料包括含硅有机抗反射层和底部抗放射层中的一种或多种组合。
在本实施例中，形成第二牺牲层260的工艺包括旋涂工艺。
在其他实施例中，形成第二牺牲层的工艺包括沉积工艺，例如是化学气相沉积工艺，物理气相沉积工艺或是原子层沉积工艺等。
请参考图20和图22，图21是图20中沿C1-C2方向的剖面结构示意图，图22是图20中沿D1-D2方向的剖面结构示意图，以所述第二隔断开口图形化层261为掩膜，刻蚀所述第二牺牲层260以及第二核心层242，直至暴露出所述待刻蚀层表面，在所述第二核心层242内形成第二隔断开口263。
具体而言，所述第二隔断开口263底部暴露出所述待刻蚀层表面，在第二核心层242延伸方向的垂直方向上(在第二方向Y上)，所述第二隔断开口263贯穿所述第二核心层242，所述第二隔断开口242的侧壁面还暴露出所述第一侧墙232的表面。
所述第二隔断开口263为后续形成第二隔断结构提供空间。
在本实施例中，刻蚀所述第二牺牲层260以及第二核心层242的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
在本实施例中，在形成第二隔断开口263后，去除所述第二隔断开口图形化层261。
在本实施例中，由于形成了第二侧墙材料层250，因此，在以所述第二隔断开口图形化层261为掩膜，刻蚀第二核心层242之前，去除所述第二开口262的底部与第二核心层242顶面之间的第二侧墙材料层250。
去除所述第二开口262的底部与第二核心层242顶面之间的第二侧墙材料层250的工艺包括各向异性的干法刻蚀工艺。
请参考图23至图26，图24是图23中沿B1-B2方向的剖面结构示意图，图25是图23中沿D1-D2方向的剖面结构示意图；图26是图23中沿C1-C2方向的剖面结构示意图，在所述第二牺牲层260表面以及第二隔断开口263内形成第二隔断材料层(未图示)，所述第二隔断材料层表面高于所述第二牺牲层260表面；平坦化所述第二隔断材料层，直至暴露出所述第二牺牲层260表面，形成初始第二隔断结构270。
形成所述第二隔断材料层的工艺包括旋涂工艺或沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或是原子层沉积工艺等。
平坦化所述第二隔断材料层的工艺包括回刻蚀工艺或是化学机械研磨工艺等，所述回刻蚀工艺例如采用干法刻蚀工艺或是湿法刻蚀工艺中的至少一种实现。
所述初始第二隔断结构270为后续形成第二隔断结构提供材料。
所述初始第二隔断结构270的材料包括：低温氧化物、氧化钛、氧化硅、氮化硅、碳化硅和氧化铝中的一种或多种的组合。相应的，第二隔断结构的材料包括：低温氧化物、氧化钛、氧化硅、氮化硅、碳化硅和氧化铝中的一种或多种的组合。
在本实施例中，所述初始第二隔断结构270的材料为氧化硅。相应的，第二隔断结构的材料为氧化硅。
在本实施例中，形成所述初始第二隔断结构270后，去除所述第二牺牲层260。
在本实施例中，去除所述第二牺牲层260的工艺包括：干法刻蚀工艺或是湿法刻蚀工艺中的至少一种。
请参考图27，图27与图25的视图方向相同，在所述初始第二隔断结构270表面、第二核心层242顶面和侧壁面、第一侧墙232表面、第一核心层210顶面形成初始保护层280，所述初始保护层280表面高于或齐平于所述初始第二隔断结构270顶面。
一方面，所述初始保护层280在后续形成第二隔断结构270的刻蚀过程中，能够保护第一核心层210、第一隔断结构231、以及第一侧墙232，减少所述刻蚀过程对第一核心层210、第一隔断结构231、以及第一侧墙232造成的损伤。另一方面，由于所述初始保护层280表面高于或齐平于所述初始第二隔断结构270顶面，因此，能够在后续刻蚀初始第二隔断结构270以形成第二隔断结构时，为所述刻蚀工艺提供刻蚀余量。
在本实施例中，形成所述初始保护层280的工艺包括旋涂工艺。
在其他实施例中，形成所述初始保护层280的工艺包括沉积工艺，例如是化学气相沉积工艺、物理气相沉积工艺或是原子层沉积工艺等。
在本实施例中，所述初始保护层280的材料包括旋涂氧化硅。
请参考图28至图31，图29是图28中沿B1-B2方向的剖面结构示意图，图30是图28中沿D1-D2方向的剖面结构示意图，图31是图28中沿C1-C2方向的剖面结构示意图，刻蚀所述初始保护层280和初始第二隔断结构270，直至暴露出第一核心层242顶面，在所述待刻蚀层表面形成保护层281，并在所述第二隔断开口263内形成第二隔断结构271。
所述第二隔断结构271位于所述第二核心层242内，且所述第二隔断结构271沿第二方向Y，贯穿所述第二核心层242。
所述保护层281还位于所述第一侧墙231侧壁面以及第二核心层242至少部分侧壁面。
在本实施例中，刻蚀所述初始保护层280和初始第二隔断结构270的方式为回刻蚀工艺，所述回刻蚀工艺包括干法刻蚀工艺或是湿法刻蚀工艺中的至少一种。
综上，本实施例中形成了第一隔断结构231和第二隔断结构272，所述第一隔断结构231位于所述第一核心层210内，所述第二隔断结构272位于所述第二核心层242内。
由于形成第一隔断结构231和第二隔断结构271，所述第一隔断结构231位于所述第一核心层210内，所述第二隔断结构231位于所述第二核心层242内，因此，通过第一隔断结构231隔断了第一核心层210，通过第二隔断结构271隔断了第二核心层242。后续刻蚀待刻蚀层形成导电开口时，通过第一隔断结构231的遮挡，能够使第一核心层210所传递的导电开口的图形中，相邻的导电开口的端末间距M1(如图32所示)与第一隔断结构231的宽度一致。同样的，通过第二隔断结构271的遮挡，能够使第二核心层242所传递的导电开口的图形中，相邻的导电开口的端末间距M2(如图32所示)与第二隔断结构271的宽度一致。从而，通过定义第一隔断结构231和第二隔断结构271的形状，相邻的导电结构的端末间距不受第一侧墙232的限制，能够更小且与预期目标相符。
同时，相邻的导电结构的末端间距(间距M1、间距M2)与预期目标相符，因此相应的导电结构的长度能够增加，增加了导电结构的表面积，从而，后续在形成与导电结构连接的导电插塞时，导电插塞可与导电结构接触的位置的范围更大，即导电插塞的落点的范围更大，进而，增大了形成导电插塞的工艺窗口，降低了形成导电插塞的工艺难度。
不仅如此，光刻工艺中，为了避免图形的端末连接的缺陷，相邻图形的端末间距的极限尺寸通常受到限制，导致设计相邻图形的端末间距时受到限制较多，形成的相邻图形的端末间距较大。本实施例中，由于通过第一隔断结构231定义相邻的导电结构的端末间距，因此，所述导电结构的端末间距不受光刻工艺中的端末连接缺陷的限制，有利于形成端末间距更小的导电结构，以与预期目标相符。
在另一实施例中，形成第二隔断结构，不形成第一隔断结构。同样的，通过定义第二隔断结构的形状，由第二核心层和第二隔断结构的图形定义的相邻的导电结构的端末间距不受第一侧墙的限制，能够更小且与预期目标相符。
在又一实施例中，形成第一隔断结构，不形成第二隔断结构。同样的，通过定义第一隔断结构的形状，由第一核心层和第一隔断结构的图形定义的相邻的导电结构的端末间距不受第一侧墙的限制，能够更小且与预期目标相符。
在本实施例中，在刻蚀所述初始保护层280和初始第二隔断结构270的同时，去除高于第一核心层210顶面的第二侧墙材料层250，在所述第一侧墙232侧壁面、第二隔断结构271侧壁面、以及第二核心层242部分侧壁面形成第二侧墙251。
请参考图32，在形成所述保护层281后，并且，在形成所述第一隔断结构231以及第二隔断结构271后，去除所述第一核心层210以及第二核心层242。
需要说明的是，在另一实施例中，由于不形成第一隔断结构，因此，所述在形成所述第一隔断结构以及第二隔断结构后，去除所述第一核心层以及第二核心层是指：在形成第二隔断结构后，去除所述第一核心层以及第二核心层。同样的，在又一实施例中，由于不形成第二隔断结构，因此，所述在形成所述第一隔断结构以及第二隔断结构后，去除所述第一核心层以及第二核心层是指：在形成第一隔断结构后，去除所述第一核心层以及第二核心层。
在本实施例中，去除所述第一核心层210和第二核心层242的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
接着，以所述保护层281、第一侧墙232、第一隔断结构231和第二隔断结构271为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成多个导电开口。具体形成多个所述导电开口的过程请参考图33至图35。
请参考图33和图34，图34是图33中沿B1-B2方向的剖面结构示意图，在去除所述第一核心层210和第二核心层242后，以所述保护层281、第一侧墙232、第一隔断结构231和第二隔断结构271为掩膜，刻蚀所述第一掩膜层202，直至暴露出底层硬掩膜层201表面，在所述第一掩膜层202内形成多个第一导电掩膜开口301。
在本实施例中，在形成多个第一导电掩膜开口301之后，去除保护层281、第一侧墙232、第一隔断结构231和第二隔断结构271。在其他实施例中，在形成多个第一导电掩膜开口之后，还可以不去除保护层、第一侧墙、第一隔断结构和第二隔断结构，在后续的制程中，继续以所述保护层、第一侧墙、第一隔断结构和第二隔断结构为掩膜蚀刻所述基底。
在本实施例中，采用干法刻蚀工艺刻蚀所述第一掩膜层202；在其他实施例中，还可以采用湿法刻蚀工艺、或者干法刻蚀工艺与湿法刻蚀工艺的结合，刻蚀所述第一掩膜层。
请参考图35，图35与图34的视图方向相同，以所述第一掩膜层202为掩膜，刻蚀所述底层硬掩膜层201和所述基底200，在所述基底200内形成多个导电开口302。
以所述第一掩膜层202为掩膜，刻蚀所述底层硬掩膜层201和所述基底200的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，形成多个导电开口302后，先不去除所述第一掩膜层202和所述底层硬掩膜层201；在其他实施例中，形成多个导电开口后，可以先去除部分掩膜层，例如可以先去除所述第一掩膜层。
请参考图36和图37，图37是图36中沿B1-B2方向的剖面结构示意图，在每个导电开口302内形成导电结构310。
本实施例中，形成所述导电结构310的方法包括：在多个所述导电开口302内形成导电膜(未图示)，所述导电膜表面高于所述第一掩膜层202；平坦化所述导电膜、所述第一掩膜层202和底层硬掩膜层201，直至暴露出所述基底200为止，在每个导电开口302内形成导电结构310。
所述导电结构310的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。在本实施例中，所述导电结构310的材料采用铜和氮化钽，氮化钽作为铜扩散的阻挡层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层；
在所述待刻蚀层表面形成第一核心层；
在所述第一核心层侧壁面形成第一侧墙；
在形成所述第一侧墙后，在所述待刻蚀层表面形成第二核心层，所述第一侧墙间隔所述第一核心层和所述第二核心层；
形成第一隔断结构和第二隔断结构中的至少一者，所述第一隔断结构位于所述第一核心层内，所述第二隔断结构位于所述第二核心层内。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一隔断结构的方法包括：在形成所述第一侧墙前，刻蚀所述第一核心层，在所述第一核心层内形成第一隔断开口，所述第一隔断开口底部暴露出所述待刻蚀层表面，并且，在第一核心层延伸方向的垂直方向上，所述第一隔断开口贯穿所述第一核心层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙和第一隔断结构的方法包括：在所述待刻蚀层表面、所述第一核心层表面、以及第一隔断开口内形成第一材料层，所述第一材料层充满所述第一隔断开口；刻蚀所述第一材料层，直至暴露出所述待刻蚀层表面、以及第一核心层顶面。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一隔断开口的方法包括：在所述第一核心层侧壁面和顶面、以及待刻蚀层表面形成第一牺牲层；在所述第一牺牲层表面形成第一隔断开口图形化层，所述第一隔断开口图形化层内具有第一开口，所述第一开口横跨所述第一核心层，所述第一开口暴露出部分第一牺牲层表面；以所述第一隔断开口图形化层为掩膜，刻蚀所述第一牺牲层以及所述第一核心层，直至暴露出待刻蚀层表面。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第一隔断结构的方法还包括：在所述第一牺牲层表面、以及所述第一隔断开口内形成第一隔断材料层；平坦化所述第一隔断材料层和第一牺牲层，直至暴露出第一核心层顶面。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二隔断结构的方法包括：在所述第二核心层内形成第二隔断开口，所述第二隔断开口底部暴露出所述待刻蚀层表面，在第二核心层延伸方向的垂直方向上，所述第二隔断开口贯穿所述第二核心层，所述第二隔断开口的侧壁面还暴露出所述第一侧墙的表面；在所述第二隔断开口内形成所述第二隔断结构。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述第二隔断开口的方法包括：在所述第一核心层顶面、第一侧墙表面、第二核心层顶面和侧壁面、以及待刻蚀层表面形成第二牺牲层；在所述第二牺牲层表面形成第二隔断开口图形化层，所述第二隔断开口图形化层内具有第二开口，所述第二开口横跨所述第二核心层，并且，所述第二开口暴露出部分第二牺牲层表面；以所述第二隔断开口图形化层为掩膜，刻蚀所述第二牺牲层以及第二核心层，直至暴露出所述待刻蚀层表面。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述在第二隔断开口内形成第二隔断结构的方法包括：在所述第二牺牲层表面以及第二隔断开口内形成第二隔断材料层，所述第二隔断材料层表面高于所述第二牺牲层表面；平坦化所述第二隔断材料层，直至暴露出所述第二牺牲层表面，形成初始第二隔断结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述在第二隔断开口内形成第二隔断结构的方法还包括：在所述初始第二隔断结构表面、第二核心层顶面和侧壁面、第一侧墙表面、第一核心层顶面形成初始保护层，所述初始保护层表面高于或齐平于所述初始第二隔断结构顶面；刻蚀所述初始保护层和初始第二隔断结构，直至暴露出第一核心层顶面。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，还包括：在所述第一侧墙侧壁面、第二隔断结构侧壁面、以及第二核心层部分侧壁面形成第二侧墙。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙的方法包括：在形成所述第二隔断开口之前，在所述第一核心层顶面和侧壁面、第一侧墙表面、第二核心层顶面和侧壁面、以及待刻蚀层表面形成第二侧墙材料层；在以所述第二隔断开口图形化层为掩膜，刻蚀第二核心层之前，去除所述第二开口的底部与第二核心层顶面之间的第二侧墙材料层；在刻蚀所述初始保护层和初始第二隔断结构的同时，去除高于第一核心层顶面的第二侧墙材料层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述待刻蚀层表面形成保护层，所述保护层还位于所述第一侧墙侧壁面以及第二核心层至少部分侧壁面；在形成所述保护层后，并且，在形成所述第一隔断结构和第二隔断结构后，去除所述第一核心层和第二核心层；在去除所述第一核心层和第二核心层后，以所述保护层、第一侧墙、第一隔断结构和第二隔断结构为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成多个导电开口；在每个所述导电开口内形成导电结构。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一核心层的材料包括：无定型硅、多晶硅、单晶硅、氧化硅、氮化硅、无定型碳、碳化硅和碳氧化硅中的一种或多种的组合。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二核心层的材料包括旋涂碳、旋涂玻璃、旋涂有机物、旋涂金属氧化物、无定型碳中一种或多种的组合。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一隔断结构的材料包括：低温氧化物、氧化钛、氧化硅、氮化硅、碳化硅和氧化铝中的一种或多种的组合。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二隔断结构的材料包括：低温氧化物、氧化钛、氧化硅、氮化硅、碳化硅和氧化铝中的一种或多种的组合。
CN202010955122.1A 2020-09-11 2020-09-11 半导体结构的形成方法 Pending CN114171382A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010955122.1A CN114171382A (zh) 2020-09-11 2020-09-11 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010955122.1A CN114171382A (zh) 2020-09-11 2020-09-11 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114171382A true CN114171382A (zh) 2022-03-11

Family

ID=80475462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010955122.1A Pending CN114171382A (zh) 2020-09-11 2020-09-11 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114171382A (zh)

Similar Documents

Publication Publication Date Title
KR102474947B1 (ko) 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물
US12069859B2 (en) Semiconductor structure with high inter-layer dielectric layer and manufacturing method thereof
CN110021518B (zh) 自对准双重图案方法
CN113363203B (zh) 半导体器件的形成方法
CN114823295A (zh) 一种半导体器件的制造方法
CN114373712A (zh) 半导体结构及其形成方法
CN113363142B (zh) 半导体器件的形成方法
US11651964B2 (en) Semiconductor structure and forming method thereof
CN112885714B (zh) 半导体结构及其形成方法
CN114171382A (zh) 半导体结构的形成方法
CN113675137A (zh) 半导体结构的形成方法
CN113948461B (zh) 半导体结构的形成方法
US12087582B2 (en) Improving resolution of masks for semiconductor manufacture
CN114597128A (zh) 半导体结构的形成方法
CN113725166B (zh) 半导体结构制备方法及半导体结构
CN113948462B (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN111640668B (zh) 半导体器件及其形成方法
CN111952170B (zh) 半导体器件及其形成方法
CN114823292A (zh) 半导体结构的形成方法
CN114388431A (zh) 半导体结构的形成方法
CN114823291A (zh) 半导体结构的形成方法
CN117810163A (zh) 半导体结构及其形成方法
CN114171451A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination