CN117810163A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117810163A CN117810163A CN202211213001.5A CN202211213001A CN117810163A CN 117810163 A CN117810163 A CN 117810163A CN 202211213001 A CN202211213001 A CN 202211213001A CN 117810163 A CN117810163 A CN 117810163A
- Authority
- CN
- China
- Prior art keywords
- groove
- side wall
- forming
- sidewall
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000000463 material Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 20
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 18
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 14
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 14
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 13
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- -1 ruthenium nitride Chemical class 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000005452 bending Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 141
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构及其形成方法，其中形成方法包括：提供待刻蚀层；在待刻蚀层上形成牺牲层，牺牲层内具有第一凹槽和第二凹槽；在第一凹槽的侧壁和第二凹槽的侧壁形成第一侧墙；在牺牲层内形成第三凹槽，第三凹槽位于第一凹槽和第二凹槽之间，且第三凹槽暴露出位于第一凹槽和第二凹槽内的第一侧墙；在第一凹槽内的第一侧墙侧壁、第二凹槽内的第一侧墙侧壁、以及第三凹槽的侧壁形成第二侧墙。通过第二侧墙能够对第三凹槽的侧壁进行修复，降低第三凹槽的侧壁弯曲的程度，提升第三凹槽的宽度均匀性，进而提升后续以第三凹槽为基础形成的导电层的宽度均匀性，使得导电层的电阻均匀性提升，提升最终形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着电路集成度的提高和规模的增大，电路中的单元器件尺寸不断缩小，对集成电路制造工艺的要求不断提高，例如关键尺寸持续减小，芯片制造对光刻分辨率要求越来越高。
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
然而，现有技术中的图形转移工艺仍存在问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成牺牲层，所述牺牲层内具有沿第一方向平行排布的第一凹槽和第二凹槽；在所述第一凹槽的侧壁和所述第二凹槽的侧壁形成第一侧墙；在形成所述第一侧墙之后，在所述牺牲层内形成第三凹槽，所述第三凹槽位于所述第一凹槽和所述第二凹槽之间，且所述第三凹槽暴露出位于所述第一凹槽和所述第二凹槽内的所述第一侧墙；在形成所述第三凹槽之后，在所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁形成第二侧墙。
可选的，在所述第一凹槽的侧壁和所述第二凹槽的侧壁形成第一侧墙的方法包括：在所述第一凹槽的侧壁和底部表面、所述第二凹槽的侧壁和底部表面、以及所述牺牲层的顶部表面形成第一侧墙材料层；回刻蚀所述第一侧墙材料层，直至暴露出所述第一凹槽的底部表面、所述第二凹槽的底部表面、以及所述牺牲层的顶部表面为止，在所述第一凹槽的侧壁和所述第二凹槽的侧壁形成所述第一侧墙。
可选的，所述第一侧墙材料层的形成工艺包括原子层沉积工艺。
可选的，在所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁形成第二侧墙的方法包括：在所述第一凹槽内所述第一侧墙的侧壁、所述第一凹槽的底部表面、所述第二凹槽内所述第一侧墙的侧壁、所述第二凹槽的底部表面、以及所述牺牲层的顶部表面形成第二侧墙材料层；回刻蚀所述第二侧墙材料层，直至暴露出所述第一凹槽的底部表面、所述第二凹槽的底部表面、以及所述牺牲层的顶部表面为止，在所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁形成所述第二侧墙。
可选的，所述第二侧墙材料层的形成工艺包括原子层沉积工艺。
可选的，所述第一侧墙的材料和所述第二侧墙的材料相同或不相同。
可选的，所述第一侧墙的材料包括：氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合；所述第二侧墙的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合。
可选的，所述第一侧墙和所述第二侧墙的厚度之和为80埃～150埃。
可选的，所述牺牲层的材料包括：旋涂氧化硅、金属氧化物、多晶硅或无定型硅。
可选的，所述待刻蚀层包括：基底以及位于所述基底上的掩膜层。
可选的，在形成所述第二侧墙之后，还包括：以所述牺牲层、所述第一侧墙和所述第二侧墙为掩膜刻蚀所述掩膜层，在所述掩膜层内形成若干过渡槽。
可选的，在形成若干所述过渡槽之后，还包括：以所述掩膜层为掩膜刻蚀所述基底，在所述基底内形成若干目标槽。
可选的，在形成若干所述目标槽之后，还包括：在若干所述目标槽内分别形成导电层。
可选的，所述导电层的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。
相应的，本发明技术方案中还提供一种半导体结构，包括：待刻蚀层；位于所述待刻蚀层上的牺牲层，所述牺牲层内具有沿第一方向平行排布的第一凹槽和第二凹槽；位于所述第一凹槽的侧壁和所述第二凹槽的侧壁的第一侧墙；位于所述牺牲层内的第三凹槽，所述第三凹槽位于所述第一凹槽和所述第二凹槽之间，且所述第三凹槽暴露出位于所述第一凹槽和所述第二凹槽内的所述第一侧墙；位于所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁的第二侧墙。
可选的，所述第一侧墙的材料和所述第二侧墙的材料相同或不相同。
可选的，所述第一侧墙的材料包括：氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合；所述第二侧墙的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合。
可选的，所述第一侧墙和所述第二侧墙的厚度之和为80埃～150埃。
可选的，所述牺牲层的材料包括：旋涂氧化硅、金属氧化物、多晶硅或无定型硅。
可选的，所述待刻蚀层包括：基底以及位于所述基底上的掩膜层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的半导体结构的形成方法中，在形成所述第三凹槽之后，在所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁形成第二侧墙。通过所述第二侧墙能够对所述第三凹槽的侧壁进行修复，降低所述第三凹槽的侧壁弯曲的程度，提升所述第三凹槽沿所述第一方向的宽度均匀性，进而提升后续以所述第三凹槽为基础形成的所述导电层沿所述第一方向的宽度均匀性，使得所述导电层的电阻均匀性提升，进而提升最终形成的半导体结构的性能。
本发明技术方案的半导体结构中，包括：位于所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁的第二侧墙。通过所述第二侧墙能够对所述第三凹槽的侧壁进行修复，降低所述第三凹槽的侧壁弯曲的程度，提升所述第三凹槽沿所述第一方向的宽度均匀性，进而提升后续以所述第三凹槽为基础形成的所述导电层沿所述第一方向的宽度均匀性，使得所述导电层的电阻均匀性提升，进而提升最终形成的半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法过程示意图；
图4至图14是本发明实施例的半导体结构的形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中的图形转移工艺仍存在问题。以下将结合附图进行具体说明。
图1至图3是一种半导体结构的形成方法过程示意图。
请参考图1和图2，图2是图1中沿A-A线截面示意图，提供待刻蚀层100；在所述待刻蚀层100上形成牺牲层101，所述牺牲层101内具有沿第一方向X平行排布的第一凹槽102和第二凹槽103；在所述第一凹槽102的侧壁和所述第二凹槽103的侧壁形成第一侧墙104；在形成所述第一侧墙104之后，在所述牺牲层101内形成第三凹槽105，所述第三凹槽105位于所述第一凹槽102和所述第二凹槽103之间，且所述第三凹槽105暴露出位于所述第一凹槽102和所述第二凹槽103内的所述第一侧墙104。
请参考图3，图3和图1的视图方向一致，在形成所述第一侧墙104之后，以所述牺牲层101和所述第一侧墙104为掩膜刻蚀所述待刻蚀层100，在所述待刻蚀层100内形成若干目标槽(未标示)；在若干所述目标槽内分别形成导电层106。
在本实施例中，所述牺牲层101内所述第一凹槽102和所述第二凹槽103通过刻蚀工艺形成，由于在刻蚀过程中会存在一定的刻蚀偏差，使得所述第一凹槽102的侧壁和所述第二凹槽103的侧壁出现弯曲的问题。通过在所述第一凹槽102的侧壁和所述第二凹槽103的侧壁形成所述第一侧墙104，所述第一侧墙104的作用在于为后续形成的若干所述导电层106之间定义间隔距离，而且所述第一侧墙104还能够有效修复所述第一凹槽102的侧壁和所述第二凹槽103的侧壁弯曲的问题。
然而，所述第三凹槽105是在形成所述第一凹槽102和所述第二凹槽103之后形成，而且所述第三凹槽105位于所述第一凹槽102和所述第二凹槽103之间，且所述第三凹槽105暴露出位于所述第一凹槽102和所述第二凹槽103内的所述第一侧墙104，因此所述第三凹槽105的侧壁沿用了所述第一凹槽102和所述第二凹槽103最初弯曲的侧壁，使得所述第三凹槽105沿所述第一方向X的宽度尺寸不均匀，进而使得后续以所述第三凹槽105为基础形成的所述导电层106也同样存在宽度不均匀的问题，导致所述导电层106的电阻均匀性降低，进而影响最终形成的半导体结构的性能。
在此基础上，本发明提供一种半导体结构及其形成方法，通过所述第二侧墙能够对所述第三凹槽的侧壁进行修复，降低所述第三凹槽的侧壁弯曲的程度，提升所述第三凹槽沿所述第一方向的宽度均匀性，进而提升后续以所述第三凹槽为基础形成的所述导电层沿所述第一方向的宽度均匀性，使得所述导电层的电阻均匀性提升，进而提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图4至图14是本发明实施例的半导体结构的形成方法各步骤结构示意图。
请参考图4，提供待刻蚀层。
在本实施例中，所述待刻蚀层包括：基底200以及位于所述基底200上的掩膜层202。
在本实施例中，所述基底200的材料为低K介质层(K小于等于3.9)。
在其他实施例中，所述基底200的材料包括氧化硅。
所述掩膜层202的材料包括：氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种组合。
在本实施例中，所述掩膜层202的材料采用碳氧化硅。
在本实施例中，所述待刻蚀层还包括：底层硬掩膜层201，所述底层硬掩膜层201位于所述基底200上，所述掩膜层202位于所述底层硬掩膜层201上。
所述底层硬掩膜层201的作用在于：所述底层硬掩膜层201可作为后续平坦化导电膜的停止层；所述底层硬掩膜层201的材料为硬掩膜材料，因此后续刻蚀形成各个目标槽时，所述底层硬掩膜层201的刻蚀损耗较小，因此将所述底层硬掩膜层201中图形传递到所述基底200的过程中，图形传递的稳定性较高。
所述底层硬掩膜层201可以是单层结构或多层结构，所述底层硬掩膜层201的材料包括氧化硅、氮化钛、碳化钨、碳化硅、氮碳化硅、碳氧化硅、氧化铝或氮化铝的其中一种或多种组合。
在本实施例中，所述底层硬掩膜层201的材料为氮化钛。
请参考图5和图6，图6是图5中沿B-B线剖面示意图，在所述待刻蚀层上形成牺牲层203，所述牺牲层203内具有沿第一方向X平行排布的第一凹槽204和第二凹槽205。
在本实施例中，所述第一凹槽204和所述第二凹槽205的形成方法包括：在所述牺牲层203上形成第一图形化层(未图示)，所述第一图形化层暴露出部分所述牺牲层203的顶部表面；以所述第一图形化层为掩膜刻蚀所述牺牲层203，在所述牺牲层203内形成所述第一凹槽204和所述第二凹槽205。
所述牺牲层203的材料包括：旋涂氧化硅、金属氧化物、多晶硅或无定型硅。
在本实施例中，所述牺牲层203的材料采用多晶硅。
请参考图7，图7和图5的视图方向一致，在所述第一凹槽204的侧壁和所述第二凹槽205的侧壁形成第一侧墙206。
在本实施例中，在所述第一凹槽204的侧壁和所述第二凹槽205的侧壁形成第一侧墙206的方法包括：在所述第一凹槽204的侧壁和底部表面、所述第二凹槽205的侧壁和底部表面、以及所述牺牲层203的顶部表面形成第一侧墙材料层(未图示)；回刻蚀所述第一侧墙材料层，直至暴露出所述第一凹槽204的底部表面、所述第二凹槽205的底部表面、以及所述牺牲层203的顶部表面为止，在所述第一凹槽204的侧壁和所述第二凹槽205的侧壁形成所述第一侧墙206。
在本实施例中，所述第一侧墙材料层的形成工艺包括原子层沉积工艺。
在本实施例中，所述第一侧墙206用于在于为后续形成的若干导电层之间定义间隔距离，而且所述第一侧墙206还能够有效修复所述第一凹槽204的的侧壁和所述第二凹槽205的侧壁存在的弯曲问题。
所述第一侧墙206的材料包括：氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合。
在本实施例中，所述第一侧墙206的材料采用氧化硅。
请参考图8，在形成所述第一侧墙206之后，在所述牺牲层203内形成第三凹槽207，所述第三凹槽207位于所述第一凹槽204和所述第二凹槽205之间，且所述第三凹槽207暴露出位于所述第一凹槽204和所述第二凹槽205内的所述第一侧墙206。
在本实施例中，所述第三凹槽207的形成方法包括：在所述第一凹槽204内、所述第二凹槽205内、以及所述牺牲层203上形成第二图形化层(未图示)，所述第二图形化层暴露出部分所述牺牲层203的顶部表面；以所述第二图形化层为掩膜刻蚀所述牺牲层203，在所述牺牲层203内形成所述第三凹槽207。
请参考图9，在形成所述第三凹槽207之后，在所述第一凹槽204内所述第一侧墙206的侧壁、所述第二凹槽205内所述第一侧墙206的侧壁、以及所述第三凹槽207的侧壁形成第二侧墙208。
在本实施例中，在所述第一凹槽204内所述第一侧墙206的侧壁、所述第二凹槽205内所述第一侧墙206的侧壁、以及所述第三凹槽207的侧壁形成第二侧墙208的方法包括：在所述第一凹槽204内所述第一侧墙206的侧壁、所述第一凹槽204的底部表面、所述第二凹槽205内所述第一侧墙206的侧壁、所述第二凹槽205的底部表面、以及所述牺牲层203的顶部表面形成第二侧墙材料层(未图示)；回刻蚀所述第二侧墙材料层，直至暴露出所述第一凹槽204的底部表面、所述第二凹槽205的底部表面、以及所述牺牲层203的顶部表面为止，在所述第一凹槽204内所述第一侧墙206的侧壁、所述第二凹槽205内所述第一侧墙206的侧壁、以及所述第三凹槽207的侧壁形成所述第二侧墙208。
在本实施例中，所述第二侧墙材料层的形成工艺包括原子层沉积工艺。
所述第二侧墙的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合。
在本实施例中，所述第二侧墙208的材料采用氧化钛。
在本实施例中，所述第一侧墙206的材料和所述第二侧墙208的材料不相同，其目的在于便于明确区分所述第一侧墙206和所述第二侧墙208，可以通过反向工程，检测所述第一凹槽204内和所述第二凹槽205内是否同时具有所述第一侧墙206和所述第二侧墙208，以判断是否采用的本技术方案的方法。
在其他实施例中，所述第一侧墙的材料和所述第二侧墙的材料还可以相同。
在本实施例中，所述第一侧墙206和所述第二侧墙208的厚度之和d1为80埃～150埃。
需要说明的是，在本实施例中，所述第一侧墙206和所述第二侧墙208的厚度之和d1与现有技术中只形成第一侧墙的厚度相比差异不能超过50埃，否者后续以所述第一凹槽204和所述第二凹槽205为基础形成的导电层的线宽会被挤得太细，进而影响电学性能。由于所述第三凹槽207内也形成了所述第二侧墙208，为了使得后续以所述第三凹槽208为基础形成的导电层的线宽变小，可以通过增大所述第一凹槽204和所述第二凹槽205之间的间距进行调控。
在本实施例中，通过所述第二侧墙208能够对所述第三凹槽207的侧壁进行修复，降低所述第三凹槽207的侧壁弯曲的程度，提升所述第三凹槽207沿所述第一方向X的宽度均匀性，进而提升后续以所述第三凹槽207为基础形成的所述导电层沿所述第一方向X的宽度均匀性，使得所述导电层的电阻均匀性提升，进而提升最终形成的半导体结构的性能。
另外，所述第二侧墙208还能够进一步修复所述第一凹槽204内所述第一侧墙206的侧壁和所述第二凹槽205内所述第一侧墙206的侧壁，进而提升后续以所述第一凹槽204和所述第二凹槽205为基础形成的所述导电层沿所述第一方向X的宽度均匀性，使得所述导电层的电阻均匀性提升，进而提升最终形成的半导体结构的性能。
请参考图10和图11，图11是图10中沿C-C线截面示意图，在形成所述第二侧墙208之后，以所述牺牲层203、所述第一侧墙206和所述第二侧墙208为掩膜刻蚀所述掩膜层202，在所述掩膜层202内形成若干过渡槽209。
在本实施例中，采用干法刻蚀工艺刻蚀所述掩膜层202。
在其他实施例中，还可以采用湿法刻蚀工艺或干法刻蚀与湿法刻蚀结合刻蚀所述掩膜层。
请参考图12，图12和图11的视图方向一致，在形成若干所述过渡槽209之后，以所述掩膜层202为掩膜刻蚀所述基底200，在所述基底200内形成若干目标槽210。
在本实施例中，在刻蚀所述基底200的过程中，还包括对所述底部硬掩膜层201进行刻蚀。
以所述掩膜层202为掩膜，刻蚀所述底部硬掩膜层201和所述基底200的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述底部硬掩膜层201和所述基底200的工艺采用干法刻蚀工艺和湿法刻蚀工艺。
在本实施例中，形成若干所述目标槽210之后，先不去除所述掩膜层202和所述底部硬掩膜层201。
请参考图13和图14，图14是图13中沿D-D线截面示意图，在形成若干所述目标槽210之后，在若干所述目标槽210内分别形成导电层211。
本实施例中，形成导电层211的方法包括：在若干所述目标槽210内形成导电膜(未图示)，所述导电膜覆盖所述掩膜层202；平坦化所述导电膜、所述掩膜层202和底部硬掩膜层201，直至暴露出所述基底200为止，在若干所述目标槽210内分别形成导电层211。
所述导电层211的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。在本实施例中，所述导电层211的材料采用铜和氮化钽，氮化钽作为铜扩散的阻挡层。
相应的，本发明技术方案中还提供一种半导体结构，请继续参考图9，包括：待刻蚀层；位于所述待刻蚀层上的牺牲,203，所述牺牲层203内具有沿第一方向X平行排布的第一凹槽204和第二凹槽205；位于所述第一凹槽204的侧壁和所述第二凹槽205的侧壁的第一侧墙206；位于所述牺牲层203内的第三凹槽207，所述第三凹槽207位于所述第一凹槽204和所述第二凹槽205之间，且所述第三凹槽207暴露出位于所述第一凹槽204和所述第二凹槽205内的所述第一侧墙206；位于所述第一凹槽204内所述第一侧墙206的侧壁、所述第二凹槽205内所述第一侧墙206的侧壁、以及所述第三凹槽207的侧壁的第二侧墙208。
在本实施例中，通过所述第二侧墙208能够对所述第三凹槽207的侧壁进行修复，降低所述第三凹槽207的侧壁弯曲的程度，提升所述第三凹槽207沿所述第一方向X的宽度均匀性，进而提升后续以所述第三凹槽207为基础形成的所述导电层沿所述第一方向X的宽度均匀性，使得所述导电层的电阻均匀性提升，进而提升最终形成的半导体结构的性能。
所述第一侧墙206的材料包括：氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合。
在本实施例中，所述第一侧墙206的材料采用氧化硅。
所述第二侧墙208的材料包括：氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合。
在本实施例中，所述第二侧墙208的材料采用氧化钛。
在本实施例中，所述第一侧墙206的材料和所述第二侧墙208的材料不相同。
在其他实施例中，所述第一侧墙的材料和所述第二侧墙的材料还可以相同。
在本实施例中，所述第一侧墙206和所述第二侧墙208的厚度之和d1为80埃～150埃。
所述牺牲层203的材料包括：旋涂氧化硅、金属氧化物、多晶硅或无定型硅。
在本实施例中，所述牺牲层203的材料采用多晶硅。
请继续参考图4，在本实施例中，所述待刻蚀层包括：基底200以及位于所述基底200上的掩膜层202。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层；
在所述待刻蚀层上形成牺牲层，所述牺牲层内具有沿第一方向平行排布的第一凹槽和第二凹槽；
在所述第一凹槽的侧壁和所述第二凹槽的侧壁形成第一侧墙；
在形成所述第一侧墙之后，在所述牺牲层内形成第三凹槽，所述第三凹槽位于所述第一凹槽和所述第二凹槽之间，且所述第三凹槽暴露出位于所述第一凹槽和所述第二凹槽内的所述第一侧墙；
在形成所述第三凹槽之后，在所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁形成第二侧墙。
2.如权利要求1所述半导体结构的形成方法，其特征在于，在所述第一凹槽的侧壁和所述第二凹槽的侧壁形成第一侧墙的方法包括：在所述第一凹槽的侧壁和底部表面、所述第二凹槽的侧壁和底部表面、以及所述牺牲层的顶部表面形成第一侧墙材料层；回刻蚀所述第一侧墙材料层，直至暴露出所述第一凹槽的底部表面、所述第二凹槽的底部表面、以及所述牺牲层的顶部表面为止，在所述第一凹槽的侧壁和所述第二凹槽的侧壁形成所述第一侧墙。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第一侧墙材料层的形成工艺包括原子层沉积工艺。
4.如权利要求1所述半导体结构的形成方法，其特征在于，在所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁形成第二侧墙的方法包括：在所述第一凹槽内所述第一侧墙的侧壁、所述第一凹槽的底部表面、所述第二凹槽内所述第一侧墙的侧壁、所述第二凹槽的底部表面、以及所述牺牲层的顶部表面形成第二侧墙材料层；回刻蚀所述第二侧墙材料层，直至暴露出所述第一凹槽的底部表面、所述第二凹槽的底部表面、以及所述牺牲层的顶部表面为止，在所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁形成所述第二侧墙。
5.如权利要求4所述半导体结构的形成方法，其特征在于，所述第二侧墙材料层的形成工艺包括原子层沉积工艺。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一侧墙的材料和所述第二侧墙的材料相同或不相同。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括：氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合；所述第二侧墙的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合。
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一侧墙和所述第二侧墙的厚度之和为80埃～150埃。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括：旋涂氧化硅、金属氧化物、多晶硅或无定型硅。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述待刻蚀层包括：基底以及位于所述基底上的掩膜层。
11.如权利要求10所述半导体结构的形成方法，其特征在于，在形成所述第二侧墙之后，还包括：以所述牺牲层、所述第一侧墙和所述第二侧墙为掩膜刻蚀所述掩膜层，在所述掩膜层内形成若干过渡槽。
12.如权利要求11所述半导体结构的形成方法，其特征在于，在形成若干所述过渡槽之后，还包括：以所述掩膜层为掩膜刻蚀所述基底，在所述基底内形成若干目标槽。
13.如权利要求12所述半导体结构的形成方法，其特征在于，在形成若干所述目标槽之后，还包括：在若干所述目标槽内分别形成导电层。
14.如权利要求13所述半导体结构的形成方法，其特征在于，所述导电层的材料包括：铜、铝、钨、钴、钽、氮化钽、钛、氮化钛、钌、氮化钌和石墨烯中的一种或多种组合。
15.一种半导体结构，其特征在于，包括：
待刻蚀层；
位于所述待刻蚀层上的牺牲层，所述牺牲层内具有沿第一方向平行排布的第一凹槽和第二凹槽；
位于所述第一凹槽的侧壁和所述第二凹槽的侧壁的第一侧墙；
位于所述牺牲层内的第三凹槽，所述第三凹槽位于所述第一凹槽和所述第二凹槽之间，且所述第三凹槽暴露出位于所述第一凹槽和所述第二凹槽内的所述第一侧墙；
位于所述第一凹槽内所述第一侧墙的侧壁、所述第二凹槽内所述第一侧墙的侧壁、以及所述第三凹槽的侧壁的第二侧墙。
16.如权利要求15所述半导体结构，其特征在于，所述第一侧墙的材料和所述第二侧墙的材料相同或不相同。
17.如权利要求15所述半导体结构，其特征在于，所述第一侧墙的材料包括：氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合；所述第二侧墙的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种组合。
18.如权利要求15所述半导体结构，其特征在于，所述第一侧墙和所述第二侧墙的厚度之和为80埃～150埃。
19.如权利要求15所述半导体结构，其特征在于，所述牺牲层的材料包括：旋涂氧化硅、金属氧化物、多晶硅或无定型硅。
20.如权利要求15所述半导体结构的形成方法，其特征在于，所述待刻蚀层包括：基底以及位于所述基底上的掩膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211213001.5A CN117810163A (zh) | 2022-09-30 | 2022-09-30 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211213001.5A CN117810163A (zh) | 2022-09-30 | 2022-09-30 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117810163A true CN117810163A (zh) | 2024-04-02 |
Family
ID=90420700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211213001.5A Pending CN117810163A (zh) | 2022-09-30 | 2022-09-30 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117810163A (zh) |
-
2022
- 2022-09-30 CN CN202211213001.5A patent/CN117810163A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9831117B2 (en) | Self-aligned double spacer patterning process | |
| US9472506B2 (en) | Registration mark formation during sidewall image transfer process | |
| KR100866735B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP5732395B2 (ja) | ハードマスク及び二重露光により形成される半導体デバイスのコンタクト及びビア | |
| WO2009017982A2 (en) | Methods for device fabrication using pitch reduction and associated structures | |
| CN110021518B (zh) | 自对准双重图案方法 | |
| US8143138B2 (en) | Method for fabricating interconnect structures for semiconductor devices | |
| CN113363203B (zh) | 半导体器件的形成方法 | |
| US9412612B2 (en) | Method of forming semiconductor device | |
| US11183395B2 (en) | Semiconductor device and fabrication method thereof | |
| CN114823295A (zh) | 一种半导体器件的制造方法 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| CN112864094A (zh) | 半导体结构及其形成方法 | |
| US12002682B2 (en) | Tip-to-tip graphic preparation method | |
| CN117810163A (zh) | 半导体结构及其形成方法 | |
| CN113363142B (zh) | 半导体器件的形成方法 | |
| CN112951718B (zh) | 半导体结构及其形成方法 | |
| CN111640657B (zh) | 半导体器件及其形成方法 | |
| CN113948461B (zh) | 半导体结构的形成方法 | |
| US20090162794A1 (en) | Method for fabricating semiconductor device | |
| KR100384876B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| CN111640668B (zh) | 半导体器件及其形成方法 | |
| US12087582B2 (en) | Improving resolution of masks for semiconductor manufacture | |
| CN111668155B (zh) | 图形化方法及其形成的半导体器件 | |
| CN117438295A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |