CN112951718B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112951718B
CN112951718B CN201911174539.8A CN201911174539A CN112951718B CN 112951718 B CN112951718 B CN 112951718B CN 201911174539 A CN201911174539 A CN 201911174539A CN 112951718 B CN112951718 B CN 112951718B
Authority
CN
China
Prior art keywords
side wall
layer
forming
sacrificial
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911174539.8A
Other languages
English (en)
Other versions
CN112951718A (zh
Inventor
张彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911174539.8A priority Critical patent/CN112951718B/zh
Priority to US17/077,292 priority patent/US11557480B2/en
Publication of CN112951718A publication Critical patent/CN112951718A/zh
Application granted granted Critical
Publication of CN112951718B publication Critical patent/CN112951718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，包括：提供待刻蚀层，待刻蚀层上具有第一牺牲膜；在第一牺牲膜上形成第二牺牲层，相邻的第二牺牲层之间具有第一槽或第二槽；在第二牺牲层侧壁形成第一侧墙，第一槽的宽度与第一侧墙的厚度之比大于2:1；以第一侧墙为掩膜刻蚀第一牺牲膜，形成第一牺牲层，相邻的第一牺牲层之间具有第三槽或第四槽；在第三槽内形成第二侧墙，第二侧墙填充满第三槽。通过将第一槽的宽度设置大于第一侧墙的厚度的2倍，降低了第一槽与第二槽之间的宽度尺寸差距，进而降低了对形成第二牺牲层工艺的要求，简化制程步骤，提高生产效率。再通过将第二侧墙填充满第三槽，且在第四槽中不形成第二侧墙的制程，来满足形成疏密不一的鳍部的要求。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。为了在现有的光刻工艺的基础上能够进一步缩小半导体器件的尺寸，现有技术提出了多重图形化工艺，该工艺因其能够形成更小尺寸掩膜而具有应用前景，克服了单次构图不能达到的光刻极限。
然而，现有的多重图形化工艺的形成过程还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够降低对形成所述第二牺牲层工艺的要求，简化制程步骤，提高生产效率，而且最终能够形成疏密不一的鳍部。
为解决上述问题，本发明提供一种半导体结构形成的方法，包括：提供待刻蚀层，所述待刻蚀层上具有第一牺牲膜；在所述第一牺牲膜上形成若干相互分立的第二牺牲层，相邻的所述第二牺牲层之间具有第一槽，相邻的所述第二牺牲层之间具有第二槽，所述第二槽的宽度大于所述第一槽的宽度，所述第一槽与所述第二槽的宽度方向与所述第二牺牲层排布的方向一致；在所述第二牺牲层侧壁形成第一侧墙，所述第一槽的宽度与所述第一侧墙的厚度之比大于2:1；去除所述第二牺牲层，以所述第一侧墙为掩膜刻蚀所述第一牺牲膜，形成若干相互分立的第一牺牲层，相邻的所述第一牺牲层之间具有第三槽，相邻的所述第一牺牲层之间具有第四槽，所述第四槽的宽度大于所述第三槽的宽度，所述第三槽与所述第四槽的宽度方向与所述第一牺牲层排布的方向一致；在所述第三槽内形成第二侧墙，所述第二侧墙填充满所述第三槽；在所述第一牺牲层侧壁形成第三侧墙。
可选的，所述待刻蚀层为多层结构，所述待刻蚀层包括基底、位于所述基底上的掩膜结构、位于所述掩膜结构上的第一停止层。
可选的，所述第二牺牲层的形成方法包括：在所述第一牺牲膜上形成第二停止层；在所述第二停止层上形成第二牺牲膜；在所述第二牺牲膜上形成若干相互分立的图形化结构；以所述图形化结构为掩膜刻蚀所述第二牺牲膜，直至暴露出所述第二停止层为止，形成所述第二牺牲层；在形成所述第二牺牲层之后，去除所述图形化结构。
可选的，所述第一侧墙的形成方法包括：在所述第二停止层暴露出的顶部表面、以及所述第二牺牲层的侧壁与顶部表面形成第一侧墙膜；回刻蚀所述第二停止层顶部表面、以及所述第二牺牲层顶部表面的第一侧墙膜，直至暴露出所述第二停止层顶部表面与所述第二牺牲层顶部表面为止，形成所述第一侧墙。
可选的，所述第一侧墙膜的形成工艺包括原子层沉积工艺。
可选的，回刻蚀所述第一侧墙膜的采用的工艺包括各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。
可选的，所述第一侧墙膜的材料包括氮化硅或氮氧化硅。
可选的，所述第二侧墙的形成方法包括：在所述待刻蚀层暴露出的顶部表面、以及所述第一牺牲层的侧壁与顶部表面形成第二侧墙膜；刻蚀所述第二槽表面、以及所述第一牺牲层顶部表面的所述第二侧墙膜，直至暴露出所述待刻蚀层的顶部表面与所述第一牺牲层顶部表面为止，形成所述第二侧墙。
可选的，所述第三槽的宽度与所述第二侧墙的厚度之比小于2:1，且所述第四槽的宽度与所述第二侧墙的厚度之比大于2:1。
可选的，所述第二侧墙膜的形成工艺包括原子层沉积工艺。
可选的，刻蚀所述第二侧墙膜的采用的工艺包括各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。
可选的，所述第二侧墙膜的材料包括碳氮化硅。
可选的，所述第三侧墙的形成方法包括：在所述待刻蚀层暴露出的顶部表面、所述第一牺牲层的侧壁与顶部表面、以及所述第二侧墙的顶部表面形成第三侧墙膜；回刻蚀所述待刻蚀层顶部表面、所述第一牺牲层顶部表面、以及所述第二侧墙顶部表面的第三侧墙膜，形成所述第三侧墙；在形成所述第三侧墙之后，去除所述第一牺牲层与所述第二侧墙。
可选的，所述第三侧墙膜的形成工艺包括原子层沉积工艺。
可选的，所述第三侧墙膜的材料包括氮化硅或氮氧化硅。
可选的，回刻蚀所述第三侧墙膜的工艺包括各向异性的干法刻蚀或各向异性的湿法刻蚀。
可选的，在形成所述第三侧墙之后，还包括：以所述第三侧墙为掩膜刻蚀所述待刻蚀层，形成若干相互分立的鳍部。
相应的，本发明还提供了一种由上述方法所形成的半导体结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，所述第一槽的宽度与所述第一侧墙的厚度之比大于2:1，增大所述第一槽的宽度，降低了所述第一槽与所述第二槽之间的宽度尺寸差距，进而降低了对形成所述第二牺牲层工艺的要求，简化制程步骤，提高生产效率。后续再通过将所述第二侧墙填充满所述第三槽，且在所述第四槽中不形成所述第二侧墙的制程，来满足最终形成疏密不一的鳍部的要求。
进一步，在本发明的技术方案中，以所述第三侧墙为掩膜刻蚀所述待刻蚀层，形成所述鳍部，通过形成所述鳍部用于后续的半导体器件的制作。
附图说明
图1至图4是一种半导体结构形成方法各步骤的结构示意图；
图5至图16是本发明半导体结构形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有的多重图形化工艺的形成过程还有待改善。以下将结合附图进行具体说明。
请参考图1，提供待刻蚀层100，所述待刻蚀层100上具有第一牺牲膜101；在所述第一牺牲膜101上形成若干相互分立的第二牺牲层102与若干牺牲层沟槽，各所述牺牲层沟槽位于所述第二牺牲层102之间，所述牺牲层沟槽包括第一槽103与第二槽104，所述第二槽104的宽度大于所述第一槽103的宽度。
请参考图2，在所述待刻蚀层100暴露出的顶部表面、以及所述第二牺牲层102的侧壁与顶部表面形成第一侧墙膜(未图示)；回刻蚀所述第二槽104表面以及所述第二牺牲层102顶部表面的第一侧墙膜，形成第一侧墙105，所述第一槽103的宽度与所述第一侧墙105的厚度之比小于2:1，且所述第二槽104的宽度与所述第一侧墙105的厚度之比大于2:1；在形成所述第一侧墙105之后，去除所述第二牺牲层102。
请参考图3，以所述第一侧墙105为掩膜刻蚀所述第一牺牲膜101，形成第一牺牲层；在所述第一牺牲层侧壁形成第二侧墙106；在形成所述第二侧墙106之后，去除所述第一牺牲层。
请参考图4，以所述第二侧墙106为掩膜刻蚀所述待刻蚀层100，形成若干相互分立的鳍部107。
在上述实施例中，为了最终形成疏密不一的所述鳍部107，通过将所述第一侧墙105填充满所述第一槽103，且在所述第二槽104中不形成所述第一侧墙105的制程来实现，然而为了保证所述第一侧墙105填充满所述第一槽103，且不在所述第二槽104中形成，这就需要所述第一槽103与所述第二槽104之间的宽度尺寸相差较大，即所述第二牺牲层102之间的间距尺寸相差较大，然而，想要获得间距尺寸相差较大的所述第二牺牲层102对工艺的要求较高，制作过程较为复杂，导致形成最终的半导体结构的效率降低。
在此基础上，本发明提供一种半导体结构及其形成方法，通过增大第一槽的宽度，降低了所述第一槽与第二槽之间的宽度尺寸差距，进而降低了对形成第二牺牲层工艺的要求，简化制程步骤，提高生产效率。后续再通过将第二侧墙填充满第三槽，且在第四槽中不形成所述第二侧墙的制程，来满足最终形成疏密不一的鳍部的要求。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图5至图16，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图5，提供待刻蚀层200，所述待刻蚀层200上具有第一牺牲膜201。
在本实施例中，所述待刻蚀层200为多层结构，所述待刻蚀层200包括基底202、位于所述基底202上的掩膜结构、以及位于所述掩膜结构上的第一停止层203。
在本实施例中，所述基底202的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述掩膜结构包括第一掩膜层204与位于所述第一掩膜层204上的第二掩膜层205。
在本实施例中，所述第一掩膜层204的材料采用氧化硅，所述第二掩膜层205的材料采用氮化硅。
在本实施例中，所述第一牺牲膜201的材料采用无定形硅；在其他实施例中，述第一牺牲膜的材料还可以为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
在所述第一牺牲膜201上形成若干相互分立的第二牺牲层，相邻的所述第二牺牲层之间具有第一槽，相邻的所述第二牺牲层之间具有第二槽，所述第二槽的宽度大于所述第一槽的宽度，所述第一槽与所述第二槽的宽度方向与所述第一牺牲层排布的方向一致。所述第二牺牲层的具体形成过程请参考图6至图7。
请参考图6，在所述第一牺牲膜201上形成第二停止层206；在所述第二停止层206上形成第二牺牲膜207；在所述第二牺牲膜207上形成若干相互分立的图形化结构208。
在本实施例中，所述第二停止层206作用是在后续刻蚀所述第二牺牲膜207时，用于停止刻蚀，防止刻蚀继续进行损伤所述第一牺牲膜201。
在本实施例中，所述第二停止层206的材料与所述第二牺牲膜207的材料不同，其目的是在后续刻蚀所述第二牺牲膜207时，使得刻蚀在所述第二停止层206顶部表面停止，所述第二停止层206的材料采用氧化硅。
在本实施例中，所述第二牺牲膜207的材料采用无定形硅；在其他实施例中，所述第一牺牲膜的材料还可以为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
在本实施例中，所述图形化结构208的材料采用光刻胶。
请参考图7，以所述图形化结构208为掩膜刻蚀所述第二牺牲膜207，直至暴露出所述第二停止层206为止，形成若干相互分立的第二牺牲层209，相邻的所述第二牺牲层209之间具有第一槽210，相邻的所述第二牺牲层209之间具有第二槽211，所述第二槽211的宽度大于所述第一槽210的宽度，所述第一槽210与所述第二槽211的宽度方向与所述第二牺牲层209排布的方向一致；在形成所述第二牺牲层209之后，去除所述图形化结构208。
所述图形化结构208的形成工艺包括光刻图形化工艺；去除所述图形化结构208的工艺包括湿法去胶工艺或灰化工艺。
在本实施例中，去除所述图形化结构208的工艺采用灰化工艺，所述灰化工艺的气体为含氧气体，例如氧气或臭氧。
在去除所述图形化结构208之后，在所述第二牺牲层209侧壁形成第一侧墙，所述第一槽210的宽度与所述第一侧墙的厚度之比大于2:1。所述第一侧墙具体形成过程请参考图8至图9。
请参考图8，在所述第二停止层206暴露出的顶部表面、以及所述第二牺牲层209的侧壁与顶部表面形成第一侧墙膜212。
在本实施例中，所述第一侧墙膜212的形成工艺采用原子层沉积工艺，采用所述原子层沉积工艺形成所述第一侧墙膜212，具有较好的台阶覆盖(stepcoverage)能力，另外沉积的厚度较为均匀且容易控制。
所述第一侧墙膜212的材料包括氮化硅或氮氧化硅。在本实施例中，所述第一侧墙膜212的材料采用氮化硅。
请参考图9，回刻蚀所述第二停止层206顶部表面、以及所述第二牺牲层209顶部表面的第一侧墙膜212，直至暴露出所述第二停止层206顶部表面与所述第二牺牲层209顶部表面为止，形成第一侧墙213；在形成所是第一侧墙213之后，去除所述第二牺牲层209。
在本实施例中，通过将所述第一槽210的宽度设置大于所述第一侧墙213的厚度的2倍，以此来增大所述第一槽210的宽度，降低了所述第一槽210与所述第二槽211之间的宽度尺寸差距，进而降低了对形成所述第二牺牲层209工艺的要求，简化制程步骤，提高生产效率。
回刻蚀所述第一侧墙膜212的采用的工艺包括各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。
在本实施例中，回刻蚀所述第一侧墙膜212采用的工艺为各向异性干法刻蚀，其中刻蚀气体包括CF4、CHF3或C2F6等含氟气体中的一种或多种。
请参考图10，以所述第一侧墙213为掩膜刻蚀所述第一牺牲膜201，形成若干相互分立的第一牺牲层218，相邻的所述第一牺牲层218之间具有第三槽214，相邻的所述第一牺牲层218之间具有第四槽215，所述第四槽215的宽度大于所述第三槽214的宽度，所述第三槽214与所述第四槽215的宽度方向与所述第一牺牲层218排布的方向一致。
在本实施例中，以所述第一侧墙213为掩膜刻蚀所述第一牺牲膜201时，具体还刻蚀了所述第一牺牲膜201上的所述第二停止层206。
通过以所述第一侧墙213为掩膜刻蚀所述第一牺牲膜201，形成所述第一牺牲层218，及时的完成图形的传递，避免后续的第二侧墙形成的过程还在所述第二停止层206上完成，减少所述第二停止层206表面受到的刻蚀工艺次数，减少所述第二停止层206以及所述第一牺牲膜201的损伤，提高后续的图形传递过程中形成的结构的形貌和尺寸精度。
在本实施例中，所述第一停止层203的材料与所述第一牺牲膜201的材料不同，因此刻蚀所述第一牺牲膜201具体停止于所述第一停止层203，所述第一停止层203的材料采用氧化硅。
在本实施例中，所述第一牺牲膜201的材料采用无定形硅；在其他实施例中，所述第一牺牲膜的材料还可以为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
在实施例中，在形成所述第一牺牲层218之后，在所述第三槽214内形成第二侧墙，所述第二侧墙填充满所述第三槽214。所述第二侧墙具体形成过程请参考图11至图12。
请参考图11，在所述待刻蚀层200暴露出的顶部表面、以及所述第一牺牲层218的侧壁与顶部表面形成第二侧墙膜216。
在本实施例中，所述第二侧墙膜216的形成工艺包括原子层沉积工艺。
在本实施例中，所述第二侧墙膜216的材料与所述第一牺牲膜201的材料不同，其目的是防止后续刻蚀所述第二侧墙膜216时对所述第一牺牲层造成损伤，所述第二侧墙膜216的材料采用碳氮化硅。
请参考图12，刻蚀所述第四槽215表面、以及所述第一牺牲层218顶部表面的所述第二侧墙膜216，直至暴露出所述待刻蚀层200的顶部表面为止，形成所述第二侧墙217。
在本实施例中，刻蚀所述第二侧墙膜216具体停止于所述第一停止层203表面。
在本实施例中，所述第三槽214的宽度与所述第二侧墙的厚度之比小于2:1，且所述第四槽215的宽度与所述第二侧墙的厚度之比大于2:1。
通过将所述第三槽214的宽度设置为小于所述第二侧墙217的厚度的2倍，同时所述第二侧墙沟槽215的宽度设置为大于所述第二侧墙217的厚度的2倍，能够保证在刻蚀所述第二侧墙膜216之后，形成的所述第二侧墙217能够填充满所述第三槽214，且不形成于所述第四槽215内，使所述第二侧墙217与所述第三槽214两侧的所述第一侧墙213合并，在后续的图形传递过程中，合并后的所述第一侧墙213与所述第二侧墙217对应的所述待刻蚀层200将不会形成鳍部，以此来满足最终形成疏密不一的鳍部的要求。
刻蚀所述第二侧墙膜216的采用的工艺包括各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺，通过各向同性的刻蚀工艺才能够保证最终形成的所述第二侧墙217只形成在所述第三槽214内，且不在所述第四槽215中形成。
在本实施例中，刻蚀所述第二侧墙膜216的采用的工艺包括各向同性的干法刻蚀工艺，所述各向同性的干法刻蚀工艺参数包括：CF4流量为50sccm～500sccm，CHF3流量为0sccm～200sccm，O2流量为0sccm～100sccm，N2流量为0sccm～200sccm。
在形成所述第二侧墙217之后，在所述第一牺牲层218侧壁形成第三侧墙。所述第三侧墙的具体形成过程请参考图13至图14。
请参考图13，在所述待刻蚀层暴露出的顶部表面、所述第一牺牲层的侧壁与顶部表面、以及所述第二侧墙的顶部表面形成第三侧墙膜。
在本实施例中，所述第三侧墙膜219的形成工艺包括原子层沉积工艺。
请参考图14，回刻蚀所述待刻蚀层200顶部表面、所述第一牺牲层218顶部表面、以及所述第二侧墙217顶部表面的第三侧墙膜219，形成所述第三侧墙220。
在本实施例中，回刻蚀所述第三侧墙膜219具体停止于所述第一停止层203，因此所述第一停止层203的材料与所述第三侧墙膜219的材料不同，所述第三侧墙膜219的材料采用氮化硅。
回刻蚀所述第三侧墙膜219采用的工艺包括各向异性干法刻蚀或各向异性湿法刻蚀。在本实施例中，回刻蚀所述第三侧墙膜219采用的工艺为各向异性干法刻蚀。
请参考图15，在形成所述第三侧墙220之后，去除所述第一牺牲层218与所述第二侧墙217。
请参考图16，在去除所述第一牺牲层218与所述第二侧墙217之后，以所述第三侧墙220为掩膜刻蚀所述待刻蚀层220，形成若干相互分立的鳍部221。
在本实施例中，所述鳍部221具体形成于所述基底202内，通过形成所述鳍部221用于后续的半导体器件的制作。
通过以所述第三侧墙220为掩膜刻蚀形成的若干所述鳍部221之间间距不同，以此来满足后续的半导体器件的制作需求。
在本实施例中，请继续参考图16，在形成所述鳍部221之后，去除所述第三侧墙220、第一停止层203以及掩膜结构。
相应的，本发明的实施例中还提供了一种如图14所示的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构形成的方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层上具有第一牺牲膜；
在所述第一牺牲膜上形成若干相互分立的第二牺牲层，相邻的所述第二牺牲层之间具有第一槽，相邻的所述第二牺牲层之间具有第二槽，所述第二槽的宽度大于所述第一槽的宽度，所述第一槽与所述第二槽的宽度方向与所述第二牺牲层排布的方向一致；
在所述第二牺牲层侧壁形成第一侧墙，所述第一槽的宽度与所述第一侧墙的厚度之比大于2:1；
去除所述第二牺牲层，以所述第一侧墙为掩膜刻蚀所述第一牺牲膜，形成若干相互分立的第一牺牲层，相邻的所述第一牺牲层之间具有第三槽，相邻的所述第一牺牲层之间具有第四槽，所述第四槽的宽度大于所述第三槽的宽度，所述第三槽与所述第四槽的宽度方向与所述第一牺牲层排布的方向一致；
在所述第三槽内形成第二侧墙，所述第二侧墙填充满所述第三槽；
在所述第一牺牲层侧壁形成第三侧墙。
2.如权利要求1所述半导体结构形成的方法，其特征在于，所述待刻蚀层为多层结构，所述待刻蚀层包括基底、位于所述基底上的掩膜结构、位于所述掩膜结构上的第一停止层。
3.如权利要求1所述半导体结构形成的方法，其特征在于，所述第二牺牲层的形成方法包括：在所述第一牺牲膜上形成第二停止层；在所述第二停止层上形成第二牺牲膜；在所述第二牺牲膜上形成若干相互分立的图形化结构；以所述图形化结构为掩膜刻蚀所述第二牺牲膜，直至暴露出所述第二停止层为止，形成所述第二牺牲层；在形成所述第二牺牲层之后，去除所述图形化结构。
4.如权利要求3所述半导体结构形成的方法，其特征在于，所述第一侧墙的形成方法包括：在所述第二停止层暴露出的顶部表面、以及所述第二牺牲层的侧壁与顶部表面形成第一侧墙膜；回刻蚀所述第二停止层顶部表面、以及所述第二牺牲层顶部表面的第一侧墙膜，直至暴露出所述第二停止层顶部表面与所述第二牺牲层顶部表面为止，形成所述第一侧墙。
5.如权利要求4所述半导体结构形成的方法，其特征在于，所述第一侧墙膜的形成工艺包括原子层沉积工艺。
6.如权利要求4所述半导体结构形成的方法，其特征在于，回刻蚀所述第一侧墙膜的采用的工艺包括各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。
7.如权利要求4所述半导体结构形成的方法，其特征在于，所述第一侧墙膜的材料包括氮化硅或氮氧化硅。
8.如权利要求1所述半导体结构形成的方法，其特征在于，所述第二侧墙的形成方法包括：在所述待刻蚀层暴露出的顶部表面、以及所述第一牺牲层的侧壁与顶部表面形成第二侧墙膜；刻蚀所述第四槽表面、以及所述第一牺牲层顶部表面的所述第二侧墙膜，直至暴露出所述待刻蚀层的顶部表面与所述第一牺牲层顶部表面为止，形成所述第二侧墙。
9.如权利要求1所述半导体结构形成的方法，其特征在于，所述第三槽的宽度与所述第二侧墙的厚度之比小于2:1，且所述第四槽的宽度与所述第二侧墙的厚度之比大于2:1。
10.如权利要求8所述半导体结构形成的方法，其特征在于，所述第二侧墙膜的形成工艺包括原子层沉积工艺。
11.如权利要求8所述半导体结构形成的方法，其特征在于，刻蚀所述第二侧墙膜的采用的工艺包括各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。
12.如权利要求8所述半导体结构形成的方法，其特征在于，所述第二侧墙膜的材料包括碳氮化硅。
13.如权利要求1所述半导体结构形成的方法，其特征在于，所述第三侧墙的形成方法包括：在所述待刻蚀层暴露出的顶部表面、所述第一牺牲层的侧壁与顶部表面、以及所述第二侧墙的顶部表面形成第三侧墙膜；回刻蚀所述待刻蚀层顶部表面、所述第一牺牲层顶部表面、以及所述第二侧墙顶部表面的第三侧墙膜，形成所述第三侧墙；在形成所述第三侧墙之后，去除所述第一牺牲层与所述第二侧墙。
14.如权利要求13所述半导体结构形成的方法，其特征在于，所述第三侧墙膜的形成工艺包括原子层沉积工艺。
15.如权利要求13所述半导体结构形成的方法，其特征在于，所述第三侧墙膜的材料包括氮化硅或氮氧化硅。
16.如权利要求所13所述半导体结构形成的方法，其特征在于，回刻蚀所述第三侧墙膜的工艺包括各向异性的干法刻蚀或各向异性的湿法刻蚀。
17.如权利要求1所述半导体结构形成的方法，其特征在于，在形成所述第三侧墙之后，还包括：以所述第三侧墙为掩膜刻蚀所述待刻蚀层，形成若干相互分立的鳍部。
18.一种如权利要求1至17任一项方法形成的半导体结构。
CN201911174539.8A 2019-11-26 2019-11-26 半导体结构及其形成方法 Active CN112951718B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911174539.8A CN112951718B (zh) 2019-11-26 2019-11-26 半导体结构及其形成方法
US17/077,292 US11557480B2 (en) 2019-11-26 2020-10-22 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911174539.8A CN112951718B (zh) 2019-11-26 2019-11-26 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112951718A CN112951718A (zh) 2021-06-11
CN112951718B true CN112951718B (zh) 2023-05-26

Family

ID=75974235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911174539.8A Active CN112951718B (zh) 2019-11-26 2019-11-26 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11557480B2 (zh)
CN (1) CN112951718B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864094A (zh) * 2019-11-26 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261566A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105336571A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
CN106206298A (zh) * 2014-12-01 2016-12-07 台湾积体电路制造股份有限公司 多阶鳍的形成方法及其结构
US9991131B1 (en) * 2017-02-27 2018-06-05 Globalfoundries Inc. Dual mandrels to enable variable fin pitch

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245198A (ja) * 2005-03-02 2006-09-14 Nec Electronics Corp 半導体装置の製造方法
US9431265B2 (en) * 2014-09-29 2016-08-30 International Business Machines Corporation Fin cut for tight fin pitch by two different sit hard mask materials on fin

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261566A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105336571A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
CN106206298A (zh) * 2014-12-01 2016-12-07 台湾积体电路制造股份有限公司 多阶鳍的形成方法及其结构
US9991131B1 (en) * 2017-02-27 2018-06-05 Globalfoundries Inc. Dual mandrels to enable variable fin pitch

Also Published As

Publication number Publication date
US20210159078A1 (en) 2021-05-27
CN112951718A (zh) 2021-06-11
US11557480B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US8932957B2 (en) Method of fabricating a FinFET device
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
US8846490B1 (en) Method of fabricating a FinFET device
KR100858877B1 (ko) 반도체 소자 제조 방법
JP2018531506A6 (ja) サブ解像度基板パターニングのためのエッチングマスクを形成する方法
US8975186B2 (en) Double patterning methods and structures
US11309182B2 (en) Semiconductor structure and method for forming the same
CN111640656B (zh) 半导体器件及其形成方法
US11929254B2 (en) Semiconductor patterning and resulting structures
US11664234B2 (en) Semiconductor structure and fabrication method thereof
CN112951718B (zh) 半导体结构及其形成方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
CN114334619A (zh) 半导体结构的形成方法
CN111640666B (zh) 半导体器件及其形成方法
US11183395B2 (en) Semiconductor device and fabrication method thereof
CN111834212B (zh) 半导体器件及其形成方法
CN111640664B (zh) 半导体器件及其形成方法
CN111640668B (zh) 半导体器件及其形成方法
US20240177995A1 (en) Semiconductor Patterning and Resulting Structures
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN117832087A (zh) 鳍式晶体管器件的形成方法
CN116169019A (zh) 半导体结构的形成方法
CN118039461A (zh) 图形化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant