JP2018531506A6 - サブ解像度基板パターニングのためのエッチングマスクを形成する方法 - Google Patents
サブ解像度基板パターニングのためのエッチングマスクを形成する方法 Download PDFInfo
- Publication number
- JP2018531506A6 JP2018531506A6 JP2018515554A JP2018515554A JP2018531506A6 JP 2018531506 A6 JP2018531506 A6 JP 2018531506A6 JP 2018515554 A JP2018515554 A JP 2018515554A JP 2018515554 A JP2018515554 A JP 2018515554A JP 2018531506 A6 JP2018531506 A6 JP 2018531506A6
- Authority
- JP
- Japan
- Prior art keywords
- layer
- line
- forming
- pattern
- different
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 79
- 238000000059 patterning Methods 0.000 title claims description 28
- 238000005530 etching Methods 0.000 title abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 266
- 239000002131 composite material Substances 0.000 claims abstract description 26
- 230000000875 corresponding Effects 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 7
- 230000003287 optical Effects 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 229920001400 block copolymer Polymers 0.000 claims description 2
- 238000002408 directed self-assembly Methods 0.000 claims description 2
- 230000003252 repetitive Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 41
- 239000011295 pitch Substances 0.000 description 40
- 239000000203 mixture Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005755 formation reaction Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 210000002381 Plasma Anatomy 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002708 enhancing Effects 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000116 mitigating Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002250 progressing Effects 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Abstract
本明細書において開示される技術は、高解像度フィーチャを作成するため、及び、サブ解像度フィーチャのピッチをカットするためのピッチ縮小のための方法及び加工構造を提供する。技術は、異なるエッチング特性を有する複数の材料を使用して、フィーチャを選択的にエッチングし、指定された場所にカット又はブロックを作成することを含む。交互する材料のパターンが下地層上に形成される。エッチングマスクは、交互する材料のパターン上に配置される。交互する材料のうちの1つ以上は、他の材料に対して優先的に除去されることができ、下地層の一部を覆わないようにする。エッチマスク及び交互する材料の残りのラインは共に、サブ解像度フィーチャを規定する複合エッチングマスクを形成する。
Description
本出願は、2015年11月20日に出願された「Methods of Forming Etch Masks for Sub-Resolution Substrate Patterning」と題する米国仮特許出願第62/258,119号の利益を主張し、その全体が参照により本明細書に援用される。本出願は、2015年9月24日に出願された「Methods of Forming Etch Masks for Sub-Resolution Substrate Patterning」と題する米国仮特許出願第62/232,005号の利益も主張し、その全体が参照により本明細書に援用される。
本開示は、基板処理に関連し、より詳細には、半導体ウェハをパターニングすることを含む、基板をパターニングするための技術に関連する。
リソグラフィプロセスにおける線幅を縮小する方法は、歴史的には、より大きなNA光学(開口数)、より短い露光波長、又は空気以外の界面媒体(例えば、水浸漬)を使用することを伴ってきた。従来のリソグラフィプロセスの解像度が理論上の限界に近づいてきたため、製造者は光学的限界を克服するためにダブルパターニング(DP)方法に取り掛かり始めた。
(フォトリソグラフィのような)材料処理方法では、パターニングされた層を作成することは、フォトレジストのような放射線感受性材料の薄層を基板の上面に塗布することを含む。この放射線感受性材料は、パターンを基板上の下地層に転写するためのエッチングマスクとして使用され得るレリーフパターンに変換される。放射線感受性材料のパターニングは、一般的に、例えばフォトリソグラフィシステムを使用して、放射線感受性材料上へのレチクル(及び関連する光学系)を通した化学線への暴露を伴う。この暴露の後に、現像溶媒を使用した(ポジティブフォトレジストの場合のように)放射線感受性材料の照射領域又は(ネガティブレジストの場合のように)非照射領域の除去が続く。このマスク層は、複数のサブ層を含むことができる。
放射線又は光のパターンを基板上に暴露するための従来のリソグラフィ技術は、暴露されるフィーチャのサイズを制限し、暴露されるフィーチャ間のピッチ又は間隔を制限する様々な課題を有する。暴露限界を緩和する1つの従来技術は、ダブルパターニング手法を使用するものであり、従来のリソグラフィ技術で現在可能なものよりもより小さいピッチでのより小さいフィーチャのパターニングを可能にしている。
半導体技術は、14ナノメートル、7ナノメートル、5ナノメートル、及びそれ未満のフィーチャサイズを含む、より小さいフィーチャサイズ又はノードに継続的に進歩している。様々な要素が加工されるフィーチャのサイズがこのように連続的に小さくなることにより、フィーチャを形成するために使用される技術に対する要求がますます高まっている。「ピッチ」の概念は、これらのフィーチャのサイジングを説明するために使用され得る。ピッチは、2つの隣接する繰り返しフィーチャにおける2つの同一点間の距離である。ハーフピッチは隣接フィーチャの同一フィーチャ間の距離の半分である。
ピッチ縮小技術は、「ピッチ倍化(pitch doubling)」などによって例示されるように(しばしば、やや間違っていながらも日常的に)「ピッチ増倍(pitch multiplication)」と呼ばれる。ピッチ縮小技術は、フォトリソグラフィの能力をフィーチャサイズの限界(光学解像度の限界)を超えて拡張することができる。すなわち、所定のファクタによる従来のピッチの増倍(より正確には、ピッチの縮小又はピッチ密度の増倍)は、特定のファクタによるターゲットピッチの縮小を伴う。193nmの液浸リソグラフィで使用されるダブルパターニング技術が22nm以下のパターニングをする最も有望な技術の1つとして従来考えられてきた。注目すべきなのは、自己整合型スペーサダブルパターニング(SADP)が既にピッチ密度倍化プロセスとして確立されており、NANDフラッシュメモリーデバイスの大量生産に順応していることである。さらに、ピッチクワドープルとしてSADPステップを2回繰り返して超精細解像度が得られる。
パターン密度又はピッチ密度を増加させるためのいくつかのパターニング技術が存在するが、従来のパターニング技術は、低い解像度又はエッチングされた粗いフィーチャに悩まされている。従って、従来の技術では、非常に小さい寸法(20nm以下)に対して所望されるレベルでの均一性及び忠実度を提供することができない。信頼性のあるリソグラフィ技術では約80nmのピッチを有するフィーチャを生成することはできる。しかし、従来及び新興の設計仕様は、約20nm又は10nm未満の限界寸法を有するフィーチャを加工することを望んでいる。さらに、ピッチ密度二倍化及び四倍化技術により、サブ解像度ラインが作成され得るが、これらのライン間にカット又は接続を作ることは困難である。これは、特に、そのようなカットに必要なピッチ及び寸法が従来のフォトリソグラフィシステムの能力よりはるかに小さいためである。
本明細書で開示される技術は、高解像度フィーチャを作成するため、そして、サブ解像度フィーチャのピッチ上でカットするためのピッチ縮小(ピッチ/フィーチャ密度の増加)のための方法を提供する。本明細書における技術は、基板上に異なるエッチング特性を有する材料(複数の隣接する材料)の複数のラインを配置することを含む。次いで、エッチングマスクが複数の材料のライン上に形成され、これらの材料の一部を分離し、フィーチャを選択的にエッチングし、望まれる箇所にカット及びブロックを作成する。複数の材料は、交互するサブ解像度ラインのパターンとすることができ、各ラインは、他のラインに対して優先的にエッチングされることができる。エッチングマスクは1つ以上のエッチングラインと組み合わせられて、サブ解像度フィーチャを規定する複合エッチングマスクを提供する。したがって、本明細書における方法は、ブロッキング又はカッティングなどのために選択的自己整合を提供する材料シーケンスを提供する。下地の転写層又は記憶層と組み合わせられて、多くの異なるエッチング選択性にアクセスすることができる。
一実施形態は、基板をパターニングする方法を含む。マルチライン層の層は、下地層の上方又は上に形成される。マルチライン層は、2つ以上の異なる材料の交互するラインのパターンを有する領域を含む。各ラインは、横方向の厚さ、縦方向の高さを有し、下地層を横切って延びる。交互するラインのパターンの各ラインは、マルチライン層の上面では覆われず、マルチライン層の底面まで縦方向に延びる。2つ以上の異なる材料のうちの少なくとも2つは、互いに対して異なるエッチング耐性を有することによって、互いに化学的に異なる。パターニングされたマスク層が、マルチライン層上に形成される。パターニングされたマスク層は、マルチライン層の一部をマスクするマスク材料を含む。2つ以上の異なる材料のうちの少なくとも1つが選択的に除去されて、下地層の一部が覆われていないことをもたらす。
もちろん、本明細書において説明される異なるステップの説明の順序は、明瞭にするために提示されている。一般に、これらのステップは、任意の適切な順序で実行され得る。追加的に、本明細書における異なる特徴、技術、構成などの各々は、この開示の異なる箇所で論じられ得るが、概念の各々は互いに独立して、又は互いに組み合わさって実行され得ることを意図している。したがって、本発明は多くの異なるやり方で具現化及び捉えられ得る。
この概要のセクションは、本開示又は特許請求の範囲に記載された発明のすべての実施形態及び/又は段階的に新規な態様を特定するものではないことに留意されたい。その代わりに、この概要は、異なる実施形態及び従来の技術に対する新規な対応する点の予備的な議論のみを提供する。本発明及び実施形態の追加的な詳細及び/又は可能な視点については、読者は、以下でさらに論じるように、本開示の詳細な説明のセクション及び対応する図面に指向される。
本発明の様々な実施形態のより完全な理解及びそれらに付随する利点の多くは、添付の図面と併せて考慮される以下の詳細な説明を参照すれば容易に明らかとなるであろう。図面は必ずしも縮尺通りではなく、その代わりに特徴、原理及び概念を示すことに重点が置かれている。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの上面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書で開示される実施形態による例示的な基板セグメントの断面側面図である。
本明細書において開示される技術は、高解像度フィーチャを作成するため、また、サブ解像度フィーチャのピッチをカットするためのピッチ縮小(ピッチ/フィーチャ密度の増加)のための方法及び製造構造を提供する。技術は、異なるエッチング特性を有する複数の材料を使用して、フィーチャを選択的にエッチングし、指定された箇所にカット又はブロックを作成することを含む。交互する材料のパターンが下地層上に形成される。エッチングマスクは、交互する材料のパターン上に配置される。交互する材料の1つ以上は、他の材料よりも優先的に除去されて、下地層の一部を覆わないようにすることができる。エッチングマスク及び交互する材料の残りのラインが、まとまってサブ解像度フィーチャを規定する複合エッチングマスクを形成する。材料の様々なパターンが下地層上に形成されることができ、パターンは2、3、4、5又はそれ以上の異なる材料を含むことができる。パターンは、40ナノメートル以下、さらには12ナノメートル以下、そしてさらに小さいハーフピッチを有することを含むことができる。材料の限界寸法は、リソグラフィシステムの光学的解像度のみに頼るのではなく、付着のタイプ(原子層堆積など)によって制御され得る。
一実施形態は、基板をパターニングする方法を含む。そのような方法は、半導体デバイス及び集積回路の微細加工に有用である。ここで、図1A、図1B、図1C、図1D、図2A及び図2Bを参照すると、マルチライン層が、下地層135の上方又は上に形成される。マルチライン層は、下地層上に直接的に、又は、反射防止コーティング(ARC)層上など、任意の介在層若しくは、の平坦化層上に形成され得る。マルチライン層は、2つ以上の異なる材料の交互するラインのパターンを有する領域を含む。いくつかの実施形態では、交互するラインは、基板の表面全体を本質的に覆うことができるが、他の代替の実施形態では、特定の領域のみが交互するラインのパターンを有する。各ラインは、横方向の厚さ、縦方向の高さを有し、下地層を横切って延びる。交互するラインは、直線、曲線、レーストラック経路等を含むことができることに留意されたい。交互するラインの別の例は、各リングが曲線である同心円のセットである。交互するラインのパターンの各ラインは、マルチライン層の上面で覆われず、マルチライン層の底面まで縦方向に延びる。言い換えると、特定の材料の各ラインがマルチライン層の底面にまで異方性エッチングされることにより、下地層を覆わないようにする。これは、材料の縦方向のスタックとは対照的に、基板表面を横切るようにして材料のラインが横方向に交互しているためである。2つ以上の異なる材料の少なくとも2つは、互いに対して異なるエッチング耐性を有することによって、互いに化学的に異なる。
本明細書において使用される場合、互いに異なるエッチング耐性を有するとは、所与の1つの材料を他の材料よりも速くエッチングする少なくとも1つのエッチャント(又はエッチャントの組み合わせ)が存在することを意味する。2つ以上の所与の材料を同じ速度でエッチングする特定のエッチャントが存在し得るが、含まれている材料を他の材料よりも速くエッチングする少なくとも1つのエッチャントが存在し得ることに留意されたい。1つの材料を別の材料よりもエッチングすることとは、別の材料を実質的にエッチングすることなく1つの材料をエッチングすること、又は別の材料と比較して、3:1、4:1、10:1等のエッチング速度比を有するように、実質的により速い速度で1つの材料をエッチングすることを含むことができる。2つの材料が異なるエッチング耐性を有する場合、これは、代表的には、含まれる特定の原子要素又は原子要素の配置などによって2つの材料が互いに化学的に異なることを意味する。2つの材料のうちの1つがドーパントを含むことを除いて、ほとんど同じ2つの材料は、それにもかかわらず、異なるエッチング耐性を有する可能性がある。さらに、同じ原子要素を有するが、異なる分子又は結晶構造を有する材料も、エッチング耐性の違いを提供する可能性がある。
図1A、図1B、図1C及び図1Dは、特定のマルチラインの層を形成する例示的な結果を示す。例えば、図1A及び1Bは、その上に形成された3つのラインの材料を有する側断面基板セグメントを示す。異なる材料は、A、B、及びCとラベル付けされている。ブラケット151は、交互するラインの特定のパターンセグメントを示すことに留意されたい。このパターンはA−B−C−Bが反復されるシーケンスに従う。したがって、このパターンは、A−B−C−B−A−B−C−B−A−B−C−B−Aのシーケンス等で継続することができる。この特定のマルチライン層では、材料Aは、材料Aの両側に材料Bのラインを有することによって、材料Cとは接触しないように隔てられ得ることに留意されたい。他の実施形態では、所与の材料のハーフピッチは、材料Cが、いくつかの領域では存在しない、又は他の領域ではより大きくすることができるように変更され得る。また、図2A及び図2Bは、この基板セグメントの上面図を示す。上面図から、マルチライン層150からの異なる材料のそれぞれが覆われていないか又はアクセス可能であることに留意されたい。
図1Cは、ブラケット152によって示されるように、互いに交互する2つの材料(A及びB)のみが存在する、交互する異なるパターンを有するマルチライン層150を示す。図1Dは、4つの材料を有する交互するラインの異なるパターンを有するマルチライン層150を示す。ブラケット153は、反復され得るこの例示的なパターンのセグメントを印す。例えば、反復ラインの交互するパターンは、A−B−C−D−C−B−A−B−C−D−C−B−Aのシーケンスを有することができ、それがそのまま継続する、又はピッチ変化を有するいくつかの領域を有することができる。異なる材料の2つ以上のラインの交互するラインのパターンのこれらのマルチラインの層のいずれかにより、この後説明するように、これらの材料の1つ以上の選択的な除去のためにマルチライン層の特定の領域を隔てて、複合エッチングマスクを修正する(集合的なエッチングマスクとして、エッチングマスクに加えるか、又はエッチングマスクから差し引く)ことができる。
ここで、図3A、図3B、図4A及び図4Bを参照すると、パターニングされたマスク層140が基板105上に形成される。パターニングされたマスク層は、マルチライン層150の一部をマスクするマスク材料141を含む。任意の従来のマスク材料及びパターン形成プロセスがパターニングされたマスク層140を形成するために使用され得る。例えば、パターニングされたマスク層140は、リソグラフィック的にパターニングされ得る、又は所定のピッチ倍化プロセスの結果とすることができる。マスク材料141は、有機材料及びフォトレジスト、無機材料並びに金属含有材料、有機金属等を含むことができる。一例では、スピンオン付着、化学気相付着などによって、マスク層材料がマルチライン層150上に付着される。次いで、マスク材料がパターニングされて、マスク材料の一部を除去するようにエッチングされて、基板105上にマスク材料のレリーフパターンをもたらす。
所与のマスク材料は、相対的に薄い層又は相対的に厚い層として付着され得る。図3Aは、図4Aの中央部分を通る側断面図である。対応する図3B及び図4Bは、パターニングされたマスク層140の異なるパターン/構成を示し、ここでは、マスク材料141が開口を規定するメサ(mesa)、すなわちメサを取り囲む領域が開口である。以下で明らかになるように、両方のタイプのレリーフパターンが図面に示され、材料の異なる配置に由来する異なる結果パターンを示す。
いくつかの実施形態では、パターニングされたマスク層140は、別々にパターニングされた層を含む複数の個別のマスク層を含むことができる。例えば、マスク層形成中に、少数のリソグラフィエッチング動作が実行され得る。したがって、マスク層自体は、複数のマスクパターン又は膜を含むことができ、又は分解パターン形成技術の結果として生成され得る。
マルチライン層上にパターニングされたマスク層を形成した後、2つ以上の異なる材料のうちの少なくとも1つが選択的に除去されて、下地層135の一部が覆われていないことをもたらすことができる。選択的な除去は、ウェットエッチング、ドライ(プラズマ)エッチング、アッシング等の任意の様々な材料除去プロセスによって実行され得る。図5Aは、そのような選択的な除去を示す。図5では、材料Bが指向性エッチングなどによって、パターニングされたマスク層140の開口を通して除去されている。材料C及び材料Aは、パターニングされたマスク層140の一部として残っている。図6Aでは、上面図から、下地層135の一部が覆われていない。図6Aでは、マルチライン層150がパターニングされたマスク層140と組み合わさって複合エッチングマスクを形成すると、パターニングされたマスク層140における開口が、材料A及びCのラインによって狭められ又は制限され、2つの相対的により小さい開口を残すことに留意されたい。
図5B及び図6Bは異なる例を示す。図5Bでは、材料A及び材料Bは、指向性エッチングなどによって除去されている。いくつかの実施形態では、材料A及びBは、異なるエッチング化学を使用することなどによって次々に除去され得る。他の実施形態では、(パターニングされたエッチングマスクによってブロックされない)材料Aのラインを残しながら、材料A及び材料Bが同時に除去され得る。本明細書における材料のラインは、同じ速度で2つの材料をエッチングするように構成されたエッチャント(プロセスガス混合物)で同時に除去され得る。いくつかの実施形態においては、除去された2つの材料は、同時に除去することを容易にするために同じ組成を有することができる。図5B及び6Bでは、材料Cのみが残っていることにより、材料Cがマスク材料141に加わって、この複合パターンは、この特定の基板セグメントの例では、本質的に「H」形状を有するエッチングマスクを形成する。理解され得るように、材料のライン上に配置された所与のパターニングされたマスク層とで複合エッチングマスクを形成するために材料を追加又は除去するための複数の異なる選択肢が存在する。
例えば、他の実施形態では、2つ以上の異なる材料は、3つ以上の異なる材料を含む。そして、2つ以上の異なる材料のうちの少なくとも1つを選択的に除去することは、3つ以上の異なる材料のうちの2つを選択的に除去して、パターニングされたマスク層の対応する部分が覆われないことをもたらす。別の実施形態では、2つ以上の異なる材料は、4つ以上の異なる材料を含む。そして、2つ以上の異なる材料のうちの少なくとも1つを選択的に除去することは、4つ以上の異なる材料のうちの2つを選択的に除去することを含み、パターニングされたマスク層の対応する部分が覆われないことをもたらす。
いくつかの実施形態では、2つ以上の異なる材料の交互するラインのパターンは、材料A及び材料Bが互いに対して異なるエッチング耐性を有するA−B−A−Bの反復シーケンスを含む。他の実施形態では、2つ以上の異なる材料の交互するラインのパターンは、材料A及び材料Bが互いに対して異なるエッチング耐性を有するA−B−C−B−A−B−C−Bの反復シーケンスを含む。例えば、材料Cは、材料A及び材料Bに対して異なるエッチング耐性を有することができる。別の実施形態では、2つ以上の異なる材料の交互するラインのパターンは、A−B−C−D−C−B−A−B−C−D−C−Bの反復シーケンスを含み、材料A、材料B、材料C及び材料Dのうちの2つは、互いに対して異なるエッチング耐性を有する。
様々な異なる加工技術が使用されて、マルチライン層を形成することができる。例えば、下地層上に配置されたマンドレルを有する基板が提供されることができ、マンドレルは第1の材料で構成される。次いで、第1の側壁スペーサがマンドレルの露出した側壁に形成される。第1の側壁スペーサは第2の材料で構成される。第2の側壁スペーサは、第1の側壁スペーサの露出した側壁に形成される。第2の側壁スペーサは第3の材料で構成される。次いで、互いに対向する第2の側壁スペーサの露出した側壁の間に規定された開スペースを充填する充填構造が形成される。充填構造は第4の材料で構成される。マンドレルの上面、第1の側壁スペーサの上面、第2の側壁スペーサの上面、及び充填構造の上面は、すべて覆われていない(露出している)。第1の材料、第2の材料、第3の材料及び第4の材料のうちの少なくとも2つの材料は、互いに化学的に異なる。
別の実施形態では、下地層上に配置されたマンドレルを有する基板が提供されることができ、マンドレルは第1の材料で構成される。次いで、第1の側壁スペーサは、マンドレルの露出した側壁に形成される。第1の側壁スペーサは第2の材料で構成される。次いで、互いに対向する第1側壁スペーサの露出した側壁の間に規定された開スペースを充填する充填構造が形成される。充填構造は第4の材料で構成される。マンドレルの上面、第1の側壁スペーサの上面、及び充填構造の上面は、すべて覆われていない(露出している)。第1の材料、第2の材料、及び第4の材料のうちの少なくとも2つの材料は、互いに化学的に異なる。
別の実施形態では、下地層上に配置されたマンドレルを有する基板が提供されることができ、マンドレルは第1の材料で構成される。次いで、マンドレルの露出した側壁の間に規定された開スペースを充填する充填構造が形成される。充填構造は第4の材料で構成される。マンドレルの上面及び充填構造の上面はすべて覆われていない(露出している)。第1の材料及び第4の材料のうちの少なくとも2つの材料は、互いに化学的に異なる。交互する材料の2本又は3本のラインを形成するための別の方法は、ブロックコポリマーの指向性自己組織化動作(directed self-assembly operation)を実行して、異なる材料の交互するラインを形成する。極紫外リソグラフィ、直接描画プリントパターン、自己整合型クワッドパターニング、自己整合型ダブルパターニング等を含む多くの他の技術が、マルチライン層の全部又は一部を形成するために使用され得る。
ここで、図7A、図8A、図7B及び図8Bを参照すると、本明細書における技術は、複合パターン160を下地層135に転写することを含むことができる。複合パターン160は、マスク材料及びマルチライン層の残りの材料によって規定される。いくつかの実施形態では、マルチライン層と下地層との中間の追加層は、マルチライン層の他の材料と比較して異なるエッチング耐性を有することができ、それゆえ、パターン転写を制御するための別のエッチング選択性の選択肢を提供することができる。代替的には、下地層は、この追加のエッチング選択性材料を提供することができ、次いで、下地層より下のターゲット層をパターン転写のためのターゲットとすることができる。いくつかの実施形態では、下地層は、複合パターンの転写中に複合パターンを受ける記憶層とすることができる。この記憶層は、マルチライン層の材料に対して異なるエッチング耐性を有する材料で構成され得る。そのような構成によれば、所与の複合パターンを記憶層に転写することができ、次いで、マルチライン層内の現在の既存のラインが除去されることができ、複合パターン転写が再度実行され得る。
図9A、図10A、図10B及び図10Bは、下地層135への複合パターンの転写後であり、パターニングされたマスク層及びマルチライン層が除去された後の例示的なパターニングされた基板セグメントを示す。先の図面と同様に、図9Aは、上面図10Aに対応する側断面図であり、図9Bは、上面図10Bに対応する側断面図である。
他の実施形態では、複合パターンを下地層に転写することは、下地層内に1つ以上の埋め込み構造をカットすることを含むことができる。下地層は、埋め込みフィン構造又は複合パターン転写を用いてカット又は追加され得る他のフィーチャを有することを含むことができる。認識され得るように、2つ以上のラインにおける材料の所与のラインのピッチは、所定のフォトリソグラフィシステムの光学的解像度よりも小さくすることができる。これは、マンドレルがダブル又はマルチプルパターニング縮小技術によって形成され、次いで、原子層堆積又は他の高度に制御可能な付着技術によって付着され得るため、実現することができる。このように形成された材料のラインは、16ナノメートル未満のハーフピッチ間隔を有することができる。
図11〜図18は、特定のマルチライン層を形成するための1つの例示的な技術についての詳細を提供する。これらの図では、4つの異なる材料のマルチライン層が形成されている。図11では、下地層135上に配置されたマンドレル111を有する基板が提供される。マンドレル111は、第1の材料で構成される。基板は、シリコンウェハを含むことができる。所与の加工フロー内の所与の基板の加工ステップに応じて、1つ以上の追加の下地層及び/又は埋め込み構造が含められ得る。マンドレルを構成することができる多くの異なる材料が存在する。材料は、様々な窒化物、酸化物、有機物、金属、及び他の従来から利用可能な材料を含むことができる。マンドレル111は、従来のパターニング技術を使用して形成され得る。例えば、マンドレル111は、自己整合型ダブルパターニング又は自己整合型クアッドパターニング技術の結果とすることができ、それゆえ、サブ解像度ハーフピッチを有することができる。
第1の側壁スペーサ112は、図13に示すように、マンドレル111の露出した側壁に形成される。第1の側壁スペーサ112は、第2の材料で構成される。図13がマンドレル111の縦方向側壁に形成されたスペーサを示すことに留意されたい。第1の側壁スペーサ112を形成することは、第2の材料を基板上にコンフォーマルに付着させることを含むことができる。図12は、基板105上に付着したコンフォーマル膜122を示す。そのようなスペーサの形成は従来から知られている。例えば、原子層堆積(ALD)などの高度にコンフォーマルな付着技術が、マンドレル111及び下地層135をほぼ均一に覆うスペーサ材料を付着させるために選択され得る。スペーサ・オープン・エッチング(spacer open etch)が、次いで実行されて、側壁スペーサの形成を完了することができる。そのようなスペーサ・オープン・エッチングは、代表的には、第2の材料をマンドレル111の上面から、及びマンドレル111の側壁に付着した第2の材料の間における下地層135(マンドレルの側壁上の材料が下地層135を覆う場所を除く)から除去する指向性エッチングである。
第2の側壁スペーサ113は、図15に示すように、第1の側壁スペーサ112の露出した側壁に形成される。第2の側壁スペーサ113は、第3の材料で構成される。図15が第1の側壁スペーサ112の縦方向側壁に形成されたスペーサを示すことに留意されたい。第2の側壁スペーサ113を形成することは、第3の材料を基板上にコンフォーマルに付着させることを含むことができる。図14は、基板105上に付着した第2のコンフォーマル膜123を示す。そのようなスペーサの形成は従来から知られている。例えば、原子層堆積(ALD)などの高度にコンフォーマルな付着技術が、マンドレル111、第1の側壁スペーサ112、及びパターニングされたマスク層140を含み得る、基板上の既存の構造をほぼ均一に覆うスペーサ材料を付着させるために選択され得る。スペーサ・オープン・エッチングが、次いでを実行されて、側壁スペーサの形成を完了することができる。そのようなスペーサ・オープン・エッチングは、代表的には、第3の材料をマンドレル111の上面から、第1の側壁スペーサ112の上面から、及び第1の側壁スペーサ112の側壁に付着した第3の材料の間における(構造の縦方向側壁にある材料がパターニングされたマスク層140を覆う場所を除く)パターニングされたマスク層140から除去する指向性エッチングである。少なくとも一部の第1の側壁スペーサ112は、第2の側壁スペーサを形成する前に、互いの間に開スペースを規定する。いくつかの場所では、マンドレルのハーフピッチを短くすることができ、第1の側壁スペーサを形成することにより、選択されたマンドレル対の間のスペースを完全に充填して、そのような場所に第2の側壁スペーサが形成されないようにする。言い換えると、マンドレルのピッチを変化させると、第1の側壁スペーサ又は第2の側壁スペーサのいずれかによる合体したスペーサを生じさせる可能性がある。そのような加工技術は、例えば、集積回路のための電力レールを形成する際に有益であり得る。
ここで図17を参照すると、充填構造114が次いで基板105上に形成される。充填構造114は、(充填構造114を形成する前に)互いに向き合った第2の側壁スペーサ113の露出した側壁間に規定された開スペースを充填する。充填構造114は、第4の材料で構成される。充填構造114は、マンドレル111の上面、第1の側壁スペーサ112の上面、第2の側壁スペーサ113の上面、及び充填構造114の上面がすべて覆われないように形成される。形成中の材料選択は、第1の材料、第2の材料、第3の材料、及び第4の材料がすべて互いに化学的に異なるようにする。充填構造114を形成することは、第4の材料の過剰材料124を基板上に付着させることを含むことができる。図16は、基板105上に付着した過剰材料124を示し、それは既存の構造を完全に覆うことができる。過剰材料124を付着させるために、スピンオン付着を含め、様々な付着技術が使用され得る。付着後、第4の材料が第2の側壁スペーサ113の上面よりも下に窪むまで、過剰材料124がエッチバックされ得る。第4の材料は、また、第1の側壁スペーサ112の上面及びマンドレル111の上面よりも下に窪む。このマルチライン層が形成された後、フォトレジスト又はハードマスク材料のレリーフパターン等のパターニングされたマスク層140をその上に形成することができる。
他の実施形態は、充填構造を排除することができ、その代わりに、マルチライン層の1つ以上のラインとして機能するトレンチ(未充填ライン)を有することができる。例えば、マルチライン層は、下地層の上方に形成される。パターニングされたマスクがマルチライン層上に形成される。マルチライン層は、2つ以上の異なる材料の交互するラインのパターンを有する領域を含む。この領域では、各ラインは、横方向の厚さ、縦方向の高さを有し、パターニングされたマスク層を横切って延び、交互するラインのパターンの各ラインは、マルチライン層の上面において覆われておらず、マルチライン層の底面にまで縦方向に延びる。2つ以上の異なる材料の少なくとも2つは、互いに異なるエッチング耐性を有することにより互いに化学的に異なる。マルチライン層は、2つ以上の異なる材料の交互するラインのパターンの一部としてトレンチも規定する。したがって、規定されたトレンチは、材料のラインと平行に延び、パターニングされたマスク層の一部を覆わないようにする。
そのようなマルチライン層の一例が、パターン転写の準備ができている、又はその上にエッチングマスクを位置決めした後のマルチライン層として、図15に示されている。したがって、この特定の例示的な実施形態では、過剰材料を付着させ、過剰材料をプルダウンすることが省略される。所定の充填材料は他のものよりもトレンチを充填しプルダウンすることがより難しいことがあるため、これはいくつかの用途において有益であり得る。所与の設計は、マルチライン層内に残っているトレンチのパターンが存在することを考慮し、第1のパターン転写位置としてこれらの開口を使用することができる。したがって、複合パターンが下地層内に転写され得る。次いで、複合パターンは、マスク材料及びパターニングされたマスク層を覆うマルチライン層の材料によって規定される。したがって、1つのラインが材料を有さないことにより、最初にラインのうちの1つを選択的に除去することを必要とせずに、最初のパターン転写が実行され得る。図1Bに別の例を見ることができる。図1Bにおけるパターンは、A−B−C−B−A−B−C−Bであり、これが反復する。このマルチライン層では、材料Cの形成を省略することができ、そのため、材料Cが示されている場所に代わりにトレンチが存在することが示している。この構成は、材料Aをマンドレルとして形成し、材料Bをコンフォーマルに付着させ、次いで、材料Bについてスペーサ・オープン・エッチングを実行して、材料Bを下層から除去した状態で材料A上に側壁スペーサを生じさせることによって生成され得る。
したがって、マルチライン層150は、下地層135上に形成される。マルチライン層150からの任意のライン又はライン組み合わせが選択的に除去され、残りのラインとパターニングされたマスク層140の組み合わせパターンが下地層135に転写され得る。
理解され得るように、選択可能な材料及び材料組み合わせのマトリクスが作成されて、従来のフォトリソグラフィシステムの解像度能力よりも小さい所望の位置及び長さでフィーチャを作成することができる。エッチングされたフィーチャそのものは、記憶層及び/又はターゲット層に転写されることができ、パターンを反転するためにも使用され得ることに留意されたい。したがって、選択的なエッチングのために2つ、3つ、4つ、5つ、又はそれ以上の異なる材料にアクセスすることができる。自己整合が、パターニングされたマスク及び異なる材料の異なるエッチング選択性を使用して、基板上の様々な場所で選択され得る。言い換えると、既知の寸法の異なる材料により、設計者はエッチングを実行する場所を選択し、そのエッチングがサブ解像度の寸法で自己整合するようにすることができる。例えば、フォトレジスト材料による所与のコンタクトパターンが比較的大きく、複数の材料にまたがる場合、コンタクトは、その特定のコンタクトパターン開口内の材料のうちの1つでのみエッチングされる。
本明細書における技術は、ペデスタル化された(pedestalized)カラースキーム、すなわち、異なるエッチング選択性を有する材料を提供するために使用され得る。さらに、材料の交互するラインのパターンは、設計関心に応じた異なるピッチを有するように加工され得る。従来は、ピッチをカットすることは非常に難しかった。従来のフォトリソグラフィシステムは、約42ナノメートルのカットを行うことができる。しかし、本明細書における技術により、コンタクトは基板上の思いのままに任意の場所に置くことができる。このパターニング技術は、色をまたいだピッチ分割も可能にする。いくつかの領域では、マンドレル間のように、材料間に完全なハーフピッチが存在し、他の領域には比較的大きな量の自己整合が存在する。さらに、材料のうちの2つが互いに隣接する利用可能な材料のうちの2つ以上を選択することによって、オフピッチ又は混合サイズのエッチングが実行され得る。したがって、本明細書における技術により、様々なピッチ倍数をカット又はブロックとして行うことができる。
そのような構造又はパターンが形成されることにより、パターン転写のための多くの選択肢が利用可能である。例えば、1つの選択肢は、転写から所与のマスクパターンを加える又は減らすことである。非限定的な例によれば、ブロックが2つのラインに加えられたために、ブロックを加えることは「H」形状をもたらすことができる。ブロックを減らすことにより、所与のブロックマスクの自己整合カットを提供することができる。任意のクリアフィールド又はダークフィールドが(選択的エッチング後の)複数の重なる材料のいずれか(選択エッチング後)に加えて又はそこから減らして、複合エッチングマスクを形成することができる。言い換えると、任意の2次元マルチ材料層が基板上に形成されることができ、次いで、任意の2次元マスクパターンがマルチ材料層上に形成されることができる。たとえマスク層がリソグラフィパターニングによって最初に形成(記録)され得るとしても、また、マルチ材料層もリソグラフィで最初に記録され得るとしても、2つの層の交差する点がサブ解像度のパターニングを提供する。なぜなら、2つの層の組み合わせ及び複数の覆われていない材料のうちの1つ以上を選択的にエッチングする能力が、自己整合ゲート及び自己整合ブロックエッチングを含む多くの正確なエッチング動作及び選択肢を提供するリソグラフィレジストレーションを増強するためである。
前述の説明では、処理システムの特定のジオメトリ、及びそこで使用される様々な構成要素及びプロセスの説明等、特定の詳細が明示されている。しかし、本明細書における技術は、これらの特定の詳細から逸脱する他の実施形態において実施されることができ、そのような詳細は、説明を目的とし、限定ではないと理解されるべきである。本明細書において開示された実施形態は、添付の図面を参照して説明されている。同様に、説明を目的として、徹底的な理解を提供するために、特定の数、材料、及び構成が明示されている。それでも、そのような具体的な詳細なしに実施形態を実施することができる。実質的に同一の機能構成を有する構成要素については、類似の符号により示され、任意の冗長説明は省略され得る。
様々な技術を、様々な実施形態の理解を助けるために複数の離散的な動作として説明した。説明の順序は、これらの操作が必然的に順序に依存することを意味するものとして解釈されるべきではない。実際に、これらの操作は、提示順に実行される必要がない。説明された動作が、説明された実施形態と異なる順序で実行され得る。様々な追加の動作が実行されてもよく、及び/又は説明された動作が追加の実施形態において省略されてもよい。
本明細書で使用される「基板」又は「ターゲット基板」は、一般に、本発明に従って処理される物体を指す。基板は、デバイス、特に半導体又は他の電子工学デバイスの任意の材料部分又は構造を含むことができ、例えば、半導体ウェハ、レチクル、又はベース基板構造の上又は上に横たわる薄膜のような層とすることができる。したがって、基板は、いかなる特定のベース構造であること、下地層又は上層であること、及びパターン形成されていること又はパターン形成されていないことには限定されず、むしろそのような層又はベース構造、及び層及び/又はベース構造の任意の組み合わせを含むと考えられる。この説明は、特定のタイプの基板を参照することができるが、これは例示的な目的のみのためである。
当業者であれば、本発明の同じ目的を依然として達成しつつ、上述した技術の動作に対してなされる多くのバリエーションが存在し得るとも理解するだろう。そのようなバリエーションが本開示の範囲によって網羅されることを意図している。このように、本発明の実施形態の前述の説明が限定することを意図していない。むしろ、本発明の実施形態に対する任意の制限は、以下の特許請求の範囲において提示される。
Claims (20)
- 基板をパターニングする方法であって、
基板の下地層上にマルチライン層を形成するステップであって、該マルチライン層は、2つ以上の異なる材料の交互するラインのパターンを有する領域を含み、各ラインは、横方向の厚さ、縦方向の高さを有し、該下地層を横切って延び、該交互するラインのパターンの各ラインは、該マルチライン層の上面で覆われないようにし、該マルチライン層の底面まで縦方向に延び、該2つ以上の異なる材料のうちの少なくとも2つは、互いに対して異なるエッチング耐性を有することによって互いに化学的に異なる、形成するステップと、
パターニングされたマスク層を前記マルチライン層上に形成するステップであって、前記パターニングされたマスク層は、前記マルチライン層の一部をマスクするマスク材料を含む、形成するステップと、
前記2つ以上の異なる材料の少なくとも1つを選択的に除去して、前記下地層の一部が覆われないことをもたらすステップと、を含む方法。 - 前記2つ以上の異なる材料は、3つ以上の異なる材料を含み、前記2つ以上の異なる材料のうちの少なくとも1つを選択的に除去することは、前記3つ以上の異なる材料のうちの2つを選択的に除去して、前記下地層の対応する部分が覆われないことをもたらす、請求項1に記載の方法。
- 前記2つ以上の異なる材料は、4つ以上の異なる材料を含み、前記2つ以上の異なる材料のうちの少なくとも1つを選択的に除去することは、前記4つ以上の異なる材料のうちの2つを選択的に除去して、前記下地層の対応する部分が覆われないことをもたらす、請求項1に記載の方法。
- 前記2つ以上の異なる材料の交互するラインのパターンは、材料A及び材料Bが互い対して異なるエッチング耐性を有するA−B−A−Bの反復シーケンスを含む、請求項1に記載の方法。
- 前記2つ以上の異なる材料の交互するラインのパターンは、材料A及び材料Bが互いに対して異なるエッチング耐性を有するA−B−C−B−A−B−C−Bの反復シーケンスを含む、請求項1に記載の方法。
- 材料Cは、前記材料A及び前記材料Bに対して異なるエッチング耐性を有する、請求項5に記載の方法。
- 前記2つ以上の異なる材料の交互するラインのパターンは、材料A、材料B、材料C、及び材料Dのうちの少なくとも2つが互いに対して異なるエッチング耐性を有するA−B−C−D−C−B−A−B−C−D−C−Bの反復シーケンスを含む、請求項1に記載の方法。
- 前記パターニングされたマスクを形成するステップは、マスク材料のレリーフパターンを形成するステップを含む、請求項1に記載の方法。
- 前記マスク材料は金属を含む、請求項1に記載の方法。
- 前記マルチライン層を形成するステップは、
前記下地層上に配置されたマンドレルを有する基板を提供するステップであって、該マンドレルは第1の材料で構成される、提供するステップと、
前記マンドレルの露出した側壁に第1の側壁スペーサを形成するステップであって、該第1の側壁スペーサは第2の材料で構成される、形成するステップと、
前記第1の側壁スペーサの露出した側壁に第2の側壁スペーサを形成するステップであって、該第2の側壁スペーサは第3の材料で構成される、形成するステップと、
互いに対向する前記第2の側壁スペーサの露出した側壁の間に形成された開スペースを充填する充填構造を形成するステップであって、該充填構造は第4の材料で構成され、前記マンドレルの上面、前記第1の側壁スペーサの上面、前記第2の側壁スペーサの上面、及び該充填構造の上面は、すべて覆われず、前記第1の材料、前記第2の材料、前記第3の材料及び該第4の材料のうちの少なくとも2つの材料は互いに化学的に異なる、形成するステップと、を含む、請求項1に記載の方法。 - 前記マルチライン層を形成するステップは、
前記下地層上に配置されたマンドレルを有する基板を提供するステップであって、該マンドレルは第1の材料で構成される、提供するステップと、
前記マンドレルの露出した側壁に第1の側壁スペーサを形成するステップであって、該第1の側壁スペーサは第2の材料で構成される、形成するステップと、
互いに対向する前記第1の側壁スペーサの露出した側壁の間に規定された開スペースを充填する充填構造を形成するステップであって、該充填構造は第4の材料で構成され、前記マンドレルの上面、前記第1の側壁スペーサの上面及び該充填構造の上面はすべて覆われず、前記第1の材料、前記第2の材料及び該第4の材料のうちの少なくとも2つの材料は互いに化学的に異なる、形成するステップと、を含む、請求項1に記載の方法。 - 前記マルチライン層を形成するステップは、
前記下地層上に配置されたマンドレルを有する基板を提供するステップであって、該マンドレルは第1の材料で構成される、提供するステップと、
前記マンドレルの露出した側壁の間に規定された開スペースを充填する充填構造を形成するステップであって、該充填構造は第4の材料で構成され、前記マンドレルの上面及び該充填構造の上面はすべて覆われず、前記第1の材料及び該第4の材料は互いに化学的に異なる、形成ステップと、を含む、請求項1に記載の方法。 - 複合パターンを前記下地層に転写するステップであって、該複合パターンは前記マスク層及び前記マルチライン層の残った材料によって規定される、転写するステップをさらに含む、請求項1に記載の方法。
- 前記下地層は、前記複合パターンの転写中に前記複合パターンを受ける記憶層である、請求項13に記載の方法。
- 前記記憶層は、前記マルチライン層内の材料に対して異なるエッチング耐性を有する材料で構成される、請求項14に記載の方法。
- 前記複合パターンを前記下地層に転写するステップは、前下地層内の1つ以上の埋め込み構造をカットするステップを含む、請求項13に記載の方法。
- 前記2つ以上のラインにおける材料の所定のラインのピッチは、所与のフォトリソグラフィシステムの光学的解像度よりも小さい、請求項1に記載の方法。
- 前記マルチライン層を形成するステップは、ブロックコポリマーの指向性自己組織化動作を実行して、異なる材料の交互するラインを形成するステップを含む、請求項1に記載の方法。
- それぞれの材料のラインが、16ナノメートル未満のハーフピッチ間隔を有する、請求項1に記載の方法。
- 基板をパターニングする方法であって、
基板の下地層上にマルチライン層を形成するステップであって、該マルチライン層は、2つ以上の異なる材料の交互するラインのパターンを有する領域を含み、各ラインは、横方向の厚さ、縦方向の高さを有し、該下地層を横切って延び、該交互するラインのパターンの各ラインは、該マルチライン層の上面で覆われないようにし、前記マルチライン層の底面まで縦方向に延び、該2つ以上の異なる材料のうちの少なくとも2つは、互いに対して異なるエッチング耐性を有することによって互いに化学的に異なり、該マルチライン層は、2つ以上の異なる材料の交互するラインのパターンの一部としてトレンチも規定し、規定されたトレンチは、材料のラインと平行に延び、前記パターニングされたマスク層の一部を覆わないようにする、形成するステップと、
前記パターニングされたマスク層を前記マルチライン層上に形成するステップであって、前記パターニングされたマスク層は、前記マルチライン層の一部をマスクするマスク材料を含む、形成するステップと、
複合パターンを前記下地層に転写するステップであって、前記複合パターンは、マスク材料及び前記下地層を覆う前記マルチライン層の材料によって規定される、転写するステップと、を含む方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562232005P | 2015-09-24 | 2015-09-24 | |
US62/232,005 | 2015-09-24 | ||
US201562258119P | 2015-11-20 | 2015-11-20 | |
US62/258,119 | 2015-11-20 | ||
PCT/US2016/052694 WO2017053316A1 (en) | 2015-09-24 | 2016-09-20 | Methods of forming etch masks for sub-resolution substrate patterning |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018531506A JP2018531506A (ja) | 2018-10-25 |
JP2018531506A6 true JP2018531506A6 (ja) | 2018-12-13 |
JP2018531506A5 JP2018531506A5 (ja) | 2019-10-31 |
Family
ID=58386992
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018515551A Active JP6726834B2 (ja) | 2015-09-24 | 2016-09-20 | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 |
JP2018515554A Pending JP2018531506A (ja) | 2015-09-24 | 2016-09-20 | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018515551A Active JP6726834B2 (ja) | 2015-09-24 | 2016-09-20 | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10020196B2 (ja) |
JP (2) | JP6726834B2 (ja) |
KR (2) | KR20180045892A (ja) |
CN (2) | CN108352304B (ja) |
TW (2) | TWI622861B (ja) |
WO (2) | WO2017053296A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
WO2017132381A1 (en) * | 2016-01-29 | 2017-08-03 | Tokyo Electron Limited | Method and system for forming memory fin patterns |
US9991156B2 (en) | 2016-06-03 | 2018-06-05 | International Business Machines Corporation | Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs |
US10629435B2 (en) | 2016-07-29 | 2020-04-21 | Lam Research Corporation | Doped ALD films for semiconductor patterning applications |
US10002762B2 (en) * | 2016-09-09 | 2018-06-19 | International Business Machines Corporation | Multi-angled deposition and masking for custom spacer trim and selected spacer removal |
US9911619B1 (en) * | 2016-10-12 | 2018-03-06 | Globalfoundries Inc. | Fin cut with alternating two color fin hardmask |
US10832908B2 (en) * | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
US10454029B2 (en) | 2016-11-11 | 2019-10-22 | Lam Research Corporation | Method for reducing the wet etch rate of a sin film without damaging the underlying substrate |
US10388644B2 (en) | 2016-11-29 | 2019-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing conductors and semiconductor device which includes conductors |
US9881794B1 (en) | 2016-11-29 | 2018-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor methods and devices |
WO2018118092A1 (en) * | 2016-12-23 | 2018-06-28 | Intel Corporation | Advanced lithography and self-assembled devices |
US9934970B1 (en) * | 2017-01-11 | 2018-04-03 | International Business Machines Corporation | Self aligned pattern formation post spacer etchback in tight pitch configurations |
US10217633B2 (en) * | 2017-03-13 | 2019-02-26 | Globalfoundries Inc. | Substantially defect-free polysilicon gate arrays |
CN108735585B (zh) * | 2017-04-17 | 2019-06-28 | 联华电子股份有限公司 | 掩模图案的制作方法 |
US10304728B2 (en) * | 2017-05-01 | 2019-05-28 | Advanced Micro Devices, Inc. | Double spacer immersion lithography triple patterning flow and method |
US20180323061A1 (en) * | 2017-05-03 | 2018-11-08 | Tokyo Electron Limited | Self-Aligned Triple Patterning Process Utilizing Organic Spacers |
CN109216163A (zh) * | 2017-06-29 | 2019-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
US10147611B1 (en) * | 2017-08-28 | 2018-12-04 | Nanya Technology Corporation | Method for preparing semiconductor structures |
US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
CN109545684B (zh) * | 2017-09-22 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US10340364B2 (en) * | 2017-11-14 | 2019-07-02 | International Business Machines Corporation | H-shaped VFET with increased current drivability |
US10566207B2 (en) * | 2017-12-27 | 2020-02-18 | Samsung Electronics Co., Ltd. | Semiconductor manufacturing methods for patterning line patterns to have reduced length variation |
US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
US10395926B1 (en) * | 2018-04-17 | 2019-08-27 | Globalfoundries Inc. | Multiple patterning with mandrel cuts formed using a block mask |
JP2019204815A (ja) * | 2018-05-21 | 2019-11-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
US10643846B2 (en) | 2018-06-28 | 2020-05-05 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
US10763118B2 (en) * | 2018-07-11 | 2020-09-01 | International Business Machines Corporation | Cyclic selective deposition for tight pitch patterning |
US10910381B2 (en) | 2018-08-01 | 2021-02-02 | Applied Materials, Inc. | Multicolor approach to DRAM STI active cut patterning |
CN110911272B (zh) * | 2018-09-17 | 2024-05-03 | 长鑫存储技术有限公司 | 在半导体器件中形成微图案的方法 |
US11164772B2 (en) | 2018-10-30 | 2021-11-02 | International Business Machines Corporation | Spacer-defined process for lithography-etch double patterning for interconnects |
EP3660890B1 (en) | 2018-11-27 | 2021-08-11 | IMEC vzw | A method for forming an interconnection structure |
CN111370309B (zh) * | 2018-12-26 | 2023-12-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111640655B (zh) * | 2019-03-01 | 2023-04-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US10943816B2 (en) | 2019-04-03 | 2021-03-09 | International Business Machines Corporation | Mask removal for tight-pitched nanostructures |
US11315787B2 (en) * | 2019-04-17 | 2022-04-26 | Applied Materials, Inc. | Multiple spacer patterning schemes |
CN111952165A (zh) * | 2019-05-17 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN112017970B (zh) * | 2020-07-24 | 2022-09-20 | 中国科学院微电子研究所 | 自对准金属层的制造方法、半导体器件及电子设备 |
US11990409B2 (en) | 2021-04-19 | 2024-05-21 | Samsung Electronics Co., Ltd. | Semiconductor device with fine metal lines for BEOL structure and method of manufacturing the same |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223083A (en) * | 1992-01-23 | 1993-06-29 | Micron Technology, Inc. | Process for etching a semiconductor device using an improved protective etching mask |
JP2827882B2 (ja) * | 1994-02-24 | 1998-11-25 | 日本電気株式会社 | 半導体装置の製造方法 |
US6632741B1 (en) * | 2000-07-19 | 2003-10-14 | International Business Machines Corporation | Self-trimming method on looped patterns |
US7190007B2 (en) * | 2004-08-05 | 2007-03-13 | International Business Machines Corporation | Isolated fully depleted silicon-on-insulator regions by selective etch |
US7560390B2 (en) * | 2005-06-02 | 2009-07-14 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
US7696101B2 (en) * | 2005-11-01 | 2010-04-13 | Micron Technology, Inc. | Process for increasing feature density during the manufacture of a semiconductor device |
KR101348280B1 (ko) | 2007-07-06 | 2014-01-10 | 삼성전자주식회사 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
US8852851B2 (en) * | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
US7611980B2 (en) * | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
US7666578B2 (en) * | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
KR20080034234A (ko) * | 2006-10-16 | 2008-04-21 | 삼성전자주식회사 | 반도체 장치의 미세 패턴 형성 방법 |
US8907456B2 (en) * | 2007-03-21 | 2014-12-09 | Olambda, Inc. | Multi-material hard mask or prepatterned layer for use with multi-patterning photolithography |
US7923373B2 (en) * | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US7994495B2 (en) * | 2008-01-16 | 2011-08-09 | Xerox Corporation | Organic thin film transistors |
JP2010080625A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | マスクパターンの形成方法および半導体装置の製造方法 |
JP4825891B2 (ja) * | 2009-03-31 | 2011-11-30 | 株式会社東芝 | 半導体装置の製造方法およびテンプレート |
KR101732936B1 (ko) * | 2011-02-14 | 2017-05-08 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
CN102693898B (zh) * | 2011-03-21 | 2016-02-24 | 华邦电子股份有限公司 | 缩小间距的方法 |
JP2013161987A (ja) * | 2012-02-06 | 2013-08-19 | Toshiba Corp | パターン形成方法 |
US9034197B2 (en) * | 2012-09-13 | 2015-05-19 | HGST Netherlands B.V. | Method for separately processing regions on a patterned medium |
US9153477B2 (en) * | 2012-09-28 | 2015-10-06 | Intel Corporation | Directed self assembly of block copolymers to form vias aligned with interconnects |
CN103715068A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体精细图案的形成方法 |
US8871651B1 (en) * | 2013-07-12 | 2014-10-28 | Globalfoundries Inc. | Mask formation processing |
US9041217B1 (en) * | 2013-12-18 | 2015-05-26 | Intel Corporation | Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects |
US9209077B2 (en) * | 2013-12-20 | 2015-12-08 | Intel Corporation | Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects |
KR102176758B1 (ko) * | 2014-02-10 | 2020-11-10 | 에스케이하이닉스 주식회사 | 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법 |
TWI545622B (zh) * | 2014-02-23 | 2016-08-11 | 東京威力科創股份有限公司 | 藉由交叉多重圖案化層以增加圖案密度的方法 |
CN103943468A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 一种图形自对准形成方法 |
-
2016
- 2016-09-20 WO PCT/US2016/052668 patent/WO2017053296A1/en active Application Filing
- 2016-09-20 WO PCT/US2016/052694 patent/WO2017053316A1/en active Application Filing
- 2016-09-20 CN CN201680067753.1A patent/CN108352304B/zh active Active
- 2016-09-20 KR KR1020187011023A patent/KR20180045892A/ko not_active Application Discontinuation
- 2016-09-20 CN CN201680067813.XA patent/CN108292591A/zh active Pending
- 2016-09-20 US US15/270,841 patent/US10020196B2/en active Active
- 2016-09-20 US US15/270,717 patent/US9818611B2/en active Active
- 2016-09-20 JP JP2018515551A patent/JP6726834B2/ja active Active
- 2016-09-20 JP JP2018515554A patent/JP2018531506A/ja active Pending
- 2016-09-20 KR KR1020187010710A patent/KR102436100B1/ko active IP Right Grant
- 2016-09-22 TW TW105130522A patent/TWI622861B/zh active
- 2016-09-22 TW TW105130524A patent/TWI620995B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10020196B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
JP2018531506A6 (ja) | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 | |
US10103032B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
CN109155238B (zh) | 使用具有多种材料的层对基底进行图案化的方法 | |
US20200066522A1 (en) | Method for patterning a substarate using a layer with multiple materials | |
TWI633583B (zh) | 形成記憶體fin圖案的方法與系統 | |
CN109075124B (zh) | 使用具有多种材料的层对基底进行图案化的方法 | |
JP6805414B2 (ja) | サブ解像度基板パターニング方法 |