CN103943468A - 一种图形自对准形成方法 - Google Patents

一种图形自对准形成方法 Download PDF

Info

Publication number
CN103943468A
CN103943468A CN201410193142.4A CN201410193142A CN103943468A CN 103943468 A CN103943468 A CN 103943468A CN 201410193142 A CN201410193142 A CN 201410193142A CN 103943468 A CN103943468 A CN 103943468A
Authority
CN
China
Prior art keywords
layer
characteristic size
mask layer
film material
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410193142.4A
Other languages
English (en)
Inventor
桑宁波
雷通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410193142.4A priority Critical patent/CN103943468A/zh
Publication of CN103943468A publication Critical patent/CN103943468A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

本发明提供了一种图形自对准形成方法，包括：在衬底上布置掩模层；进行光刻以使衬底上的掩模层形成具有第一特征尺寸的第一图形；在该第一图形上沉积一层氮化硅作为共形层，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙；在该侧墙形成的基础上沉积一层二氧化硅作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；通过湿法刻蚀去除二氧化硅，留下氮化硅和掩模层；执行灰化工艺选择性的去除掩模层，仅留下氮化硅形成的侧墙；利用氮化硅作为刻蚀掩模进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。

Description

一种图形自对准形成方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种图形自对准形成方法。
背景技术
超大规模集成电路的特征尺寸按照摩尔定律的发展，已经发展到20纳米及以下的特征尺寸，以便在更小面积上增加半导体器件的容量并降低成本，形成具有更好的性能，更低的功耗的半导体器件。每个器件的特征尺寸的收缩需要更复杂的技术。
光刻法是常用的将器件及电路图案转移到衬底上的方法，线的宽度和间距是光刻工艺中最为关键的两个参数。间距被定义为两个相邻线的相同点之间的距离。由于各种因素，如光学和光的波长等物理限制，现有的光刻技术具有最小间距在20纳米以下已不能满足集成电路的需求，低于该特定光刻技术极限的特征尺寸的图形已不能通过现有的光刻技术形成。
因此，找到一种利用现有光刻技术同时又能满足特征尺寸需求的方法就非常重要。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够利用现有光刻技术同时又能满足特征尺寸需求的方法。
为了实现上述技术目的，根据本发明的第一方面，提供了一种图形自对准形成方法，包括：第一步骤，用于在衬底上布置掩模层；第二步骤，用于进行光刻以使衬底上的掩模层形成具有第一特征尺寸的第一图形；第三步骤，用于在该第一图形上沉积一层氮化硅作为共形层，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙；第四步骤，用于在该侧墙形成的基础上沉积一层二氧化硅作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；第五步骤，用于通过湿法刻蚀去除二氧化硅，留下氮化硅和掩模层；第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下衬底表面的氮化硅以及氮化硅形成的侧墙；第七步骤，用于利用氮化硅作为刻蚀掩模对衬底进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。
优选地，第二特征尺寸为第一特征尺寸的一半。
优选地，共形层4的厚度在介于第一特征尺寸的90％和第一特征尺寸的110％之间。
优选地，在通过化学机械研磨对填充层进行平坦化时，在探测到掩模层时终止研磨。
根据本发明的第二方面，提供了一种图形自对准形成方法，包括：第一步骤，用于在衬底上布置掩模层；第二步骤，用于进行光刻以使衬底上的掩模层形成具有第一特征尺寸的第一图形；第三步骤，用于在该第一图形上沉积一层第一薄膜材料，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙；第四步骤，用于在该侧墙形成的基础上沉积一层第二薄膜材料作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；第五步骤，用于通过湿法刻蚀去除第二薄膜材料，留下第一薄膜材料和掩模层；第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下衬底表面的第一薄膜材料以及第一薄膜材料形成的侧墙；第七步骤，用于利用第一薄膜材料作为刻蚀掩模对衬底进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。
优选地，第二特征尺寸为第一特征尺寸的一半。
优选地，在通过化学机械研磨对填充层进行平坦化时，在探测到掩模层时终止研磨。
根据本发明的第三方面，提供了一种图形自对准形成方法，包括：第一步骤，用于在多晶硅层上布置掩模层；第二步骤，用于进行光刻以使多晶硅层上的掩模层形成具有第一特征尺寸的第一图形；第三步骤，用于在该第一图形上沉积一层第一薄膜材料，覆盖被第一图形暴露出来的多晶硅层表面，并形成均匀覆盖第一图形的侧墙；第四步骤，用于在该侧墙形成的基础上沉积一层第二薄膜材料作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；第五步骤，用于通过湿法刻蚀去除第二薄膜材料，留下第一薄膜材料和掩模层；第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下多晶硅层表面的第一薄膜材料以及第一薄膜材料形成的侧墙；第七步骤，用于利用第一薄膜材料作为刻蚀掩模对多晶硅层进行刻蚀以形成多晶硅栅极，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的图形自对准形成方法的流程图。
图2至9示意性地示出了根据本发明优选实施例的图形自对准形成方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明优选实施例的图形自对准形成方法的流程图。
具体地，如图1所示，根据本发明优选实施例的图形自对准形成方法包括依次执行下述步骤：
第一步骤S1，用于在衬底1上布置掩模层2，如图2所示；
第二步骤S2，用于例如利用掩模版进行光刻，以使衬底上的掩模层形成具有第一特征尺寸的第一图形3，如图3所示；例如，第一特征尺寸形成在或接近用高分辨率的光掩模光刻系统的光学分辨率的极限尺寸；
第三步骤S3，用于在该第一图形上沉积一层氮化硅作为共形层4，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙，如图4所示；优选地，共形层4的厚度在介于第一特征尺寸的约90％和第一特征尺寸的约110％之间。
第四步骤S4，用于在该侧墙形成的基础上沉积一层二氧化硅作为填充层5(如图5所示)，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层2(如图6所示)；优选地，可采用等离子体化学气相沉积(PECVD)或者原子层淀积(ALD)或者SACVD形成二氧化硅，特性是和氮化硅有较高的刻蚀选择比，厚度要求覆盖增个图形区域并尽量的平坦化；
而且，在通过化学机械研磨对填充层进行平坦化，优选地对非晶碳进行终点探测，研磨到非晶碳终止研磨，最终使得非晶碳、二氧化硅和氮化硅在一条水平线上。
第五步骤S5，用于通过湿法刻蚀去除二氧化硅，留下氮化硅和掩模层(如图7所示)；其中，湿法刻蚀去除二氧化硅时尽量少的消耗氮化硅；
第六步骤S6，用于执行灰化工艺(例如，氧气灰化工艺)选择性的去除掩模层，仅留下衬底表面的氮化硅及氮化硅形成的侧墙(如图8所示)；此时，可以看出，衬底表面的氮化硅及氮化硅形成的侧墙共同形成了多个U型结构；
第七步骤S7，用于利用氮化硅(即，多个U型结构)作为刻蚀掩模对衬底进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形(如图9所示)。
由此，本发明可以形成例如仅为第一特征尺寸一半的第二特征尺寸的图形。通过采用本发明的上述方法可以将光刻的物理限制打破，得到更小尺寸的图形，满足20纳米及以下的集成电路工艺的图形转移需求。
而且，虽然以氮化硅和二氧化硅描述了本发明的原理，但是本领域技术人员可以想到采用其他材料来实现本发明。而且，上述衬底可以变为多晶硅层，以通过上述方法形成多晶硅栅极。
下面将具体描述根据本发明优选实施例的图形自对准形成方法的具体实施方式的示例。
首先，首先要提供一个形成图形的衬底，在集成电路加工领域，优选的衬底为硅片，硅片上可沉积氮化硅，多晶硅，二氧化硅等其它常用的半导体材料，掩模层优选的为非晶碳薄膜，非晶碳层的厚度根据所要刻蚀的衬底的深度决定，一般的为1.5-2：1。具体地，例如，可采用热氧化法在硅衬底上形成3到5纳米的二氧化硅层，在二氧化硅层采用LPCVD形成50-80纳米厚度的氮化硅层。
可以采用ALD(原子层淀积)形成氮化硅来覆盖掩模层，特性要求是有较高的台阶覆盖性，要求掩模侧壁上的氮化硅厚度和掩模顶部的氮化硅厚度比大于90％，要求有较低的刻蚀速率，特别是和硅或者多晶硅相比有较高的刻蚀选择比。
在氮化硅层上用PECVD的方法沉积50-200纳米厚度的非晶碳层，通过分解C2H2，形成非晶碳，工艺设定为：C2H2的流量为1500sccm，温度为400C，缓冲气体He流量为300-1500sccm，射频为13.56Mhz功率为800-1200W，压强位10托；光刻并刻蚀非晶碳层形成具有第一特征尺寸的图形，本例的尺寸为80纳米；在上述图形上采用ALD的方法生长一层氮化硅层，厚度为14-30纳米，台阶覆盖率为100％；在上述共形层上用在上述图形上采用原子层沉积(ALD)的方法形成二氧化硅覆盖层，工艺设定为：2Nte流量为1mgm，功率为2000-3000W，Ar的流量为1000-2000sccm；共形层的厚度为200纳米；采用化学机械研磨对上述薄膜进行研磨，依次研磨二氧化化硅覆盖层，氮化硅共形层，当探测到非晶碳牺牲层时研磨终止，此时三层薄膜在同一水平线上；采用湿法刻蚀去除二氧化硅，本例优选的为氢氟酸湿法刻蚀去除二氧化硅；采用氧气灰化工艺去除非晶碳牺牲层，工艺设定为：O2的流量为500-1500sccm，温度为200度，功率为300W；以残留的氮化硅共形层为硬掩模对衬底进行干法刻蚀，形成浅沟槽，该沟槽的尺寸为共形层的厚度，约为14-30纳米。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种图形自对准形成方法，其特征在于包括：
第一步骤，用于在衬底上布置掩模层；
第二步骤，用于进行光刻以使衬底上的掩模层形成具有第一特征尺寸的第一图形；
第三步骤，用于在该第一图形上沉积一层氮化硅作为共形层，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙；
第四步骤，用于在该侧墙形成的基础上沉积一层二氧化硅作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；
第五步骤，用于通过湿法刻蚀去除二氧化硅，留下氮化硅和掩模层；
第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下衬底表面的氮化硅以及氮化硅形成的侧墙；
第七步骤，用于利用氮化硅作为刻蚀掩模对衬底进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。
2.根据权利要求1所述的图形自对准形成方法，其特征在于，第二特征尺寸为第一特征尺寸的一半。
3.根据权利要求1或2所述的图形自对准形成方法，其特征在于，共形层的厚度在介于第一特征尺寸的90％和第一特征尺寸的110％之间。
4.根据权利要求1或2所述的图形自对准形成方法，其特征在于，在通过化学机械研磨对填充层进行平坦化时，在探测到掩模层时终止研磨。
5.一种图形自对准形成方法，其特征在于包括：
第一步骤，用于在衬底上布置掩模层；
第二步骤，用于进行光刻以使衬底上的掩模层形成具有第一特征尺寸的第一图形；
第三步骤，用于在该第一图形上沉积一层第一薄膜材料，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙；
第四步骤，用于在该侧墙形成的基础上沉积一层第二薄膜材料作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；
第五步骤，用于通过湿法刻蚀去除第二薄膜材料，留下第一薄膜材料和掩模层；
第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下衬底表面的第一薄膜材料以及第一薄膜材料形成的侧墙；
第七步骤，用于利用第一薄膜材料作为刻蚀掩模对衬底进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。
6.根据权利要求5所述的图形自对准形成方法，其特征在于，第二特征尺寸为第一特征尺寸的一半。
7.根据权利要求5或6所述的图形自对准形成方法，其特征在于，共形层的厚度在介于第一特征尺寸的90％和第一特征尺寸的110％之间。
8.一种图形自对准形成方法，其特征在于包括：
第一步骤，用于在多晶硅层上布置掩模层；
第二步骤，用于进行光刻以使多晶硅层上的掩模层形成具有第一特征尺寸的第一图形；
第三步骤，用于在该第一图形上沉积一层第一薄膜材料，覆盖被第一图形暴露出来的多晶硅层表面，并形成均匀覆盖第一图形的侧墙；
第四步骤，用于在该侧墙形成的基础上沉积一层第二薄膜材料作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；
第五步骤，用于通过湿法刻蚀去除第二薄膜材料，留下第一薄膜材料和掩模层；
第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下多晶硅层表面的第一薄膜材料以及第一薄膜材料形成的侧墙；
第七步骤，用于利用第一薄膜材料作为刻蚀掩模对多晶硅层进行刻蚀以形成多晶硅栅极，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。
9.根据权利要求8所述的图形自对准形成方法，其特征在于，第二特征尺寸为第一特征尺寸的一半。
10.根据权利要求8或9所述的图形自对准形成方法，其特征在于，共形层的厚度在介于第一特征尺寸的90％和第一特征尺寸的110％之间。
CN201410193142.4A 2014-05-08 2014-05-08 一种图形自对准形成方法 Pending CN103943468A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410193142.4A CN103943468A (zh) 2014-05-08 2014-05-08 一种图形自对准形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410193142.4A CN103943468A (zh) 2014-05-08 2014-05-08 一种图形自对准形成方法

Publications (1)

Publication Number Publication Date
CN103943468A true CN103943468A (zh) 2014-07-23

Family

ID=51191082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410193142.4A Pending CN103943468A (zh) 2014-05-08 2014-05-08 一种图形自对准形成方法

Country Status (1)

Country Link
CN (1) CN103943468A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292591A (zh) * 2015-09-24 2018-07-17 东京毅力科创株式会社 形成用于亚分辨率衬底图案化的刻蚀掩模的方法
CN108321079A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108807170A (zh) * 2018-06-11 2018-11-13 中国科学院微电子研究所 一种纳米线的制作方法
CN112462470A (zh) * 2020-10-27 2021-03-09 中国科学院微电子研究所 利用侧墙转移制作硅基光子器件的方法及硅基光子器件

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US20080090419A1 (en) * 2006-10-17 2008-04-17 Cha-Won Koh Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US20080131793A1 (en) * 2006-03-06 2008-06-05 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US20080305636A1 (en) * 2007-06-07 2008-12-11 Samsung Electronics Co., Ltd. Method of forming fine pattern employing self-aligned double patterning
CN101471231A (zh) * 2007-12-27 2009-07-01 海力士半导体有限公司 一种形成半导体器件微图案的方法
KR20090093095A (ko) * 2008-02-28 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7935464B2 (en) * 2008-10-30 2011-05-03 Applied Materials, Inc. System and method for self-aligned dual patterning
US20130113085A1 (en) * 2011-11-04 2013-05-09 Applied Materials, Inc. Atomic Layer Deposition Of Films Using Precursors Containing Hafnium Or Zirconium
CN103367258A (zh) * 2012-04-06 2013-10-23 力晶科技股份有限公司 半导体线路结构及其制作工艺
CN103594336A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US20080131793A1 (en) * 2006-03-06 2008-06-05 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US20080090419A1 (en) * 2006-10-17 2008-04-17 Cha-Won Koh Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US20080305636A1 (en) * 2007-06-07 2008-12-11 Samsung Electronics Co., Ltd. Method of forming fine pattern employing self-aligned double patterning
CN101471231A (zh) * 2007-12-27 2009-07-01 海力士半导体有限公司 一种形成半导体器件微图案的方法
KR20090093095A (ko) * 2008-02-28 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7935464B2 (en) * 2008-10-30 2011-05-03 Applied Materials, Inc. System and method for self-aligned dual patterning
US20130113085A1 (en) * 2011-11-04 2013-05-09 Applied Materials, Inc. Atomic Layer Deposition Of Films Using Precursors Containing Hafnium Or Zirconium
CN103367258A (zh) * 2012-04-06 2013-10-23 力晶科技股份有限公司 半导体线路结构及其制作工艺
CN103594336A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292591A (zh) * 2015-09-24 2018-07-17 东京毅力科创株式会社 形成用于亚分辨率衬底图案化的刻蚀掩模的方法
CN108352304A (zh) * 2015-09-24 2018-07-31 东京毅力科创株式会社 形成用于亚分辨率衬底图案化的刻蚀掩模的方法
CN108352304B (zh) * 2015-09-24 2022-03-08 东京毅力科创株式会社 形成用于亚分辨率衬底图案化的刻蚀掩模的方法
CN108321079A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10825690B2 (en) 2017-01-16 2020-11-03 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structures
CN108321079B (zh) * 2017-01-16 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108807170A (zh) * 2018-06-11 2018-11-13 中国科学院微电子研究所 一种纳米线的制作方法
CN108807170B (zh) * 2018-06-11 2021-10-22 中国科学院微电子研究所 一种纳米线的制作方法
CN112462470A (zh) * 2020-10-27 2021-03-09 中国科学院微电子研究所 利用侧墙转移制作硅基光子器件的方法及硅基光子器件

Similar Documents

Publication Publication Date Title
US10170327B2 (en) Fin density control of multigate devices through sidewall image transfer processes
EP3616240A1 (en) Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
US9673049B2 (en) Manufacturing method of patterned structure of semiconductor device
CN103943468A (zh) 一种图形自对准形成方法
US20140210004A1 (en) Self-adjusting gate hard mask
US20150035064A1 (en) Inverse side-wall image transfer
US9741621B2 (en) Nano wire structure and method for fabricating the same
CN103594337A (zh) 双重图形化方法
CN103943469A (zh) 一种图形自对准形成方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
US8105897B2 (en) Method and structure for performing a chemical mechanical polishing process
US10804414B2 (en) Semiconductor device with nanostructures and methods of forming the same
CN102760751A (zh) 半导体器件的结构及形成方法
JP5556851B2 (ja) 半導体装置の製造方法
CN102800576B (zh) 图形化膜层的方法、形成栅极、mos晶体管的方法
CN103996604B (zh) 一种采用双侧墙工艺形成超低尺寸图形的方法
CN105304474A (zh) 一种多重图形化掩膜层的形成方法
US9082905B2 (en) Photodiode employing surface grating to enhance sensitivity
CN103996602B (zh) 一种采用双侧墙工艺形成超低尺寸图形的方法
JP2009010156A (ja) パターン形成方法
CN108091553B (zh) 掩模图形的形成方法
CN104916591A (zh) 半导体器件的制造方法
CN103972057A (zh) 一种半导体精细特征尺寸图形的形成方法
CN105789208B (zh) 存储元件及其制造方法
CN109427556A (zh) 半导体元件的精细岛状图案形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140723