CN103715080A - 自对准双重图形的形成方法 - Google Patents
自对准双重图形的形成方法 Download PDFInfo
- Publication number
- CN103715080A CN103715080A CN201210378503.3A CN201210378503A CN103715080A CN 103715080 A CN103715080 A CN 103715080A CN 201210378503 A CN201210378503 A CN 201210378503A CN 103715080 A CN103715080 A CN 103715080A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- mask side
- sacrifice layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 238000005530 etching Methods 0.000 claims abstract description 79
- 230000015572 biosynthetic process Effects 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 32
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种自对准双重图形的形成方法，包括：提供待刻蚀层，待刻蚀层表面具有第一牺牲层，第一牺牲层的宽度与相邻第一牺牲层之间的距离相同；在第一牺牲层两侧的待刻蚀层表面形成第一掩膜侧墙；在待刻蚀层表面形成覆盖第一掩膜侧墙表面的第二牺牲层，第二牺牲层的表面与第一牺牲层的表面齐平；在形成第二牺牲层之后，去除第一牺牲层，并暴露出待刻蚀层表面；在去除第一牺牲层之后，在第二牺牲层和第一掩膜侧墙两侧的刻蚀层表面形成第二掩膜侧墙，第二掩膜侧墙的剖面形状与第一掩膜侧墙的剖面形状对称；在形成第二掩膜侧墙之后，去除第二牺牲层。采用所形成的双重图形为掩膜进行刻蚀的图形尺寸及形貌统一。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种自对准双重图形的形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的工艺节点正不断减小。然而，由于受到现有的光刻工艺精度的限制，以现有的光刻工艺形成的掩膜图形难以满足半导体器件持续减小特征尺寸的需求，遏制了半导体技术的发展。
为了在现有的光刻工艺的基础上，能够进一步缩小半导体器件的尺寸，现有技术提出了一种双重图形化工艺。其中，尤其以自对准双重图形化（Self-Aligned Double Patterning，SADP）工艺因其工艺简单而被广泛应用。图1至图5是现有技术的以自对准双重图化工艺形成掩膜，并进行刻蚀过程的剖面结构示意图，包括：
请参考图1，提供半导体衬底100，所述半导体衬底100表面具有牺牲薄膜101，所述牺牲薄膜101表面具有光刻胶层102。
请参考图2，以所述光刻胶层102（如图1所示）为掩膜，干法刻蚀所述牺牲薄膜101（如图1所示），直至暴露出半导体衬底100为止，形成牺牲层101a，并去除光刻胶层102。
请参考图3，在所述牺牲层101a两侧的半导体衬底100表面形成掩膜侧墙103。
请参考图4，形成掩膜侧墙103后，去除所述牺牲层101a（如图3所示）。
请参考图5，去除牺牲层101a（如图3所示）后，以所述掩膜侧墙103为掩膜，刻蚀所述半导体衬底100。
然而，现有技术以自对准双重图化工艺形成掩膜进行刻蚀后，刻蚀形成的图形的形貌不良，且尺寸不易控制。
更多双重图形化工艺请参考公开号为US 2007/0148968A1的美国专利文件。
发明内容
本发明解决的问题是提供一种自对准双重图形的形成方法，以所形成的自对准双重图形为掩膜进行刻蚀后，刻蚀形成的图形的形貌良好，且尺寸容易控制。
为解决上述问题，本发明提供一种自对准双重图形的形成方法，包括：提供待刻蚀层，所述待刻蚀层表面具有第一牺牲层，所述第一牺牲层的宽度与相邻第一牺牲层之间的距离相同；在所述第一牺牲层两侧的待刻蚀层表面形成第一掩膜侧墙；在所述待刻蚀层表面形成覆盖所述第一掩膜侧墙表面的第二牺牲层，所述第二牺牲层的表面与所述第一牺牲层的表面齐平；在形成所述第二牺牲层之后，去除所述第一牺牲层，并暴露出待刻蚀层表面；在去除所述第一牺牲层之后，在所述第二牺牲层和第一掩膜侧墙两侧的刻蚀层表面形成第二掩膜侧墙，所述第二掩膜侧墙的剖面形状与所述第一掩膜侧墙的剖面形状对称；在形成第二掩膜侧墙之后，去除所述第二牺牲层。
可选地，所述第一掩膜侧墙和第二掩膜侧墙的材料为氮化硅，所述第一牺牲层的材料为氧化硅，所述第二牺牲层的材料为无定形碳。
可选地，去除第一牺牲层的工艺为湿法刻蚀，所述湿法刻蚀的刻蚀液为氢氟酸。
可选地，去除第二牺牲层的工艺为灰化工艺，所述灰化工艺的气体为氧气。
可选地，所述第一掩膜侧墙和第二掩膜侧墙的材料为氮化硅，所述第一牺牲层的材料为无定形碳，所述第二牺牲层的材料为氧化硅。
可选地，去除第一牺牲层的工艺为灰化工艺，所述灰化工艺的气体为氧气。
可选地，去除第二牺牲层的工艺为湿法刻蚀，所述湿法刻蚀的刻蚀液为氢氟酸。
可选地，所述第一掩膜侧墙的形成工艺为：在所述待刻蚀层和第一牺牲层表面沉积第一掩膜层；回刻蚀所述第一掩膜层，直至暴露出所述待刻蚀层表面和所述第一牺牲层顶部为止，形成第一掩膜侧墙。
可选地，所述第二掩膜侧墙的形成工艺为：在所述待刻蚀层、第一掩膜侧墙和第二牺牲层表面沉积第二掩膜层；回刻蚀所述第二掩膜层，直至暴露出待刻蚀层表面和所述第二牺牲层顶部为止，形成第二掩膜侧墙。
可选地，所述第一牺牲层的形成工艺为：在所述待刻蚀层表面形成第一牺牲薄膜；在所述第一牺牲薄膜表面形成光刻胶层，所述光刻胶层定义了需要形成第一牺牲层的位置及形状，且所述光刻胶层的宽度与相邻光刻胶层之间的距离相同；以所述光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述第一牺牲薄膜，直至暴露出待刻蚀层为止。
可选地，所述第二牺牲层的形成工艺为：在所述待刻蚀层、第一掩膜侧墙和第一牺牲层表面沉积第二牺牲薄膜；采用化学机械抛光工艺去除高于所述第一牺牲层表面的第二牺牲薄膜。
可选地，所述待刻蚀层为半导体衬底。
可选地，还包括：提供半导体衬底，所述待刻蚀层位于所述半导体衬底表面。
可选地，所述半导体衬底和待刻蚀层之间还包括：介质层和器件层中的一层或多层重叠。
可选地，在去除所述第二牺牲层之后，以所述第一掩膜侧墙和第二掩膜侧墙为掩膜，刻蚀所述待刻蚀层。
与现有技术相比，本发明的技术方案具有以下优点：
在待刻蚀层表面第一牺牲层两侧的待刻蚀层表面形成第一掩膜侧墙后，在所述待刻蚀层表面形成覆盖所述第一掩膜侧墙的侧壁表面的第二牺牲层，且所述第二牺牲层暴露出第一牺牲层的顶部表面和第一掩膜侧墙；再去除所述第一牺牲层，并在所述第二牺牲层和第一掩膜侧墙两侧的待刻蚀层表形成第二掩膜侧墙；由于所述第一掩膜侧墙和第二掩膜侧墙作为后续刻蚀待刻蚀层的掩膜，且第二掩膜侧墙的剖面形状与所述第一掩膜侧墙的剖面形状对称，因此，以第一掩膜侧墙和第二掩膜侧墙为掩膜，刻蚀形成的沟槽的边界形貌一致；从而能够在缩小半导体器件尺寸的同时，保持所形成的半导体器件的特征尺寸一致，从而使所形成的器件性能稳定且良好。
进一步的，由于所述第一掩膜侧墙和第二掩膜侧墙的形成工艺相同，因此能够形成剖面形状对称的第一掩膜侧墙和第二掩膜侧墙，使刻蚀形成的沟槽边界形貌统一。
进一步的，由于所述第一牺牲层、第二牺牲层和第一掩膜侧墙的材料不同；当去除所述第一牺牲层时，由于所述第一牺牲层、第二牺牲层和第一掩膜侧墙的材料之间具有选择性，因此无需额外形成掩膜层即可去除所述第一牺牲层，而不会影响第二牺牲层和第一掩膜侧墙，工艺简单。
进一步的，由于所述第一牺牲层和第二牺牲层的材料为氧化硅或无定形碳，因此容易形成且具有一定的硬度，能够确保在刻蚀形成第一掩膜侧墙或第二掩膜侧墙时，所述第一牺牲层和第二牺牲层不被破坏，同时容易被去除而不会产生残留，有利于自对准双图形掩膜的形成。
附图说明
图1至图5是现有技术的以自对准双重图化工艺形成掩膜，并进行刻蚀过程的剖面结构示意图；
图6至图14是本发明的实施例所述的自对准双重图形的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术以自对准双重图化工艺形成掩膜进行刻蚀后，刻蚀形成的图形的形貌不良，且尺寸不易控制。
经过本发明的发明人研究发现，由于现有技术形成所述掩膜侧墙（如图3所示）的工艺为：在所述半导体衬底100和牺牲层101a表面沉积掩膜层；回刻蚀所述掩膜层直至暴露出半导体衬底100和牺牲层101a表面为止，形成掩膜侧墙103；因此，以现有技术所形成的掩膜侧墙103中，所述掩膜侧墙103与牺牲层101a相接触的侧壁相对于半导体衬底100表面垂直，而由回刻蚀工艺所形成的所述掩膜侧墙103的另一侧侧墙相对于半导体衬底100表面倾斜，因此所述掩膜侧墙103两侧的侧壁不对称；继而，如图5所述，以所述掩膜侧墙103为掩膜，刻蚀所述半导体衬底100时，由于所述掩膜侧墙103两侧的侧壁不对称，沿所述不对称的侧壁刻蚀形成的沟槽的边界形貌也不同；进而，由于沿所述掩膜侧墙103刻蚀形成的沟槽边界形貌不一致，会导致所形成的半导体器件的特征尺寸存在差异，致使所形成的半导体器件的性能不良。
具体地，由于刻蚀所述沟槽工艺为各向异性的干法刻蚀工艺，刻蚀气体离子受到偏压作用垂直向半导体衬底100表面轰击，而所述掩膜侧墙103不对称的侧壁会造成所述刻蚀气体离子的运动轨迹不同，从而轰击于半导体衬底100表面的位置不同，造成沿所述不对称侧壁形成的沟槽的边界形貌不同。
经过发明人的进一步研究，在待刻蚀层表面的第一牺牲层两侧形成第一掩膜侧墙之后，在所述待刻蚀层表面再形成覆盖所述第一掩膜侧墙表面，且顶部与第一牺牲层齐平的第二牺牲层，并去除第一牺牲层，在所述第二牺牲层和第一掩膜侧墙两侧形成第二掩膜侧墙；所述第一掩膜侧墙和第二掩膜侧墙构成用于刻蚀待刻蚀层的掩膜，而且由于形成第一掩膜侧墙和第二掩膜侧墙的工艺相同，使所述第一掩膜侧墙和第二掩膜侧墙所构成的掩膜两侧的侧壁形状对称；以所述第一掩膜侧墙和第二掩膜侧墙为掩膜，刻蚀所述待刻蚀层时，所形成的沟槽边界的形貌一致；因此，能够使所形成的半导体器件的特征尺寸一致，且性能稳定。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。图6至图14是本发明的实施例所述的自对准双重图形的形成过程的剖面结构示意图。
请参考图6，提供待刻蚀层200，所述待刻蚀层200表面具有第一牺牲层201，所述第一牺牲层201的宽度L1与相邻第一牺牲层201之间的距离L2相同。
所述待刻蚀层200用于在后续工艺中进行刻蚀，并在刻蚀后用于形成半导体器件；因此，后续工艺需要在所述待刻蚀层200表面形成用于刻蚀工艺的掩膜。
在本实施例中，所述待刻蚀层200为半导体衬底，所述半导体衬底用于为后续工艺提供工作平台；所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底（例如氮化硅或砷化镓等）。
在另一实施例中，所述待刻蚀层200位于半导体衬底表面，所述待刻蚀层200的材料为氧化硅、氮化硅、氮氧化硅、多晶硅、硅锗、低K介质材料、高K介质材料、无定形碳、金属中的一种或多种；需要说明的是，所述待刻蚀层200和半导体衬底之间还能够具有介质层和器件层中的一层或多层重叠；所述介质层的材料包括：氧化硅、氮化硅、氮氧化硅、多晶硅、低K介质材料和高K介质材料中的一种或多种；所述器件层的材料包括：多晶硅、无定形碳、硅锗和金属中的一种或多种。
所述第一牺牲层201的材料为氧化硅或无定形碳；当所述第一牺牲层201的材料为氧化硅时，后续形成的第二牺牲层的材料为无定形碳；当所述第一牺牲层201的材料为无定形碳时，后续形成的第二牺牲层的材料为氧化硅；由于所述氧化硅或无定形碳的形成工艺简单，而且易于通过湿法刻蚀或灰化工艺被去除而不具有残余，因此用于作为第一牺牲层201或第二牺牲层的材料时，当后续工艺去除所述第一牺牲层201或第二牺牲层时，不会对后续所形成的第一掩膜侧墙或第二掩膜侧墙产生损伤，使后续所形成的第一掩膜侧墙或第二掩膜侧墙质量好；而且，所述氧化硅或无定形碳具有一定硬度，使所形成的第一牺牲层201或后续形成的第二牺牲层的形状固定，在后续形成第一掩膜侧墙和第二掩膜侧墙时，不会因变形而影响所形成的掩膜质量。在本实施例中，所述第一牺牲层201的材料为氧化硅。
所述第一牺牲层201的形成工艺为：在所述待刻蚀层200表面形成第一牺牲薄膜；在所述第一牺牲薄膜表面形成光刻胶层，所述光刻胶层定义了需要形成第一牺牲层201的位置及形状；以所述光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述第一牺牲薄膜，直至暴露出待刻蚀层200为止；在本实施例中，所述光刻胶层的宽度L1与相邻光刻胶层之间的距离L2相同，因此后续形成的有第一掩膜侧墙和第二掩膜侧墙构成的掩膜之间的距离相同。
由于所述光刻胶层为经过旋涂形成的光刻胶薄膜经过曝光显影形成，所述光刻胶层的宽度L1、与相邻光刻胶层之间的距离L2受到光刻工艺中图形化的精确度的限制而无法缩小，即在固定的L1+L2的距离范围内，采用现有的光刻工艺最多仅能形成一个第一牺牲层201；因此，为了满足半导体技术集成化的需求，使所形成的半导体器件的特征尺寸进一步减小，本实施例在所述第一牺牲层201两侧的待刻蚀层201表面形成第一掩膜侧墙；由于每一第一牺牲层201两侧分别具有第一掩膜侧墙，因此能够在不缩小第一牺牲层201的宽度L1、以及相邻第一牺牲层201之间的距离L2的情况下，即在固定的L1+L2的距离范围内形成双倍数量的刻蚀掩膜；从而达到在保证光刻精度的情况下，减小刻蚀掩膜的尺寸，以此减小半导体器件的特征尺寸，满足了半导体器件小型化的发展需求。
在本实施例中，第一牺牲层201的宽度L1与相邻第一牺牲层201之间的距离L2相同，使后续形成的由第一掩膜侧墙和第二掩膜侧墙构成的刻蚀掩膜之间的距离相同，保证了刻蚀后的沟槽之间的距离相同，使所形成的半导体器件的特征尺寸统一。
请参考图7，在所述待刻蚀层200和第一牺牲层201表面沉积第一掩膜层202。
所述第一掩膜层202用于后续形成第一掩膜侧墙；所述第一掩膜层202的形成工艺为沉积工艺，较佳的是化学气相沉积工艺；所述第一掩膜层202的材料为氮化硅，所述氮化硅的硬度较高，不会受到后续工艺的损伤，作为后续刻蚀所述待刻蚀层200时的掩膜材料，能够使刻蚀后的图形更为精确；由于所述第一掩膜层202的材料相对于所述第一牺牲层201具有刻蚀选择性，因此在后续刻蚀所述第一掩膜层202以形成第一掩膜侧墙时，刻蚀工艺能够停止于所述第一牺牲层201表面，以此达到自对准形成掩膜侧墙的目的。
所述第一掩膜层202的形成工艺为本领域技术人员所熟知，不应过于限定，在此不做赘述。
请参考图8，回刻蚀所述第一掩膜层202（如图7所示），直至暴露出所述待刻蚀层200表面和所述第一牺牲层201顶部为止，形成第一掩膜侧墙202a。
所述回刻蚀工艺为各向异性的干法刻蚀工艺，刻蚀气体包括CHF3和O2；由于所述各向异性的干法刻蚀工艺使刻蚀气体离子向待刻蚀层200表面垂直轰击，因此能够去除所述待刻蚀层200表面、以及第一牺牲层201顶部表面的第一掩膜层202；而且，由于位于所述第一牺牲层201侧壁表面的第一掩膜层202与所述刻蚀气体离子的运动方向平行，因此所述刻蚀气体难以轰击去除位于所述第一牺牲层201侧壁的第一掩膜层202，从而使位于所述第一牺牲层201侧壁的第一掩膜层202被保留，形成第一掩膜侧墙202a。
由于所述第一牺牲层201两侧分别形成第一掩膜侧墙202a，因此能够在第一牺牲层201的宽度L1（如图6所示）、与相邻第一牺牲层201之间的距离L2（如图6所示）不变的情况下，使掩膜的数量增加一倍，从而使所形成的半导体器件的特征尺寸缩小；而且，所述第一掩膜侧墙202a无需通过光刻工艺即可直接形成于所述第一牺牲层201两侧侧壁的表面，因此不用受到光刻工艺精确度的限制，仍能够保证所形成的第一掩膜侧墙202a的宽度、以及所述第一掩膜侧墙202a之间的距离的精确可控制。
然而，由于所述第一掩膜侧墙202a与第一牺牲层201相接触的侧壁表面I相对于待刻蚀层200表面垂直，而经过回刻蚀工艺形成的另一侧的侧壁表面II相对于所述待刻蚀层200倾斜，且所述倾斜的侧壁表面II具有弧度；当采用所述第一掩膜侧墙202a作为后续干法刻蚀所述待刻蚀层200的掩膜时，垂直轰击于待刻蚀层200表面的刻蚀气体离子在接触到形貌不同的侧壁表面I和侧壁表面II时，运动轨迹会发生改变，且所发生改变的运动不相同；所述刻蚀气体离子接触到侧壁表面I和侧壁表面II之后，轰击于待刻蚀层200的位置不同；因此，会造成沿侧壁表面I和侧壁表面II刻蚀形成待刻蚀层200内的沟槽边界的形貌不相同，使后续所形成的半导体器件的特征尺寸不一致，导致所述半导体器件的性能不稳定。
为了解决上述问题，在本实施例中，在形成所述第一掩膜侧墙202a之后，再次采用自对准双重图形化工艺形成与所述第一掩膜侧墙202a形状对称的第二掩膜侧墙，且使所述第二掩膜侧墙与所述第一掩膜侧墙202a共同构成刻蚀掩膜，以保证刻蚀待刻蚀层200所形成的沟槽的边界形貌一致。
请参考图9，在所述待刻蚀层200表面形成覆盖所述第一掩膜侧墙202a表面的第二牺牲层203，所述第二牺牲层203的表面与所述第一牺牲层201的表面齐平。
所述第二牺牲层203和第一掩膜侧墙202a所构成的结构宽度为L2，与第一牺牲层201的宽度L1相同，而且所述第二牺牲层203的高度与所述第一牺牲层201相同；因此，后续形成位于所述第二牺牲层203和第一掩膜侧墙202a两侧的第二掩膜侧墙时，且当所述第二掩膜侧墙的形成工艺与形成第一掩膜侧墙202a相同时，所形成的第二掩膜侧墙的形状与第一掩膜侧墙202a对称。
所述第二牺牲层203的材料为氧化硅或无定形碳；当所述第一牺牲层201的材料为氧化硅时，所述第二牺牲层203的材料为无定形碳；当所述第一牺牲层201的材料为无定形碳时，所述第二牺牲层203的材料为氧化硅；从而保证所述第一牺牲层201、第二牺牲层203、第一掩膜侧墙202a和后续形成的第二掩膜侧墙在刻蚀工艺中具有较大的刻蚀选择比，在后续去除第一牺牲层201或去除第二牺牲层203时，不会损伤所述第一掩膜侧墙202a和后续形成的第二掩膜侧墙；同时，所述第二牺牲层203的材料为氧化硅或无定形碳时，易于形成且易于被去除，而且在去除后不易在待刻蚀层200表面残留残余物；进一步的，所述无定形碳和氧化硅具有一定硬度，能够保证后续形成的第二掩膜侧墙的形貌与所述第一掩膜侧墙202a相同。在本实施例中，由于所述第一掩膜侧墙202a的材料为氧化硅，因此所述第二牺牲层203的材料为无定形碳。
所述第二牺牲层203的形成工艺为：在所述待刻蚀层200、第一掩膜侧墙202a和第一牺牲层201表面沉积第二牺牲薄膜；采用化学机械抛光工艺去除高于所述第一牺牲层201表面的第二牺牲薄膜，形成第二牺牲层203。
请参考图10，在形成所述第二牺牲层203之后，去除所述第一牺牲层201（如图9所示），并暴露出待刻蚀层200表面。
当所述第一牺牲层201的材料为氧化硅时，去除所述第一牺牲层201的工艺为湿法刻蚀工艺，刻蚀液为氢氟酸，由于所述第二牺牲层203的材料为无定形碳，所述第一掩膜侧墙202a的材料为氮化硅，因此在去除所述第一牺牲层201时，所述第二牺牲层203和第一掩膜侧墙202a不会受到损伤；当所述第一牺牲层201的材料为无定形碳时，去除所述第一牺牲层201的工艺为灰化工艺，所述灰化工艺的气体为氧气，在灰化去除所述第一牺牲层201时，不会影响所述第二牺牲层203和第一掩膜侧墙202a。
在本实施例中，由于所述第一牺牲层201的材料为氧化硅，因此去除所述第一牺牲层201的工艺为湿法刻蚀工艺，刻蚀液为氢氟酸。
在去除所述第一牺牲层201后，所述第二牺牲层203和第一掩膜侧墙202a构成的结构宽度为L2，与被去除的第一牺牲层201的宽度L1相同，而所述第二牺牲层203的高度与所述第一牺牲层201相同；因此，采用形成第一掩膜侧墙202a的工艺在所述第二牺牲层203和第一掩膜侧墙202a的两侧形成第二掩膜侧墙，能够使后续所形成的第二掩膜侧墙与所述第一掩膜侧墙202a的形状相同，且相互对称；继而，以所形成的第二掩膜侧墙和第一掩膜侧墙202a为掩膜刻蚀所述待刻蚀层200所形成的沟槽边界形貌一致，能够使所形成的半导体器件的特征尺寸统一，性能稳定。
请参考图11，在去除所述第一牺牲层201（如图9所示）之后，在所述待刻蚀层200、第一掩膜侧墙202a和第二牺牲层203表面沉积第二掩膜层204。
所述第二掩膜层204的材料为氮化硅；所述第二掩膜层204的形成工艺为沉积工艺，较佳的是化学气相沉积工艺；所述第二掩膜层204的形成工艺与形成第一掩膜层202（请参考图7）的工艺相同，且为本领域技术人员所熟知，不应过于限定，在此不作赘述；而且，所述第二掩膜层204的厚度与第一掩膜层202的厚度相同，从而保证了后续形成的第二掩膜侧墙与第一掩膜侧墙202a的形状相同且相互对称。
请参考图12，回刻蚀所述第二掩膜层204（如图11所示），直至暴露出待刻蚀层200表面和所述第二牺牲层203顶部为止，形成第二掩膜侧墙204a，所述第二掩膜侧墙204a的剖面形状与所述第一掩膜侧墙202a的剖面形状对称。
所述回刻蚀工艺为各向异性的干法刻蚀工艺，由于所述第二掩膜层204的材料与所述待刻蚀层200和第二牺牲层203不同，因此能够时所述各项异性的干法刻蚀工艺停止于所述待刻蚀层200表面和所述第二牺牲层203顶部；由于所述第二掩膜层204的厚度与第一掩膜层202的厚度相同，且所述回刻蚀形成第二掩膜侧墙204a的工艺与回刻蚀形成第一掩膜侧墙202a的工艺相同，因此能够形成剖面形状与所述第一掩膜层202a相对称的第二掩膜层侧墙204a；而且，所述第二掩膜侧墙204a与第一掩膜侧墙202a相接触，共同构成后续刻蚀所述待刻蚀层200时的掩膜，且所述掩膜的外侧的侧壁形貌相同，使刻蚀后的沟槽边界的形貌统一，从而保证了所形成的半导体器件的特征尺寸相同。
请参考图13，在形成第二掩膜侧墙204a之后，去除所述第二牺牲层203（如图12所示）。
在本实施例中，所述第二牺牲层203的材料为无定形碳，因此去除所述第二牺牲层203的工艺为灰化工艺，所述灰化工艺的气体为氧气；经过所述灰化工艺，所述无定形碳与氧气反应生成一氧化碳或二氧化碳气体被排除，以此去除第二牺牲层；而且，所述灰化工艺不会损伤所形成的第一掩膜侧墙202a和第二掩膜侧墙204a。
在另一实施例中，当所述第二牺牲层203的材料为氧化硅时，去除所述第二牺牲层203的工艺为湿法刻蚀工艺，刻蚀液为氢氟酸；由于所述第一掩膜侧墙202a和第二掩膜侧墙204a的材料为氮化硅，所述湿法刻蚀工艺对第一掩膜侧墙202a和第二掩膜侧墙204a损伤较小。
请参考图14，在去除所述第二牺牲层203（如图12所示）之后，以所述第一掩膜侧墙202a和第二掩膜侧墙204a为掩膜，刻蚀所述待刻蚀层200，形成沟槽。
去除所述第二牺牲层203后，所述第一掩膜侧墙202a和第二掩膜侧墙204a构成刻蚀所述待刻蚀层200时的掩膜结构，且所述掩膜结构两侧的侧壁形貌相同；因此在采用干法刻蚀所述待刻蚀层200时，刻蚀气体接触到所述掩膜结构两侧的侧壁厚度运动状态也相同，从而使所述刻蚀气体接触到所述掩膜结构两侧的侧壁后，轰击于待刻蚀层200表面的位置相同，进而保证了沿所述掩膜结构两侧的侧壁进行刻蚀后，形成的沟槽边界的形貌一致；因此，使所形成的半导体器件的特征尺寸统一，以保证半导体器件的性能稳定。
本实施例在第一牺牲层201两侧形成第一掩膜侧墙202a后，在所述待刻蚀层表面形成覆盖所述第一掩膜侧墙202a的第二牺牲层203，并去除所述第一牺牲层201；再于所述第二牺牲层203和第一掩膜侧墙202a两侧形成第二掩膜侧墙204a，并去除所述第二牺牲层；所形成的第一掩膜侧墙202a和第二掩膜侧墙204a的剖面形状相互对称，以所述第一掩膜侧墙202a和第二掩膜侧墙204a构成的掩膜刻蚀待刻蚀层200后，所形成的沟槽205的边界形貌一致，保证了所形成的半导体器件的特征尺寸统一，且性能稳定；而且，本实施例所述的自对准双重图形的形成工艺简单，且所形成的自对准双重图形刻蚀效果好。
综上所述，在待刻蚀层表面第一牺牲层两侧的待刻蚀层表面形成第一掩膜侧墙后，在所述待刻蚀层表面形成覆盖所述第一掩膜侧墙表面的第二牺牲层，且所述第二牺牲层暴露出第一牺牲层和第一掩膜侧墙；再去除所述第一牺牲层，并在所述第二牺牲层和第一掩膜侧墙两侧的刻蚀层表形成第二掩膜侧墙；由于所述第一掩膜侧墙和第二掩膜侧墙作为后续刻蚀待刻蚀层的掩膜，且第二掩膜侧墙的剖面形状与所述第一掩膜侧墙对称，因此，以第一掩膜侧墙和第二掩膜侧墙为掩膜，刻蚀形成的沟槽的边界形貌一致；从而能够在缩小半导体器件尺寸的同时，保持所形成的半导体器件的特征尺寸一致，从而使所形成的器件性能稳定且良好。
进一步的，由于所述第一掩膜侧墙和第二掩膜侧墙的形成工艺相同，因此能够形成剖面形状对称的第一掩膜侧墙和第二掩膜侧墙，使刻蚀形成的沟槽边界形貌统一。
进一步的，由于所述第一牺牲层、第二牺牲层和第一掩膜侧墙的材料不同；当去除所述第一牺牲层时，由于所述第一牺牲层、第二牺牲层和第一掩膜侧墙的材料之间具有选择性，因此无需额外形成掩膜层即可去除所述第一牺牲层，而不会影响第二牺牲层和第一掩膜侧墙，工艺简单。
进一步的，由于所述第一牺牲层和第二牺牲层的材料为氧化硅或无定形碳，因此容易形成且具有一定的硬度，能够确保在刻蚀形成第一掩膜侧墙或第二掩膜侧墙时不被破坏，同时容易被去除而不会产生残留，有利于自对准双图形掩膜的形成。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (15)
1.一种自对准双重图形的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层表面具有第一牺牲层，所述第一牺牲层的宽度与相邻第一牺牲层之间的距离相同；
在所述第一牺牲层两侧的待刻蚀层表面形成第一掩膜侧墙；
在所述待刻蚀层表面形成覆盖所述第一掩膜侧墙表面的第二牺牲层，所述第二牺牲层的表面与所述第一牺牲层的表面齐平；
在形成所述第二牺牲层之后，去除所述第一牺牲层，并暴露出待刻蚀层表面；
在去除所述第一牺牲层之后，在所述第二牺牲层和第一掩膜侧墙两侧的刻蚀层表面形成第二掩膜侧墙，所述第二掩膜侧墙的剖面形状与所述第一掩膜侧墙的剖面形状对称；
在形成第二掩膜侧墙之后，去除所述第二牺牲层。
2.如权利要求1所述自对准双重图形的形成方法，其特征在于，所述第一掩膜侧墙和第二掩膜侧墙的材料为氮化硅，所述第一牺牲层的材料为氧化硅，所述第二牺牲层的材料为无定形碳。
3.如权利要求2所述自对准双重图形的形成方法，其特征在于，去除第一牺牲层的工艺为湿法刻蚀，所述湿法刻蚀的刻蚀液为氢氟酸。
4.如权利要求2所述自对准双重图形的形成方法，其特征在于，去除第二牺牲层的工艺为灰化工艺，所述灰化工艺的气体为氧气。
5.如权利要求1所述自对准双重图形的形成方法，其特征在于，所述第一掩膜侧墙和第二掩膜侧墙的材料为氮化硅，所述第一牺牲层的材料为无定形碳，所述第二牺牲层的材料为氧化硅。
6.如权利要求5所述自对准双重图形的形成方法，其特征在于，去除第一牺牲层的工艺为灰化工艺，所述灰化工艺的气体为氧气。
7.如权利要求5所述自对准双重图形的形成方法，其特征在于，去除第二牺牲层的工艺为湿法刻蚀，所述湿法刻蚀的刻蚀液为氢氟酸。
8.如权利要求1所述自对准双重图形的形成方法，其特征在于，所述第一掩膜侧墙的形成工艺为：在所述待刻蚀层和第一牺牲层表面沉积第一掩膜层；
回刻蚀所述第一掩膜层，直至暴露出所述待刻蚀层表面和所述第一牺牲层顶部为止，形成第一掩膜侧墙。
9.如权利要求1所述自对准双重图形的形成方法，其特征在于，所述第二掩膜侧墙的形成工艺为：在所述待刻蚀层、第一掩膜侧墙和第二牺牲层表面沉积第二掩膜层；回刻蚀所述第二掩膜层，直至暴露出待刻蚀层表面和所述第二牺牲层顶部为止，形成第二掩膜侧墙。
10.如权利要求1所述自对准双重图形的形成方法，其特征在于，所述第一牺牲层的形成工艺为：在所述待刻蚀层表面形成第一牺牲薄膜；在所述第一牺牲薄膜表面形成光刻胶层，所述光刻胶层定义了需要形成第一牺牲层的位置及形状，且所述光刻胶层的宽度与相邻光刻胶层之间的距离相同；以所述光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述第一牺牲薄膜，直至暴露出待刻蚀层为止。
11.如权利要求1所述自对准双重图形的形成方法，其特征在于，所述第二牺牲层的形成工艺为：在所述待刻蚀层、第一掩膜侧墙和第一牺牲层表面沉积第二牺牲薄膜；采用化学机械抛光工艺去除高于所述第一牺牲层表面的第二牺牲薄膜。
12.如权利要求1所述自对准双重图形的形成方法，其特征在于，所述待刻蚀层为半导体衬底。
13.如权利要求1所述自对准双重图形的形成方法，其特征在于，还包括：提供半导体衬底，所述待刻蚀层位于所述半导体衬底表面。
14.如权利要求13所述自对准双重图形的形成方法，其特征在于，所述半导体衬底和待刻蚀层之间还包括：介质层和器件层中的一层或多层重叠。
15.如权利要求1所述自对准双重图形的形成方法，其特征在于，在去除所述第二牺牲层之后，以所述第一掩膜侧墙和第二掩膜侧墙为掩膜，刻蚀所述待刻蚀层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210378503.3A CN103715080B (zh) | 2012-09-29 | 2012-09-29 | 自对准双重图形的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210378503.3A CN103715080B (zh) | 2012-09-29 | 2012-09-29 | 自对准双重图形的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103715080A true CN103715080A (zh) | 2014-04-09 |
| CN103715080B CN103715080B (zh) | 2016-08-10 |
Family
ID=50407957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210378503.3A Active CN103715080B (zh) | 2012-09-29 | 2012-09-29 | 自对准双重图形的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103715080B (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943468A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 一种图形自对准形成方法 |
| CN105244259A (zh) * | 2015-10-14 | 2016-01-13 | 上海华力微电子有限公司 | 一种多重图形化掩膜层的结构及制作方法 |
| CN105304474A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种多重图形化掩膜层的形成方法 |
| CN105470117A (zh) * | 2014-09-09 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种基于双图案的半导体器件及其制造方法、电子装置 |
| CN106200272A (zh) * | 2015-04-30 | 2016-12-07 | 中国科学院微电子研究所 | 一种自对准双重图形成像方法 |
| CN107731666A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化的方法 |
| CN108574010A (zh) * | 2017-03-08 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109309050A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110690112A (zh) * | 2018-07-05 | 2020-01-14 | 长鑫存储技术有限公司 | 利用反向间距加倍工艺形成表面平坦化结构及方法 |
| CN111627801A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
| CN111640666A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640667A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111696862A (zh) * | 2019-03-12 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112614775A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
| CN113517179A (zh) * | 2021-07-08 | 2021-10-19 | 长鑫存储技术有限公司 | 自对准图形工艺方法 |
| US12106964B2 (en) | 2020-06-16 | 2024-10-01 | Winbond Electronics Corp. | Double-patterning method to improve sidewall uniformity |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090246706A1 (en) * | 2008-04-01 | 2009-10-01 | Applied Materials, Inc. | Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques |
| CN101651115A (zh) * | 2008-08-11 | 2010-02-17 | 三星电子株式会社 | 形成半导体器件中精细图案的方法 |
| CN101963755A (zh) * | 2009-06-26 | 2011-02-02 | 罗门哈斯电子材料有限公司 | 自对准间隔物多重图形化方法 |
| CN102347217A (zh) * | 2010-07-27 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
-
2012
- 2012-09-29 CN CN201210378503.3A patent/CN103715080B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090246706A1 (en) * | 2008-04-01 | 2009-10-01 | Applied Materials, Inc. | Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques |
| CN101651115A (zh) * | 2008-08-11 | 2010-02-17 | 三星电子株式会社 | 形成半导体器件中精细图案的方法 |
| CN101963755A (zh) * | 2009-06-26 | 2011-02-02 | 罗门哈斯电子材料有限公司 | 自对准间隔物多重图形化方法 |
| CN102347217A (zh) * | 2010-07-27 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943468A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 一种图形自对准形成方法 |
| CN105470117B (zh) * | 2014-09-09 | 2018-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种基于双图案的半导体器件及其制造方法、电子装置 |
| CN105470117A (zh) * | 2014-09-09 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种基于双图案的半导体器件及其制造方法、电子装置 |
| CN106200272A (zh) * | 2015-04-30 | 2016-12-07 | 中国科学院微电子研究所 | 一种自对准双重图形成像方法 |
| CN106200272B (zh) * | 2015-04-30 | 2017-10-27 | 中国科学院微电子研究所 | 一种自对准双重图形成像方法 |
| CN105304474A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种多重图形化掩膜层的形成方法 |
| CN105244259A (zh) * | 2015-10-14 | 2016-01-13 | 上海华力微电子有限公司 | 一种多重图形化掩膜层的结构及制作方法 |
| CN107731666A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化的方法 |
| CN107731666B (zh) * | 2016-08-12 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化的方法 |
| CN108574010A (zh) * | 2017-03-08 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109309050A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109309050B (zh) * | 2017-07-27 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110690112A (zh) * | 2018-07-05 | 2020-01-14 | 长鑫存储技术有限公司 | 利用反向间距加倍工艺形成表面平坦化结构及方法 |
| CN111627801A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
| CN111627801B (zh) * | 2019-02-28 | 2023-08-01 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
| CN111640667A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640666A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640666B (zh) * | 2019-03-01 | 2023-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640667B (zh) * | 2019-03-01 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111696862A (zh) * | 2019-03-12 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111696862B (zh) * | 2019-03-12 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US12106964B2 (en) | 2020-06-16 | 2024-10-01 | Winbond Electronics Corp. | Double-patterning method to improve sidewall uniformity |
| CN112614775A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
| CN113517179A (zh) * | 2021-07-08 | 2021-10-19 | 长鑫存储技术有限公司 | 自对准图形工艺方法 |
| CN113517179B (zh) * | 2021-07-08 | 2023-07-14 | 长鑫存储技术有限公司 | 自对准图形工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103715080B (zh) | 2016-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103715080A (zh) | 自对准双重图形的形成方法 | |
| CN103794476B (zh) | 自对准三重图形的形成方法 | |
| CN103794490A (zh) | 自对准双图形的形成方法 | |
| CN103426755B (zh) | 半导体器件及其形成方法 | |
| CN104701158A (zh) | 自对准双重图形的形成方法 | |
| CN103578930A (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| CN106033742B (zh) | 半导体结构的形成方法 | |
| US20160027684A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN104900495A (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN108321090B (zh) | 半导体器件及其形成方法 | |
| CN104733315A (zh) | 半导体结构的形成方法 | |
| CN103578931A (zh) | 多重图形化的掩膜层及其形成方法 | |
| US7556992B2 (en) | Method for forming vertical structures in a semiconductor device | |
| CN105097536A (zh) | 半导体结构的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN104078329A (zh) | 自对准多重图形的形成方法 | |
| CN104701145B (zh) | 半导体结构的形成方法 | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| US11018218B2 (en) | Narrow gap device with parallel releasing structure | |
| CN103367224A (zh) | 在基板中形成沟槽的方法 | |
| CN102386098B (zh) | Mos晶体管及其形成方法 | |
| CN105576024A (zh) | 半导体结构及其形成方法 | |
| CN104064474A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| US9013024B2 (en) | Semiconductor structure and process thereof | |
| CN102074467B (zh) | 形成栅极结构侧墙的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |