CN111640666A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111640666A
CN111640666A CN201910155834.2A CN201910155834A CN111640666A CN 111640666 A CN111640666 A CN 111640666A CN 201910155834 A CN201910155834 A CN 201910155834A CN 111640666 A CN111640666 A CN 111640666A
Authority
CN
China
Prior art keywords
layer
forming
groove
mask
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910155834.2A
Other languages
English (en)
Other versions
CN111640666B (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910155834.2A priority Critical patent/CN111640666B/zh
Priority to US16/804,454 priority patent/US11335560B2/en
Publication of CN111640666A publication Critical patent/CN111640666A/zh
Application granted granted Critical
Publication of CN111640666B publication Critical patent/CN111640666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件及其形成方法，其中方法包括：在第二区的第一掩膜层中形成分割掺杂层，所述分割掺杂层在第二方向上分割第二槽区的第一掩膜层；在第一区的第一掩膜层中形成第一槽；在第一槽中形成分割填充层，所述分割填充层在第二方向上分割第一槽，第二方向与第一方向垂直；形成分割填充层之后，在第二槽区之外的第一掩膜层中注入掺杂离子；在第二槽区之外的第一掩膜层中注入掺杂离子之后，刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，分割掺杂层在第二方向上分割第二槽。所述方法降低了工艺难度。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
然而，现有的半导体器件的工艺难度较大。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以降低工艺难度。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接，所述第二区包括第二槽区，第二槽区与第一区邻接；在所述待刻蚀层的第一区和第二区上形成第一掩膜层；在第二区的第一掩膜层中形成分割掺杂层，所述分割掺杂层在第二方向上分割第二槽区的第一掩膜层；在第一区的第一掩膜层中形成第一槽；在第一槽中形成分割填充层，所述分割填充层在第二方向上分割第一槽，第二方向与第一方向垂直；形成分割填充层之后，在第二槽区之外的第一掩膜层中注入掺杂离子；在第二槽区之外的第一掩膜层中注入掺杂离子之后，刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，分割掺杂层在第二方向上分割第二槽。
可选的，形成所述分割填充层的方法包括：在第一掩膜层上和第一槽部分区域中形成阻挡层，所述阻挡层中具有位于第一槽部分区域上的阻挡开口，所述阻挡开口和第一槽贯通，所述阻挡开口还在第一方向延伸至第二区上；在所述阻挡开口和阻挡开口暴露出的第一槽中形成分割填充膜；去除高于第一掩膜层顶部表面的分割填充膜，形成所述分割填充层；去除高于第一掩膜层顶部表面的分割填充膜后，去除阻挡层。
可选的，所述阻挡层的材料包括含碳有机聚合物。
可选的，形成所述阻挡层的方法包括：在第一掩膜层上和第一槽中形成第一平坦膜；在第一平坦膜上形成第一底部抗反射层；在第一底部抗反射层上形成图形化的第一光刻胶层，第一光刻胶层中具有第一光刻开口，第一光刻开口位于第一槽部分区域上，第一光刻开口还在第一方向延伸至第二区上；以第一光刻胶层为掩膜刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜，使第一平坦膜形成所述阻挡层；刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜后，去除第一光刻胶层和第一底部抗反射层。
可选的，所述分割填充层的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
可选的，所述分割填充层在第一方向上的尺寸为10纳米～60纳米；所述分割填充层在第二方向上的尺寸为10纳米～40纳米。
可选的，在形成所述分割掺杂层之后，形成第一槽。
可选的，在形成第一槽之后，形成所述分割掺杂层。
可选的，形成所述分割掺杂层的方法包括：在第一掩膜层上、第一槽中和第一槽上形成第二平坦层；在第二平坦层上形成第二底部抗反射层；在第二底部抗反射层上形成图形化的第二光刻胶层，第二光刻胶层中具有第二光刻开口，第二光刻开口位于第一槽沿第一方向侧部的第二区上，第二光刻开口还延伸至第一槽的部分区域上；以第二光刻胶层为掩膜刻蚀第二光刻开口底部的第二底部抗反射层和第二平坦层直至暴露出第一掩膜层的顶部表面，第一槽中填充有第二平坦层；以第二光刻胶层和第二平坦层为掩膜，在第二光刻开口底部的第一掩膜层中注入掺杂离子，在第二区的第一掩膜层中形成分割掺杂层；在第二光刻开口底部的第一掩膜层注入掺杂离子后，去除第二平坦层、第二底部抗反射层和第二光刻胶层。
可选的，所述掺杂离子包括硼离子或砷离子。
可选的，所述分割掺杂层位于沿第一方向上相邻的第一槽之间；所述半导体器件的形成方法还包括：形成所述分割掺杂层后，且第二槽区之外的第一掩膜层中注入掺杂离子之前，在第一槽的侧壁形成掩膜侧墙；所述分割填充层在形成所述分割掺杂层之后形成；形成第二槽后，第二槽的侧壁暴露出掩膜侧墙。
可选的，在形成所述掩膜侧墙后，形成所述分割填充层。
可选的，在形成所述分割填充层之后，形成所述掩膜侧墙。
可选的，在形成所述掩膜侧墙的过程中，形成分割填充层。
可选的，所述分割填充层的材料和所述掩膜侧墙的材料不同；形成所述掩膜侧墙和所述分割填充层的方法包括：在第一槽的侧壁和底部、第一掩膜层的顶部表面和分割掺杂层的表面形成侧墙膜；形成所述侧墙膜后，在第一掩膜层上和第一槽部分区域中形成阻挡层，所述阻挡层中具有位于第一槽部分区域上的阻挡开口，所述阻挡开口和第一槽贯通，所述阻挡开口还在第一方向延伸至第二区上，所述阻挡层还位于侧墙膜上；形成所述阻挡层后，在所述阻挡开口和阻挡开口暴露出的第一槽中、以及阻挡层上形成分割填充膜，所述分割填充膜还位于侧墙膜上；回刻蚀所述分割填充膜和阻挡层，停止在第一掩膜层顶部表面的侧墙膜表面，形成分割填充层，且回刻蚀所述分割填充膜和阻挡层的工艺去除第一槽中的阻挡层；回刻蚀所述分割填充膜和阻挡层后，回刻蚀所述侧墙膜直至暴露出第一掩膜层的顶部表面，形成掩膜侧墙。
可选的，所述掩膜侧墙的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
可选的，刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层的工艺为湿法刻蚀工艺。
可选的，在刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层的过程中，对未注入有掺杂离子的第一掩膜层的刻蚀速率大于对注入有掺杂离子的第一掩膜层的刻蚀速率。
可选的，还包括：刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，分割填充层在第二方向上的尺寸需要较小。在第一槽中形成分割填充层，分割填充层在第一方向上的尺寸受到第一槽在第一方向的宽度的限制，因此分割填充层在第一方向上的尺寸较小。因此，分割填充层在第一方向和第二方向上的尺寸均较小，满足工艺的要求。由于分割填充层在第二方向上的尺寸能独立于第一槽在第一方向的宽度定义，因此分割填充层的形成工艺的难度降低。
附图说明
图1至图5是一种半导体器件形成过程的结构示意图；
图6至图34是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
参考图1，提供待刻蚀层100，所述待刻蚀层100包括若干分立的第一区 A01和若干分立的第二区A02，第一区A01和第二区A02沿第一方向X相间排布，相邻的第一区A01和第二区A02邻接。
参考图2，在所述待刻蚀层100的第一区A01和第二区A02上形成第一掩膜层120；在第一区A01的第一掩膜层120中形成第一槽121。
参考图3，在第一掩膜层120中形成位于部分第二区A02上的分割槽122，分割槽122的延伸方向平行于第一方向X，分割槽122还能延伸至第一区A01 上，部分分割槽122与第一槽121贯通，部分分割槽122与第一槽121相互分立。
参考图4，在所述第一槽121的侧壁形成掩膜侧墙130；在形成掩膜侧墙 130的过程中，在所述分割槽122中形成分割掩膜层131，分割掩膜层131填充满第二区A02上的分割槽122。
所述分割掩膜层131在第二方向上的宽度小于等于掩膜侧墙130的厚度的两倍。
参考图5，形成掩膜侧墙130和分割掩膜层131后，在第二区A02的第一掩膜层120中形成分立的第二槽150，第二槽150的侧壁暴露出掩膜侧墙 130，且第二槽150被第二区A02上的分割槽122沿第二方向切断，第二方向垂直于第一方向X。
分割槽122可以延伸至第一区A01上，或者，分割槽122和第一槽121 相互贯通。由于第一槽121在第一方向上的宽度大于分割槽122沿第二方向上的宽度，因此即使对于部分分割槽122和第一槽121贯通，在形成掩膜侧墙130的过程中，掩膜侧墙130也不会将分割槽122和第一槽121相互贯通的区域填满，第一槽121在第二方向上不会被分割掩膜层131切断。而对于与第一槽121相互分立的分割槽122，分割槽122还能延伸至第一区A01上，这样分割掩膜层131还延伸至第一区A01上，在这种情况下，第一槽121在第二方向上不会被分割掩膜层131切断。这样形成分割掩膜层131后，分割掩膜层131能够将第二区的第一掩膜层120完全分割且不会对第一槽121分割。在形成第二槽150的过程中，由于分割掩膜层131的阻挡，第二槽150 被分割掩膜层131在第二方向上完全切断。
通常希望第一槽121也被切断，第一槽121希望被切断的区域和分割掩膜层131的区域需要在第二方向上错开。
一种方法为：在第一槽121形成之前，在第一区的第一掩膜层120中形成分割结构，所述分割结构适于将第一槽121分割，形成分立的第一子槽。
然而，为了使第一槽121希望被切断的区域和分割掩膜层131的区域需要在第二方向上错开，分割结构不能延伸至对应第二槽位置的第一掩膜层120 中，这样分割结构在第一方向上的尺寸限制的较小；为了使分割结构在第二方向两侧的第一子槽之间的间距较小，需要使分割结构在第二方向上的尺寸较小。综上，分割结构不仅在第一方向上的尺寸较小，分割结构还在第二方向上的尺寸较小。而分割结构的位置直接由光刻层中的光刻开口定义，因此光刻开口在第一方向和第二方向上的尺寸均较小，对光刻工艺的挑战较大，增加了工艺的难度。
在此基础上，本发明提供一种半导体器件的形成方法，包括：在第二区的第一掩膜层中形成分割掺杂层，所述分割掺杂层在第二方向上分割第二槽区的第一掩膜层；在第一区的第一掩膜层中形成第一槽；在第一槽中形成分割填充层，所述分割填充层在第二方向上分割第一槽，第二方向与第一方向垂直；形成分割填充层之后，在第二槽区之外的第一掩膜层中注入掺杂离子；在第二槽区之外的第一掩膜层中注入掺杂离子之后，刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，分割掺杂层在第二方向上分割第二槽。所述方法降低了工艺难度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图34是本发明一实施例中半导体器件形成过程的结构示意图。
参考图6，提供待刻蚀层200，所述待刻蚀层200包括若干分立的第一区 A1和若干分立的第二区A2，第一区A1和第二区A2沿第一方向X相间排布，相邻的第一区A1和第二区A2邻接。
若干第一区A1沿第一方向X排布，若干第二区A2沿第一方向X排布。
第一区A1和第二区A2沿第一方向X相间排布指的是：相邻的第一区 A1之间仅具有一个第二区，相邻的第二区之间仅具有一个第一区。
在其他实施例中，第一区和第二区的数量相等。
所述待刻蚀层200的材料包括氧化硅或低K介质层(K小于等于3.9)。
结合参考图7和图8，图7为在图6基础上的示意图，图8为沿图7中切割线M-N的剖面示意图，在所述待刻蚀层200的第一区A1和第二区A2上形成第一掩膜层220。
本实施例中，第一掩膜层220的材料包括非晶硅。
本实施例中，还包括：在形成第一掩膜层220之前，在所述待刻蚀层200 上形成第一粘附层(未图示)；在第一粘附层上形成底层硬掩膜层210；在底层硬掩膜层210上形成第二粘附层；在第二粘附层上形成第一掩膜层220。
所述底层硬掩膜层210的材料包括氮化钛。
所述第一粘附层的材料包括SiOC。所述第二粘附层的材料包括SiOC。
所述第一粘附层用于提高底层硬掩膜层210和待刻蚀层200之间的粘附性，使底层硬掩膜层210和待刻蚀层200之间的结合更加牢固。所述第二粘附层用于提高第一掩膜层220和底层硬掩膜层210之间的粘附性，使第一掩膜层220和底层硬掩膜层210之间的结合更加牢固。
所述底层硬掩膜层210的作用包括：底层硬掩膜层210作为刻蚀停止层；所述底层硬掩膜层210作为后续平坦化导电膜的停止层；所述底层硬掩膜层 210为材料为硬掩膜材料，因此后续刻蚀形成第一目标槽和第二目标槽时，底层硬掩膜层210的刻蚀损耗较小，底层硬掩膜层210中图形传递到待刻蚀层 200中的过程中，图形传递的稳定性较高。
本实施例中，底层硬掩膜层210和第一掩膜层220的材料互不相同。
在其他实施例中，可以不形成底层硬掩膜层、第一粘附层和第二粘附层。
结合参考图9和图10，图9为在图7基础上的示意图，图10为在图8基础上的示意图，图10为沿图9中切割线M-N的剖面示意图，在第一区A1的第一掩膜层220中形成第一槽221。
第一槽221沿第二方向Y延伸，第二方向Y与第一方向X垂直。
第一槽221在第一方向X上的宽度为10纳米～60纳米。
在第一方向X上，相邻第一槽221之间的间距为10纳米～60纳米。
形成第一槽221的工艺包括干法刻蚀工艺，如各项异性干刻工艺。
接着，在第一槽221中形成分割填充层，所述分割填充层在第二方向Y 上分割第一槽221。
本实施例中，所述第二区A2包括第二槽区，所述第二槽区用于定义出后续第二槽的位置，第二槽区与第一区邻接，且第二槽区位于第一槽在第一方向X上的侧部。
所述半导体器件的形成方法还包括：在第二区A2的第一掩膜层220中形成分割掺杂层，所述分割掺杂层在第二方向Y上分割第二槽区的第一掩膜层 220，且分割掺杂层位于沿第一方向X上相邻的第一槽之间；形成分割掺杂层后，在第一槽的侧壁形成掩膜侧墙；所述分割填充层在形成所述分割掺杂层之后形成；形成掩膜侧墙和分割填充层之后，在第二槽区之外的第一掩膜层中注入掺杂离子；在第二槽区之外的第一掩膜层中注入掺杂离子之后，刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，分割掺杂层在第二方向上分割第二槽，第二槽的侧壁暴露出掩膜侧墙。
结合参考图11和图12，图11为在图9基础上的示意图，图12为在图 10基础上的示意图，图12为沿图11中切割线M-N的剖面示意图，在第一掩膜层220上、第一槽221中和第一槽221上形成第二平坦层230；在第二平坦层230上形成第二底部抗反射层231；在第二底部抗反射层231上形成图形化的第二光刻胶层232，第二光刻胶层232中具有第二光刻开口233，第二光刻开口233位于第一槽沿第一方向X侧部的第二区A2上，第二光刻开口233 还延伸至第一槽的部分区域上。
第二光刻开口233的延伸方向平行于第一方向X。
第二光刻开口233在第一方向X上延伸至第一槽的部分区域上。
第二光刻开口233与位于相邻第一槽221之间的第一掩膜层220的重叠区域用于定义出后续分割掺杂层的位置。
第二光刻开口233在第二方向Y上的宽度用于定义出后续分割掺杂层在第二方向Y上的尺寸。由于分割掺杂层在第二方向Y上的尺寸要求较小，因此第二光刻开口233在第二方向Y上的宽度较小，具体的，在一个实施例中，第二光刻开口233在第二方向Y上的宽度为20纳米～60纳米，如20纳米、 30纳米、40纳米、50纳米或60纳米。
第二光刻开口233还在第一方向X延伸至第一槽221的部分区域上，因此第二光刻开口233在第一方向X上的尺寸能够做的较大。这样第二光刻开口233仅在第二方向Y上的尺寸需要限定的较小，而在第一方向X上的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺的难度。在一个实施例中，第二光刻开口233在第一方向X上的尺寸为：65纳米～1000纳米，如80纳米、100纳米、200纳米。
结合参考图13和图14，图13为在图11基础上的示意图，图14为在图 12基础上的示意图，图14为沿图13中切割线M-N的剖面示意图，以第二光刻胶层232为掩膜刻蚀第二光刻开口233底部的第二底部抗反射层231和第二平坦层230直至暴露出第一掩膜层220的顶部表面，第一槽221中填充有第二平坦层230；之后，以第二光刻胶层232和第二平坦层230为掩膜，在第二光刻开口233底部的第一掩膜层220中注入掺杂离子，在第二区A2的第一掩膜层220中形成分割掺杂层240，所述分割掺杂层240在第二方向Y上分割第二槽区的第一掩膜层220，且分割掺杂层240位于沿第一方向Y上相邻第一槽221之间。
由于第二光刻开口233与位于相邻第一槽221之间的第一掩膜层220的重叠区域用于定义出后续分割掺杂层240的位置，因此分割掺杂层240在第一方向X上的尺寸较小。由于第二光刻开口233在第二方向Y上的宽度用于定义出分割掺杂层240在第二方向Y上的尺寸，因此当第二光刻开口233在第二方向Y上的宽度较小时，分割掺杂层240在第二方向Y上的尺寸也较小。
本实施例中，分割掺杂层240不会延伸至第一区A1，因此分割掺杂层240 不会对第一槽切断的位置有影响。
本实施例中，所述分割掺杂层240在第一方向X上的尺寸为10纳米～60 纳米所述分割掺杂层240在第二方向Y上的尺寸为10纳米～40纳米。
所述掺杂离子包括硼离子或砷离子。
需要说明的是，在第二光刻开口233底部的第一掩膜层220中注入掺杂离子以形成分割掺杂层240的过程中，第一槽中的第二平坦层230阻挡掺杂离子注入至第一槽底部的材料层中。
结合参考图15和图16，图15为在图13基础上的示意图，图16为在图14基础上的示意图，图16为沿图15中切割线M-N的剖面示意图，在第二光刻开口233底部的第一掩膜层220中注入掺杂离子后，去除第二平坦层230、第二底部抗反射层231和第二光刻胶层232。
本实施例中，在形成第一槽221之后，形成所述分割掺杂层240，好处包括：分割掺杂层240的位置精准的位于相邻第一槽221之间，且分割掺杂层 240在第一方向X上两侧的侧壁的形貌与第一槽221在第一方向X上两侧侧壁暴露出的第一掩膜层220的形貌较为一致，后续使得第一导电层在第一方向X上的宽度较为均一。
在其他实施例中，形成分割掺杂层后，形成第一槽。
需要说明的是，第一槽通常采用干法刻蚀工艺刻蚀第一掩膜层而形成。若形成分割掺杂层后，形成第一槽，那么需要使在形成第一槽的干法刻蚀工艺中，注入有掺杂离子的第一掩膜层的刻蚀速率和没有注入掺杂离子的第一掩膜层的刻蚀速率相近，掺杂离子对第一掩膜层的刻蚀性能的改变程度在干法刻蚀工艺中较小。
本实施例中，在形成所述掩膜侧墙的过程中，形成分割填充层。在其他实施例中，在形成掩膜侧墙后，形成分割填充层，或者，在形成分割填充层之后，形成掩膜侧墙。
本实施例中，在形成所述掩膜侧墙的过程中，形成分割填充层，所述分割填充层的材料和所述掩膜侧墙的材料不同。
本实施例中，形成所述掩膜侧墙和所述分割填充层的方法包括：在第一槽的侧壁和底部、第一掩膜层的顶部表面和分割掺杂层的表面形成侧墙膜；形成所述侧墙膜后，形成阻挡层，且阻挡层位于侧墙膜上；形成所述阻挡层后，在阻挡开口和阻挡开口暴露出的第一槽中、以及阻挡层上形成分割填充膜，所述分割填充膜还位于侧墙膜上；回刻蚀所述分割填充膜和阻挡层，停止在第一掩膜层顶部表面的侧墙膜表面，形成分割填充层，且回刻蚀所述分割填充膜和阻挡层的工艺去除第一槽中的阻挡层；回刻蚀所述分割填充膜和阻挡层后，回刻蚀所述侧墙膜直至暴露出第一掩膜层的顶部表面，形成掩膜侧墙。
结合参考图17、图18和图19，图17为在图15基础上的示意图，图18 为沿图17中切割线M1-N1的剖面示意图，图19为沿图17中切割线M2-N2 的剖面示意图，在第一槽221的侧壁和底部、第一掩膜层220的顶部表面和分割掺杂层240的表面形成侧墙膜250。
所述侧墙膜250的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
形成所述侧墙膜250的工艺为沉积工艺，如原子层沉积工艺。
所述侧墙膜250的厚度为10纳米～30纳米，如10纳米、15纳米、20纳米或30纳米。
结合参考图20和图21，图20为在图17基础上的示意图，图21为在图 18基础上的示意图，且图21为沿图20中切割线M1-N1的剖面图，形成所述侧墙膜250后，在第一掩膜层220上和第一槽221部分区域中形成阻挡层260，阻挡层260中具有位于第一槽221部分区域上的阻挡开口261，阻挡开口261 和第一槽221贯通，所述阻挡开口261还在第一方向X延伸至第二区A2上。
所述阻挡开口261的延伸方向平行于第一方向X。
所述阻挡层260的材料包括含碳有机聚合物。
本实施例中，所述阻挡层260还位于侧墙膜250上。
形成所述阻挡层260的方法包括：在第一掩膜层220上和第一槽221中形成第一平坦膜；在第一平坦膜上形成第一底部抗反射层；在第一底部抗反射层上形成图形化的第一光刻胶层，第一光刻胶层中具有第一光刻开口，第一光刻开口位于第一槽部分区域上，第一光刻开口还在第一方向延伸至第二区上；以第一光刻胶层为掩膜刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜，使第一平坦膜形成阻挡层260；刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜后，去除第一光刻胶层和第一底部抗反射层。
第一光刻开口定义出阻挡开口261的位置。第一光刻开口的延伸方向平行于第一方向X。
所述阻挡开口261和第一槽221的重叠区域用于定义出分割填充层的位置。所述阻挡开口261在第二方向上的宽度用于定义出分割填充层在第二方向上的尺寸，由于分割填充层在第二方向上的尺寸要求较小，因此阻挡开口 261在第二方向上的宽度较小，具体的，在一个实施例中，阻挡开口261在第二方向上的宽度为10纳米～40纳米，如20纳米、30纳米、40纳米。
由于所述阻挡开口261还在第一方向X延伸至第二区A2上，因此阻挡开口在第一方向上的尺寸能够做的较大，这样阻挡开口261仅在第二方向上的尺寸需要限定的较小，而在第一方向上的尺寸无需限定的较小。
由于第一光刻开口定义出阻挡开口261的位置，因此第一光刻开口在第一方向上的尺寸和阻挡开口261在第一方向上的尺寸相对应，第一光刻开口在第二方向上的尺寸和阻挡开口261在第二方向上的尺寸相对应，因此第一光刻开口仅在第二方向上的尺寸需要限定的较小，而在第一方向上的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺难度。
在一个实施例中，第一光刻开口在第二方向上的宽度为10纳米～40纳米，第一光刻开口在第一方向X上的尺寸为：65纳米～1000纳米，如80纳米、100 纳米、200纳米。
结合参考图22和图23，图22为在图20基础上的示意图，图23为在图 21基础上的示意图，且图23为沿图22中切割线M1-N1的剖面图，形成所述阻挡层260后，在阻挡开口261和阻挡开口261暴露出的第一槽221中、以及阻挡层260上形成分割填充膜270。
所述分割填充膜270还位于侧墙膜250上。
所述分割填充膜270的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
形成所述分割填充膜270的工艺为沉积工艺。
所述分割填充膜270的整个表面高于阻挡层260的顶部表面。
参考图24，图24为在图23基础上的示意图，去除高于第一掩膜层220 顶部表面的分割填充膜270，在第一槽221中形成所述分割填充层271，所述分割填充层271在第二方向Y上分割第一槽221。
具体的，回刻蚀所述分割填充膜270和阻挡层260，停止在第一掩膜层220顶部表面的侧墙膜250表面，形成分割填充层270，且回刻蚀所述分割填充膜270和阻挡层260的工艺去除第一槽221中的阻挡层260。
结合参考图25和图26，图26为在图24基础上的示意图，且图26为沿图25中切割线M1-N1的剖面图，回刻蚀所述分割填充膜270和阻挡层260，停止在第一掩膜层220顶部表面的侧墙膜250表面之后，回刻蚀所述分割填充膜270和阻挡层260后，回刻蚀所述侧墙膜250直至暴露出第一掩膜层220 的顶部表面，形成掩膜侧墙251。
所述掩膜侧墙251位于第一槽221的侧壁。
所述掩膜侧墙251的厚度为10纳米～30纳米，如10纳米、15纳米、20 纳米或30纳米。
本实施例中，分割填充层271在第一方向X两侧的侧壁具有掩膜侧墙251，分割填充层271在第二方向Y两侧的侧壁没有掩膜侧墙251，这样使得第一槽221在第二方向上仅被分割填充层271切割，分割填充层271在第二方向上两侧的第一槽221之间的距离就是分割填充层271在第二方向上的尺寸，分割填充层271在第二方向上两侧的第一槽221之间的距离较小。
本实施例中，由于在形成掩膜侧墙251的过程中，形成分割填充层271，因此分割填充层271的底部还具有掩膜侧墙251的材料。
本实施例中，分割填充层271的材料包括SiO2、SiN、TiO2、TiN、AlN 或Al2O3，掩膜侧墙251的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。本实施例中，掩膜侧墙251的材料和分割填充层271的材料不同。
由于阻挡开口261和第一槽221的重叠区域用于定义出分割填充层271 的位置，因此分割填充层271在第一方向X上的尺寸较小。由于阻挡开口261 在第二方向上的宽度用于定义出分割填充层271在第二方向Y上的尺寸，因此当阻挡开口261在第二方向Y上的宽度较小时，分割填充层271在第二方向Y上的尺寸也较小。
本实施例中，分割填充层271不会延伸至第二区A2，因此分割填充层271 不会对后续第二槽切断的位置有影响。
本实施例中，所述分割填充层271在第一方向X上的尺寸为10纳米～60 纳米所述分割掺杂层250在第二方向Y上的尺寸为10纳米～40纳米。
本实施例中，在形成掩膜侧墙251的过程中，形成分割填充层271，好处在于：回刻蚀所述分割填充膜270和阻挡层260，停止在第一掩膜层220顶部表面的侧墙膜250表面，回刻蚀所述分割填充膜270和阻挡层260的步骤无需停止在第一掩膜层220的顶部表面，这样对第一掩膜层220的顶部表面的刻蚀损伤较小；且回刻蚀所述分割填充膜270和阻挡层260的工艺容易停止在侧墙膜250上，而第一掩膜层220的材料为非晶硅时，非晶硅中的化学键较弱，因此回刻蚀所述分割填充膜270和阻挡层260的工艺不容易停止在第一掩膜层220上，因此使得回刻蚀所述分割填充膜270和阻挡层260的终点能够得到精确的控制；分割填充层271在第二方向两侧的侧壁没有掩膜侧墙 251，这样使得第一槽221在第二方向上仅被分割填充层271切割，分割填充层271在第二方向上两侧的第一槽221之间的距离较小。
在其他实施例中，在形成所述掩膜侧墙后，形成所述分割填充层，在这种情况下，掩膜侧墙位于第一槽的侧壁，且分割填充层的底部没有掩膜侧墙的材料，分割填充层在第二方向上的两侧侧壁表面也没有掩膜侧墙，分割填充层和掩膜侧墙的材料相同或不同。
在其他实施例中，在形成所述分割填充层之后，形成所述掩膜侧墙，在这种情况下，掩膜侧墙位于第一槽的侧壁，分割填充层在第二方向上的两侧侧壁表面还具有掩膜侧墙，分割填充层在第一方向上的两侧侧壁表面没有掩膜侧墙，掩膜侧墙在第二方向上也被分割填充层切断，分割填充层的底部没有掩膜侧墙的材料，分割填充层和掩膜侧墙的材料相同或不同。
接着，形成掩膜侧墙251和分割填充层271之后，在第二槽区之外的第一掩膜层220中注入掺杂离子；在第二槽区之外的第一掩膜层220中注入掺杂离子之后，刻蚀去除分割掺杂层240两侧第二槽区的第一掩膜层220，在第二区的第一掩膜层220中形成第二槽，分割掺杂层240在第二方向上分割第二槽，第二槽的侧壁暴露出掩膜侧墙。
结合参考图27和图28，图27为在图25基础上的示意图，图28为在图26基础上的示意图，图28为沿图27中切割线M1-N1的剖面示意图，在第一槽221中和第一槽221上、以及第一掩膜层220、掩膜侧墙251、分割填充层 271和分割掺杂层240上形成第三平坦层280；在第三平坦层280上形成第三底部抗反射层281；在第三底部抗反射层281上形成图形化的第三光刻胶层 290，所述第三光刻胶层290覆盖第二槽区的第三底部抗反射层281且暴露出第一区的第三底部抗反射层281和第二槽区周围第二区的第三底部抗反射层 281。
本实施例中，第三光刻胶层290还在第一方向上延伸至掩膜侧墙251上，这样使得第三光刻胶层290在第一方向上的尺寸较大，那么后续第二槽还可以延伸至部分第一区中，使得第二槽部分区域在第一方向上的宽度增大。
在其他实施例中，第三光刻胶层在第一方向上不延伸至掩膜侧墙上。
在其他实施例中，相邻第二区上的第三光刻胶层还可以连接在一起，即第三光刻胶层还延伸至第一槽上和第一槽在第二方向上两侧的第一掩膜层上，这样后续相邻第二区上的第二槽连通，相邻第二区上的第二槽能够构成环状结构。
结合参考图29和图30，图29为在图27基础上的示意图，图30为在图 28基础上的示意图，图30为沿图29中切割线M1-N1的剖面示意图，以所述第三光刻胶层290为掩膜刻蚀第三底部抗反射层281和第三平坦层280直至暴露出第一掩膜层220的顶部表面，第一槽221中保留第三平坦层280。
参考图31，图31为在图30基础上的示意图，以第三光刻胶层290为掩膜，在第二槽区之外的第一掩膜层220中注入掺杂离子。
具体的，在第二槽区之外的第一区第一掩膜层220中、以及第二槽区之外的第二区第一掩膜层220中注入掺杂离子。
在第二槽区之外的第一掩膜层220中注入的掺杂离子和分割掺杂层240 中的掺杂离子相同。
由于第一槽221中保留第三平坦层280，因此第三平坦层280能够阻挡掺杂离子注入到第一槽221底部的材料层中，避免对第一槽221底部的材料的刻蚀性能产生影响。
结合参考图32、图33和图34，图33为沿图32中切割线M1-N1的剖面示意图，图34为沿图32中切割线M2-N2的剖面示意图，以第三光刻胶层290 为掩膜，在第二槽区之外的第一掩膜层220中注入掺杂离子之后，去除第三平坦层280、第三底部抗反射层281和第三光刻胶层290；之后，刻蚀去除分割掺杂层240两侧第二槽区的第一掩膜层220，在第二区A2的第一掩膜层220 中形成第二槽300，分割掺杂层240在第二方向Y上分割第二槽300，第二槽 300的侧壁暴露出掩膜侧墙251。
第二槽300的延伸方向平行于第二方向Y。
本实施例中，刻蚀去除分割掺杂层240两侧第二槽区的第一掩膜层220 的工艺为湿法刻蚀工艺。
本实施例中，在第一掩膜层220中注入掺杂离子，掺杂离子对第一掩膜层220的刻蚀性能改变的程度在湿法刻蚀工艺中较为明显，采用湿法刻蚀工艺能够将分割掺杂层240两侧第二槽区的第一掩膜层220去除。
在刻蚀去除分割掺杂层240两侧第二槽区的第一掩膜层220的过程中，对未注入有掺杂离子的第一掩膜层220的刻蚀速率大于对注入有掺杂离子的第一掩膜层220的刻蚀速率，具体的，在一个实施例中，在刻蚀去除分割掺杂层240两侧第二槽区的第一掩膜层220的过程中，对未注入有掺杂离子的第一掩膜层220的刻蚀速率与对注入有掺杂离子的第一掩膜层220的刻蚀速率的比值大于100，如150。
由于第二槽区之外的第一掩膜层220中注入的掺杂离子和分割掺杂层240 中的掺杂离子相同，因此在将分割掺杂层240两侧第二槽区的第一掩膜层220 刻蚀去除的过程中，分割掺杂层240不会被刻蚀去除。
第二槽300在第一方向X上的宽度为10纳米～60纳米。
所述分割掺杂层240将第二槽300在第二方向Y上分割。
第二槽300的侧壁暴露出掩膜侧墙251。第一槽221和第二槽300之间被掩膜侧墙251隔开。
本实施例中，还包括：刻蚀第一槽221底部的待刻蚀层200，在待刻蚀层200的第一区中形成第一目标槽；刻蚀第二槽300底部的待刻蚀层200，在待刻蚀层的第二区中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
本实施例中，还包括：在刻蚀第一槽底部的待刻蚀层以及第二槽底部的待刻蚀层之前，刻蚀第一槽底部的第二粘附层、底层硬掩膜层和第一粘附层，在第一槽底部的底层硬掩膜层中形成第一硬掩膜槽，刻蚀第二槽底部的第二粘附层、底层硬掩膜层和第一粘附层，在第二槽底部的底层硬掩膜层中形成第二硬掩膜槽。
在一个实施例中，在刻蚀第一槽底部的第二粘附层、底层硬掩膜层和第一粘附层，刻蚀第二槽底部的第二粘附层、底层硬掩膜层和第一粘附层之后，且在形成第一导电层和第二导电层之前，去除第一掩膜层和第二粘附层；去除第一掩膜层和第二粘附层后，刻蚀第一硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽，刻蚀第二硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；形成第一目标槽和第二目标槽之后，在第一目标槽和第二目标槽中、以及底层硬掩膜层上形成导电膜；平坦化导电膜直至暴露出底层硬掩膜层的顶部表面，在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层；之后，去除底层硬掩膜层和第一粘附层。
第一导电层和第二导电层的材料为金属，如铜或铝。
本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接，所述第二区包括第二槽区，第二槽区与第一区邻接；
在所述待刻蚀层的第一区和第二区上形成第一掩膜层；
在第二区的第一掩膜层中形成分割掺杂层，所述分割掺杂层在第二方向上分割第二槽区的第一掩膜层；
在第一区的第一掩膜层中形成第一槽；
在第一槽中形成分割填充层，所述分割填充层在第二方向上分割第一槽，第二方向与第一方向垂直；
形成分割填充层之后，在第二槽区之外的第一掩膜层中注入掺杂离子；
在第二槽区之外的第一掩膜层中注入掺杂离子之后，刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，分割掺杂层在第二方向上分割第二槽。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述分割填充层的方法包括：在第一掩膜层上和第一槽部分区域中形成阻挡层，所述阻挡层中具有位于第一槽部分区域上的阻挡开口，所述阻挡开口和第一槽贯通，所述阻挡开口还在第一方向延伸至第二区上；在所述阻挡开口和阻挡开口暴露出的第一槽中形成分割填充膜；去除高于第一掩膜层顶部表面的分割填充膜，形成所述分割填充层；去除高于第一掩膜层顶部表面的分割填充膜后，去除阻挡层。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料包括含碳有机聚合物。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述阻挡层的方法包括：在第一掩膜层上和第一槽中形成第一平坦膜；在第一平坦膜上形成第一底部抗反射层；在第一底部抗反射层上形成图形化的第一光刻胶层，第一光刻胶层中具有第一光刻开口，第一光刻开口位于第一槽部分区域上，第一光刻开口还在第一方向延伸至第二区上；以第一光刻胶层为掩膜刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜，使第一平坦膜形成所述阻挡层；刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜后，去除第一光刻胶层和第一底部抗反射层。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述分割填充层的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述分割填充层在第一方向上的尺寸为10纳米～60纳米；所述分割填充层在第二方向上的尺寸为10纳米～40纳米。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述分割掺杂层之后，形成第一槽。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成第一槽之后，形成所述分割掺杂层。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，形成所述分割掺杂层的方法包括：在第一掩膜层上、第一槽中和第一槽上形成第二平坦层；在第二平坦层上形成第二底部抗反射层；在第二底部抗反射层上形成图形化的第二光刻胶层，第二光刻胶层中具有第二光刻开口，第二光刻开口位于第一槽沿第一方向侧部的第二区上，第二光刻开口还延伸至第一槽的部分区域上；以第二光刻胶层为掩膜刻蚀第二光刻开口底部的第二底部抗反射层和第二平坦层直至暴露出第一掩膜层的顶部表面，第一槽中填充有第二平坦层；以第二光刻胶层和第二平坦层为掩膜，在第二光刻开口底部的第一掩膜层中注入掺杂离子，在第二区的第一掩膜层中形成分割掺杂层；在第二光刻开口底部的第一掩膜层注入掺杂离子后，去除第二平坦层、第二底部抗反射层和第二光刻胶层。
10.根据权利要求1或9所述的半导体器件的形成方法，其特征在于，所述掺杂离子包括硼离子或砷离子。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述分割掺杂层位于沿第一方向上相邻的第一槽之间；所述半导体器件的形成方法还包括：形成所述分割掺杂层后，且第二槽区之外的第一掩膜层中注入掺杂离子之前，在第一槽的侧壁形成掩膜侧墙；所述分割填充层在形成所述分割掺杂层之后形成；形成第二槽后，第二槽的侧壁暴露出掩膜侧墙。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，在形成所述掩膜侧墙后，形成所述分割填充层。
13.根据权利要求11所述的半导体器件的形成方法，其特征在于，在形成所述分割填充层之后，形成所述掩膜侧墙。
14.根据权利要求11所述的半导体器件的形成方法，其特征在于，在形成所述掩膜侧墙的过程中，形成分割填充层。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述分割填充层的材料和所述掩膜侧墙的材料不同；形成所述掩膜侧墙和所述分割填充层的方法包括：在第一槽的侧壁和底部、第一掩膜层的顶部表面和分割掺杂层的表面形成侧墙膜；形成所述侧墙膜后，在第一掩膜层上和第一槽部分区域中形成阻挡层，所述阻挡层中具有位于第一槽部分区域上的阻挡开口，所述阻挡开口和第一槽贯通，所述阻挡开口还在第一方向延伸至第二区上，所述阻挡层还位于侧墙膜上；形成所述阻挡层后，在所述阻挡开口和阻挡开口暴露出的第一槽中、以及阻挡层上形成分割填充膜，所述分割填充膜还位于侧墙膜上；回刻蚀所述分割填充膜和阻挡层，停止在第一掩膜层顶部表面的侧墙膜表面，形成分割填充层，且回刻蚀所述分割填充膜和阻挡层的工艺去除第一槽中的阻挡层；回刻蚀所述分割填充膜和阻挡层后，回刻蚀所述侧墙膜直至暴露出第一掩膜层的顶部表面，形成掩膜侧墙。
16.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述掩膜侧墙的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层的工艺为湿法刻蚀工艺。
18.根据权利要求17所述的半导体器件的形成方法，其特征在于，在刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层的过程中，对未注入有掺杂离子的第一掩膜层的刻蚀速率大于对注入有掺杂离子的第一掩膜层的刻蚀速率。
19.根据权利要求1或11所述的半导体器件的形成方法，其特征在于，还包括：刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
20.一种采用权利要求1至19中任意一项方法形成的半导体器件。
CN201910155834.2A 2019-03-01 2019-03-01 半导体器件及其形成方法 Active CN111640666B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910155834.2A CN111640666B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法
US16/804,454 US11335560B2 (en) 2019-03-01 2020-02-28 Semiconductor devices and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910155834.2A CN111640666B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111640666A true CN111640666A (zh) 2020-09-08
CN111640666B CN111640666B (zh) 2023-06-13

Family

ID=72236932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910155834.2A Active CN111640666B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US11335560B2 (zh)
CN (1) CN111640666B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834212B (zh) * 2019-04-23 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240639A1 (en) * 2005-03-31 2006-10-26 Kazutaka Akiyama Fine patterning method for semiconductor device
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
US20140295650A1 (en) * 2013-03-27 2014-10-02 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device
CN104124137A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524794B (zh) * 2019-02-02 2023-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111640656B (zh) * 2019-03-01 2023-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640659B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640658B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240639A1 (en) * 2005-03-31 2006-10-26 Kazutaka Akiyama Fine patterning method for semiconductor device
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
US20140295650A1 (en) * 2013-03-27 2014-10-02 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device
CN104124137A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN111640666B (zh) 2023-06-13
US20200279739A1 (en) 2020-09-03
US11335560B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
CN111640656B (zh) 半导体器件及其形成方法
CN111834203B (zh) 半导体器件及其形成方法
US11251044B2 (en) Semiconductor devices and fabrication methods thereof
CN111640659B (zh) 半导体器件及其形成方法
CN111640655B (zh) 半导体器件及其形成方法
CN111668093B (zh) 半导体器件及其形成方法
CN111640666B (zh) 半导体器件及其形成方法
CN111834213A (zh) 半导体器件及其形成方法
CN111640667B (zh) 半导体器件及其形成方法
CN112864094A (zh) 半导体结构及其形成方法
CN111640664B (zh) 半导体器件及其形成方法
CN111640665B (zh) 半导体器件及其形成方法
CN112053947B (zh) 图形化方法及其形成的半导体器件
CN111986989B (zh) 半导体结构及其形成方法
CN111834212B (zh) 半导体器件及其形成方法
CN111640660B (zh) 半导体器件及其形成方法
CN111952154A (zh) 图形化方法及其形成的半导体器件
CN112951718A (zh) 半导体结构及其形成方法
CN111668099B (zh) 图形化方法及其形成的半导体器件
CN111640668B (zh) 半导体器件及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN111668091B (zh) 半导体器件及其形成方法
CN111640653B (zh) 半导体结构及其形成方法
CN111952170B (zh) 半导体器件及其形成方法
CN111668156B (zh) 图形化方法及其形成的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant