CN111640653B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111640653B
CN111640653B CN201910155619.2A CN201910155619A CN111640653B CN 111640653 B CN111640653 B CN 111640653B CN 201910155619 A CN201910155619 A CN 201910155619A CN 111640653 B CN111640653 B CN 111640653B
Authority
CN
China
Prior art keywords
layer
forming
material layer
sacrificial
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910155619.2A
Other languages
English (en)
Other versions
CN111640653A (zh
Inventor
窦涛
胡友存
汤霞梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910155619.2A priority Critical patent/CN111640653B/zh
Publication of CN111640653A publication Critical patent/CN111640653A/zh
Application granted granted Critical
Publication of CN111640653B publication Critical patent/CN111640653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底表面具有待刻蚀材料层和位于待刻蚀材料层表面的若干相互分立的第一牺牲层，相邻第一牺牲层之间具有第一开口；对部分第一牺牲层注入第一掺杂离子，形成第一分割段；在所述第一开口的底部表面和侧壁表面形成掩膜材料层，且所述掩膜材料层覆盖所述第一牺牲层和第一分割段的顶部表面和侧壁表面；在所述第一开口内的掩膜材料层表面形成第二牺牲层，且所述第二牺牲层顶部表面齐平于掩膜材料层的顶部表面；对部分第二牺牲层注入第二掺杂离子，形成第二分割段。所述方法形成的半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。自对准双重图形化技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能突破的光刻极限。
然而，现有的半导体结构的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有待刻蚀材料层和位于待刻蚀材料层表面的若干相互分立的第一牺牲层，相邻第一牺牲层之间具有第一开口；对部分第一牺牲层注入第一掺杂离子，形成第一分割段；在所述第一开口的底部表面和侧壁表面形成掩膜材料层，且所述掩膜材料层覆盖所述第一牺牲层和第一分割段的顶部表面和侧壁表面；在所述第一开口内的掩膜材料层表面形成第二牺牲层，且所述第二牺牲层顶部表面齐平于掩膜材料层的顶部表面；对部分第二牺牲层注入第二掺杂离子，形成第二分割段。
可选的，所述第一牺牲层的形成方法包括：在所述待刻蚀材料层表面形成第一牺牲材料膜；在所述第一牺牲材料膜表面形成第一图形化层，所述第一图形化层的图案对应着第一开口的位置和尺寸；以所述第一图形化层为掩膜，刻蚀所述第一牺牲材料膜，直至暴露出待刻蚀材料层表面，形成所述第一牺牲层。
可选的，所述第一牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
可选的，所述待刻蚀材料层可以为单层材料层或多层堆叠的材料层。
可选的，所述第一分割段的形成方法包括：在所述第一牺牲层和待刻蚀材料层表面形成第二图形化层，所述第二图形化层内具有第二开口，所述第二开口暴露出部分第一牺牲层表面；以所述第二图形化层为掩膜，对部分第一牺牲层进行第一离子注入，形成第一分割段。
可选的，所述第二图形化层的形成方法包括：在所述第一牺牲层和待刻蚀材料层表面形成第一平坦材料层；在所述第一平坦材料层表面形成第一底部抗反射材料层；在所述第一底部抗反射材料层表面形成图形化的第一光刻胶层；以所述图形化的第一光刻胶层为掩膜，刻蚀所述第一底部抗反射材料层和第一平坦材料层，直至暴露出第一分割段和待刻蚀材料层表面，形成第二图形化层，所述第二图形化层内具有第二开口。
可选的，所述第一掺杂离子包括：碳离子、硼离子、砷离子、镓离子或者铟离子。
可选的，所述第二牺牲层的形成方法包括：在所述掩膜材料层表面形成第二牺牲材料膜，所述第二牺牲材料膜顶部表面高于掩膜材料层顶部表面，且所述第二牺牲材料膜填充满所述第一开口；平坦化所述第二牺牲材料膜，直至暴露出所述掩膜材料层表面，在所述第一开口内的掩膜材料层表面形成第二牺牲层。
可选的，所述第二牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
可选的，所述第二分割段的形成方法包括：在所述第二牺牲层和掩膜材料层表面形成第三图形化层，所述第三图形化层内具有第三开口，所述第三开口暴露出部分第二牺牲层表面；以所述第三图形化层为掩膜，对部分第二牺牲层进行第二离子注入，形成第二分割段。
可选的，所述第三图形化层的形成方法包括：在所述第二牺牲层和掩膜材料层表面形成第二平坦材料层；在所述第二平坦材料层表面形成第二底部抗反射材料层；在所述第二底部抗反射材料层表面形成图形化的第二光刻胶层；以所述图形化的第二光刻胶层为掩膜，刻蚀所述第二底部抗反射材料层和第二平坦材料层，直至暴露出所述第二牺牲层表面和掩膜材料层表面，形成所述第三图形化层，所述第三图形化层内具有第三开口。
可选的，所述第二掺杂离子包括：碳离子、硼离子、砷离子、镓离子或者铟离子。
可选的，形成所述掩膜材料层的工艺包括：原子层沉积工艺。
可选的，所述掩膜材料层的材料包括：氧化硅、氮化硅或者氮氧化硅。
可选的，还包括：形成所述第二分割段之后，进行第一刻蚀工艺，去除第二牺牲层，暴露出第一开口内的掩膜材料层表面；去除第二牺牲层之后，回刻蚀所述掩膜材料层，直至暴露出待刻蚀材料层和第一牺牲层表面，形成掩膜层；形成所述掩膜层之后，进行第二刻蚀工艺，去除第一牺牲层，直至暴露出待刻蚀材料层顶部表面；去除第一牺牲层之后，以所述掩膜层、第一分割段以及第二分割段为掩膜刻蚀所述待刻蚀材料层，形成若干相互分立的刻蚀层，相邻刻蚀层之间具有凹槽。
可选的，所述第一刻蚀工艺对第二分割段、以及掩膜材料层的刻蚀速率小于所述第一刻蚀工艺对第二牺牲层的刻蚀速率；所述第一刻蚀工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液包括：稀盐酸和氨水。
可选的，所述回刻蚀工艺对第二分割段、第一牺牲层以及待刻蚀材料层的刻蚀速率小于所述回刻蚀处理对掩膜材料层的刻蚀速率。
可选的，所述第二刻蚀工艺对掩膜层、第一分割段、第二分割段以及待刻蚀材料层的刻蚀速率小于所述第二刻蚀工艺对第一牺牲层的刻蚀速率。
可选的，去除第一牺牲层之后，刻蚀所述待刻蚀材料层之前，还包括：在部分所述待刻蚀材料层和掩膜层表面形成第四图形化层，所述第四图形化层暴露出第一分割段表面和第二分割段表面；以所述掩膜层、第一分割段、第二分割段以及第四图形化层为掩膜刻蚀所述待刻蚀材料层，形成所述若干相互分立的刻蚀层。
本发明还提供一种采用上述任一项方法形成的一种半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，对部分第一牺牲层注入第一掺杂离子，形成第一分割段；在所述待刻蚀材料层表面、以及第一开口底部表面和侧壁表面形成掩膜材料层，且所述掩膜材料层覆盖所述第一牺牲层和第一分割段的顶部表面和侧壁表面；在所述第一开口内的掩膜材料层表面形成第二牺牲层，且所述第二牺牲层顶部表面齐平于掩膜材料层的顶部表面；对部分第二牺牲层注入第二掺杂离子，形成第二分割段。先后通过两次离子注入工艺，首先使部分第一牺牲层内掺杂第一掺杂离子，从而形成所述第一分割段，接着使部分第二牺牲层内掺杂第二掺杂离子，从而形成所述第二分割段，所述半导体结构的形成方法工艺简单，容易实现，从而能够节省制备成本和时间。
进一步，在所述第一开口内的掩膜材料层表面形成第二牺牲层，且所述第二牺牲层顶部表面齐平于掩膜材料层的顶部表面。同时，所述掩膜材料层覆盖于第一牺牲层侧壁表面，则所述第二牺牲层分别位于相邻第一牺牲层之间的第一开口内。由于所述第二分割段是通过对部分第二牺牲层注入第二掺杂离子而形成的，则所述第二分割段分别位于相邻第一牺牲层之间的第一开口内，避免了第二分割段覆盖于相邻的第一牺牲层表面，从而有利于提高形成的半导体结构的性能。
进一步，所述第二分割段内掺杂有第二掺杂离子，有利于后续进行的回刻蚀所述掩膜材料层形成掩膜层时，对所述第二分割段具有较高的刻蚀选择性，从而所述第二分割段受到所述回刻蚀工艺的损伤较小，有利于提高形成的半导体结构的性能。
进一步，所述方法能够使形成的第一分割段和第二分割段在沿垂直于若干第一牺牲层排列方向上的尺寸均较小，有利于提高形成的半导体结构的性能。
附图说明
图1是一种半导体结构的结构示意图；
图2至图35是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，以现有的方法形成的半导体结构性能较差。
图1是一种半导体结构的结构示意图，包括：基底100，所述基底100表面具有待刻蚀材料层110，位于所述待刻蚀材料层110表面的若干相互分立的第一牺牲层120，若干相邻第一牺牲层120之间具有第一开口140；位于基底100上的掩膜材料层130，所述掩膜材料层130覆盖第一牺牲层120的顶部表面和侧壁表面，所述第一牺牲层120和位于第一牺牲层120表面的掩膜材料层130内具有第二开口(图中未示出)；位于所述第二开口内的第一分割段150；位于部分第一开口140内的第二分割段160。
上述半导体结构中，所述第一分割段150和第二分割段160用于将后续在待刻蚀材料层110内形成的凹槽分割开。所述第一分割段150的形成方法包括：刻蚀部分第一牺牲层120和掩膜材料层130，在所述第一牺牲层120和掩膜材料层130内形成第二开口；在所述第二开口内填充材料形成第一分割段150。形成所述第一分割段150之后，所述半导体结构的形成方法还包括：在所述第一开口内形成第二牺牲层(图中未示出)，所述第二牺牲层填充满所述第一开口且覆盖掩膜材料层130顶部表面和侧壁表面。所述第二分割段160的形成方法包括：刻蚀部分第二牺牲层，在所述第二牺牲层内形成第三开口(图中未示出)；在所述第三开口内填充材料形成第二分割段160。
所述第一分割段150和第二分割段160是在先后不同工艺中分别完成的，需要分别在第一牺牲层内刻蚀形成第二开口后，在所述第二开口内填充材料形成第一分割段；形成第一分割段之后，在第二牺牲层内刻蚀形成第三开口后，在所述第三开口内填充材料形成第二分割段。由此可见，需要多次刻蚀的步骤和多次填充材料的步骤，形成所述第一分割段150和第二分割段160的过程比较复杂，且制备成本较高。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：对部分第一牺牲层注入第一掺杂离子，形成第一分割段；在所述待刻蚀材料层表面、以及第一开口底部表面和侧壁表面形成掩膜材料层，且所述掩膜材料层覆盖所述第一牺牲层和第一分割段的顶部表面和侧壁表面；在所述第一开口内的掩膜材料层表面形成第二牺牲层，且所述第二牺牲层顶部表面齐平于掩膜材料层的顶部表面；对部分第二牺牲层注入第二掺杂离子，形成第二分割段。所述方法形成的半导体结构的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图35是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
请参考图2至图4，图2是图3沿Z方向上的俯视示意图，图3是图2沿A-A1切线方向上的截面示意图，图4是图2沿B-B1切线方向上的截面示意图，提供基底200，所述基底200表面具有待刻蚀材料层210和位于待刻蚀材料层210表面的若干相互分立的第一牺牲层220，相邻第一牺牲层220之间具有第一开口230。
在本实施例中，所述基底200包括：衬底201、位于衬底201表面的介质层202、以及位于介质层202表面的保护层203。
所述衬底201可以是单晶硅、多晶硅或非晶结构的硅或硅锗，也可以是绝缘体上硅(SOI)，还可以包括其他的材料(例如砷化镓等三五族化合物)。
所述介质层202的材料包括：氧化硅、氮化硅或者氮氧化硅。
所述保护层203的材料包括：氮化钛或者氮化硅。
所述待刻蚀材料层210可以为单层材料层或多层堆叠的材料层，具体可以包括介质材料、金属材料或硬掩膜材料等。
在本实施例中，所述待刻蚀材料层210为多层堆叠的材料层，包括：位于基底200表面的第一材料层(图中未示出)、位于第一材料层表面的第二材料层(图中未示出)。
所述第一材料层的材料包括：低K介质材料(K小于等于3.9)；所述第二材料层的材料包括：氧化硅、氮化硅或者氮氧化硅。
所述第二材料层的作用包括：第二材料层作为刻蚀停止层；第二材料层的材料为硬掩膜材料，因此在后续的刻蚀工艺，所述第二材料层受到的刻蚀损耗较小，第二材料层中图形传递到待刻蚀材料层中的过程中，图形传递的稳定性较高。
所述第一牺牲层220的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SICO或者SiCOH。在本实施例中，所述第一牺牲层220的材料为无定形硅。
所述第一牺牲层220的形成方法包括：在所述待刻蚀材料层210表面形成第一牺牲材料膜；在所述第一牺牲材料膜表面形成第一图形化层(图中未示出)，所述第一图形化层的图案对应着第一开口230的位置和尺寸；以所述第一图形化层为掩膜，刻蚀所述第一牺牲材料膜，直至暴露出待刻蚀材料层210顶部表面，形成所述第一牺牲层220。
对部分第一牺牲层注入第一掺杂离子，形成第一分割段。请结合图5至图9，对所述第一分割段的形成过程进行详细说明。
请参考图5至图7，图5是在图2基础上的示意图，图6是在图3基础上的示意图，图7是在图4基础上的示意图，在所述第一牺牲层220和待刻蚀材料层210表面形成第二图形化层240，所述第二图形化层240内具有第二开口243，所述第二开口243暴露出部分第一牺牲层220表面。
在本实施例中，所述第二图形化层240包括：位于第一牺牲层220和待刻蚀材料层表面的第一平坦层241和位于第一平坦层241表面的第一底部抗反射层242。
所述第二图形化层240的形成方法包括：在所述第一牺牲层220和待刻蚀材料层210表面形成第一平坦材料层(图中未示出)；在所述第一平坦材料层表面形成第一底部抗反射材料层(图中未示出)；在所述第一底部抗反射材料层表面形成图形化的第一光刻胶层(图中未示出)；以所述图形化的第一光刻胶层为掩膜，刻蚀所述第一底部抗反射材料层和第一平坦材料层，直至暴露出待刻蚀材料层210和第一牺牲层220表面，形成第二图形化层240，所述第二图形化层240内具有第二开口243。
请参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，形成所述第二图形化层240之后，以所述第二图形化层240为掩膜，对部分第一牺牲层220进行第一离子注入，形成第一分割段250。
所述第一掺杂离子包括：碳离子、硼离子、砷离子、镓离子或者铟离子。在本实施中，所述第一掺杂离子为：硼离子。
通过所述第一离子注入工艺，使第一分割段250掺杂有第一掺杂离子，这样使得所述第一分割段250材料和第一牺牲层220的材料不同，从而所述第一分割段250可以将第一牺牲层220分割开来，所述第一离子注入工艺容易实现，形成所述第一分割段250的步骤简单。同时掺杂有第一掺杂离子的第一分割段250与待刻蚀材料层210、以及后续形成的掩膜材料层也不同，有利于提高后续的刻蚀工艺对第一分割段250、掩膜材料层和待刻蚀材料层210的刻蚀选择性，即，后续刻蚀去除掩膜材料层和待刻蚀材料层210时，所述第一分割段250不易被刻蚀去除而受到损失，进而使形成的半导体结构性能较好。
所述第一分割段250沿垂直于若干第一牺牲层220排列方向上的尺寸较小，从而使形成的半导体结构的性能较好。
形成所述第一分割段250之后，后续形成掩膜材料层之前，还包括：去除所述第二图形化层240。
去除所述第二图形化层240的工艺包括：灰化工艺。
请参考图10至图12，图10与图5的视图方向相同，图11是在图8基础上的示意图，图12是在图9基础上的示意图，在所述待刻蚀材料层210表面、以及第一开口230底部表面和侧壁表面形成掩膜材料层260，且所述掩膜材料层260覆盖所述第一牺牲层220和第一分割段250的底部表面和侧壁表面。
形成所述掩膜材料层260的工艺包括：化学气相沉积工艺、物理气相沉积或原子层沉积工艺。
在本实施例中，所述掩膜材料层260形成工艺为：原子层沉积工艺。
所述原子层沉积工艺形成的掩膜材料层260厚度均匀性较好，使得位于第一牺牲层220和待刻蚀材料层210顶部表面与位于第一牺牲层220侧壁表面的掩膜材料层260厚度较一致，从而有利于后续形成掩膜层时，将第一牺牲层220和待刻蚀材料层210顶部表面暴露。
所述掩膜材料层260的材料包括：氧化硅、氮化硅或者氮氧化硅。在本实施例中，所述掩膜材料层260的材料为氧化硅。
在所述第一开口内的掩膜材料层表面形成第二牺牲层，且所述第二牺牲层顶部表面齐平于掩膜材料层的顶部表面，请结合图13至图18，对所述第二牺牲层的形成过程进行详细说明。
请结合图13至图15，图13是在图10基础上的示意图，图14是图11基础上的的示意图，图15是在图12基础上的示意图，在所述掩膜材料层260(图10中所示)表面形成第二牺牲材料膜270，所述第二牺牲材料膜270顶部表面高于掩膜材料层260顶部表面，且所述第二牺牲材料膜270填充满所述第一开口230。
所述第二牺牲材料膜270的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
在本实施例中，所述第二牺牲材料膜270的材料与第一牺牲层220的材料相同，为无定形硅，相应的，后续形成的第二牺牲层的材料为无定形硅在其他实施例中，所述第二牺牲材料膜材料与第一牺牲层的材料也可以不相同。
所述第二牺牲材料膜270用于后续形成第二牺牲层。
形成所述第二牺牲材料膜270的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
在本实施例中，形成所述第二牺牲材料膜270的工艺为：原子层沉积工艺。
所述原子层沉积工艺填充性较好，使形成的第二牺牲材料膜270内不容易产生空洞，从而有利于形成性能较好的半导体结构。
请结合图16至18，图16是在图13基础上的示意图，图17是在图14基础上的示意图，图18是在图15基础上的示意图，平坦化所述第二牺牲材料膜270，直至暴露出掩膜材料层260的顶部表面，在所述第一开口230内的掩膜材料层260表面形成所述第二牺牲层271，且所述第二牺牲层271顶部表面齐平于掩膜材料层260的顶部表面。
平坦化所述第二牺牲材料膜270的工艺包括：化学机械研磨工艺。
在本实施例中，由于所述第二牺牲材料膜270的材料为无定形硅，相应的，所述第二牺牲层271的材料为：无定形硅。
所述第二牺牲层271顶部表面齐平于掩膜材料层260的顶部表面，即，所述第二牺牲层271分别位于相邻掩膜材料层260之间，且所述掩膜材料层260覆盖于第一牺牲层220侧壁表面，则所述第二牺牲层271分别位于相邻第一牺牲层220之间的第一开口230内。相应的，后续通过注入第二掺杂离子形成的第二分割段也分别位于相邻第一牺牲层220之间的第一开口230内，避免了第二分割段覆盖于相邻的第一牺牲层220表面，从而有利于提高形成的半导体结构的性能。
形成所述第二牺牲层271后，对部分第二牺牲层271注入第二掺杂离子，形成第二分割段，后续结合图19至图24，对所述第二分割段的形成过程进行详细说明。
请参考图19至图21，图19是在图16基础上的示意图，图20是图19沿A-A1切线方向上的截面示意图，图21是图19沿C-C1切线方向上的截面示意图，在所述第二牺牲层271和掩膜材料层260表面形成第三图形化层280，所述第三图形化层280内具有第三开口283，所述第三开口283暴露出部分第二牺牲层260表面。
在本实施例中，所述第三图形化层280包括：位于第二牺牲层271和掩膜材料层260表面的第二平坦层281和位于第二平坦层281表面的第二底部抗反射层282。
所述第三图形化层280的形成方法包括：在所述第二牺牲层271和掩膜材料层260表面形成第二平坦材料层(图中未示出)；在所述第二平坦材料层表面形成第二底部抗反射材料层(图中未示出)；在所述第二底部抗反射材料层表面形成图形化的第二光刻胶层(图中未示出)；以所述图形化的第二光刻胶层为掩膜，刻蚀所述第二底部抗反射材料层和第二平坦材料层，直至暴露出第二牺牲层271和掩膜材料层260表面，形成第三图形化层280，所述第三图形化层280内具有第三开口283。
所述第三图形化层280用于作为后续形成第二分割段的掩膜。
请参考图22至图24，图22是在图19基础上的示意图，图23是在图20基础上的示意图，图24是在图21基础上的示意图，以所述第三图形化层280为掩膜，对部分第二牺牲层271进行第二离子注入，形成第二分割段290。
所述第二掺杂离子包括：碳离子、硼离子、砷离子、镓离子或者铟离子。在本实施例中，所述第二掺杂离子为：硼离子。
通过所述第二离子注入工艺，使第二分割段290掺杂有第二掺杂离子，这样使得所述第二分割段290材料和第二牺牲层271的材料不同，从而所述第二分割段290可以将第二牺牲层271分割开来，所述第二离子注入工艺容易实现，形成所述第二分割段290步骤简单。同时掺杂有第二掺杂离子的第二分割段290的材料与掩膜材料层260、待刻蚀材料层210也不同，有利于提高后续的刻蚀工艺对第二分割段290和对掩膜材料层260和待刻蚀材料层210的刻蚀选择性，即，刻蚀去除掩膜材料层260和待刻蚀材料层的同时，所述第二分割段290不易被刻蚀去除而受到损失，有利于提高图形传递的稳定性，进而提高形成的半导体结构的性能。
先后通过不同离子注入，通过第一离子注入使部分第一牺牲层220内掺杂第一掺杂离子从而形成所述第一分割段250，通过第二离子注入使部分第二牺牲层271内掺杂第二掺杂离子从而形成所述第二分割段290，所述离子注入工艺容易实现，形成所述第一分割段250和第二分割段290步骤简单，进而能够节省制备成本和时间。
所述第二分割段290沿垂直于若干第一牺牲层220排列方向上的尺寸较小，从而使形成的半导体结构的性能较好。
请参考图25至图27，图25是在图22基础上的示意图，图26是在图23基础上的示意图，图27是在图24基础上的示意图，形成所述第二分割段290之后，进行第一刻蚀工艺，去除第二牺牲层271，暴露出第一开口230内的掩膜材料层260表面。
形成所述第二分割段290之后，去除第二牺牲层271之前，还包括：去除所述第三图形化层280。
去除所述第三图形化层280的工艺包括：灰化工艺。
所述第一刻蚀工艺对第二分割段290、以及掩膜材料层260和对第二牺牲层271具有较高的刻蚀选择比，即，所述第一刻蚀工艺对第二分割段290和掩膜材料层260的刻蚀速率小于所述第一刻蚀工艺对第二牺牲层271的刻蚀速率，使去除第二牺牲层271的同时，所述第二分割段290和掩膜材料层260受到的刻蚀损伤较小，有利于提高后续图形传递的稳定性，进而提高形成的半导体结构的性能。
在本实施例中，所述第一刻蚀工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液包括：稀盐酸和氨水。
请参考图28至图30，图28是在图25基础上的示意图，图29是在图26基础上的示意图，图30是在图27基础上的示意图，去除第二牺牲层271之后，回刻蚀所述掩膜材料层260，直至暴露出待刻蚀材料层210表面和第一牺牲层220表面，形成掩膜层261。
回刻蚀所述掩膜材料层260的工艺包括：干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。
所述回刻蚀工艺对第二分割段290、第一牺牲层220以及待刻蚀材料层210和对掩膜材料层260具有较高的刻蚀选择比，即，所述回刻蚀工艺对第二分割段290、第一牺牲层220以及待刻蚀材料层210的刻蚀速率远远小于所述回刻蚀工艺对掩膜材料层260的刻蚀速率，使形成掩膜层261的同时，所述第二分割段290受到的刻蚀损伤较小，有利于提高图形传递的稳定性，进而提高形成的半导体结构的性能。
请参考图31至图33，图31是在图28基础上的示意图，图32是在图29基础上的示意图，图33是在图30基础上的示意图，形成所述掩膜层261之后，进行第二刻蚀工艺，去除第一牺牲层220，直至暴露出待刻蚀材料层210的顶部表面。
所述第二刻蚀工艺对掩膜层261、第一分割段250、第二分割段290以及待刻蚀材料层210和对第一牺牲层220具有较高的刻蚀选择比，即，所述第二刻蚀工艺对掩膜层261、第一分割段250、第二分割段290及待刻蚀材料层210的刻蚀速率远远小于所述第二刻蚀工艺对第一牺牲层220的刻蚀速率，从而使去除第一牺牲层220的同时，所述第一分割段250和第二分割段290、以及掩膜层261受到所述第二刻蚀工艺的损伤较小，有利于提高后续图形传递的稳定性，进而提高形成的半导体结构的性能。
去除第一牺牲层220之后，以所述掩膜层261、第一分割段250以及第二分割段290为掩膜刻蚀所述待刻蚀材料层210。
去除第一牺牲层之后，以所述掩膜层、第一分割段以及第二分割段为掩膜刻蚀所述待刻蚀材料层，形成若干相互分立的刻蚀层，相邻刻蚀层之间具有凹槽。
在本实施例中，去除第一牺牲层220之后，刻蚀所述待刻蚀材料层210之前，还包括：在部分所述待刻蚀材料层210表面以及部分掩膜层261表面形成第四图形化层，所述第四图形化层暴露出第一分割段表面和第二分割段表面，请结合图34和图35，对所述若干相互分立的刻蚀层的过程进行详细说明。
请参考图34，去除第一牺牲层220之后，在部分所述待刻蚀材料层210表面、以及部分261掩膜层表面形成第四图形化层300，所述第四图形化层暴露出第一分割段250表面和第二分割段290表面。
在本实施例中，所述第四图形化层300包括：位于部分所述待刻蚀材料层210表面、以及部分261掩膜层表面第三平坦层(图中未示出)和位于第三平坦层表面的第三底部抗反射材料层(图中未示出)。
请参考图35，形成所述第四图形化层300之后，以所述掩膜层261、第四图形化层300、第一分割段250以及第二分割段290为掩膜刻蚀所述待刻蚀材料层210，形成若干相互分立的刻蚀层211，相邻刻蚀层之间具有凹槽(图中未示出)。
在本实施例中，通过以所述掩膜层261、第四图形化层300、第一分割段250以及第二分割段290为掩膜刻蚀所述待刻蚀材料层210，从而将图形传递到所述待刻蚀材料层210中，形成的相邻刻蚀层211之间的凹槽内分别被所述第一分割段250和第二分割段290分割开。
在其他实施例中，不形成第四图形化层，以所述掩膜层、第一分割段以及第二分割段为掩膜刻蚀所述待刻蚀材料层。
相应的，本发明还提供一种采用上述方法形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有待刻蚀材料层和位于待刻蚀材料层表面的若干相互分立的第一牺牲层，相邻第一牺牲层之间具有第一开口；
对部分第一牺牲层注入第一掺杂离子，形成第一分割段；
在所述第一开口的底部表面和侧壁表面形成掩膜材料层，且所述掩膜材料层覆盖所述第一牺牲层和第一分割段的顶部表面和侧壁表面；
在所述第一开口内的掩膜材料层表面形成第二牺牲层，且所述第二牺牲层顶部表面齐平于掩膜材料层的顶部表面；
对部分第二牺牲层注入第二掺杂离子，形成第二分割段。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的形成方法包括：在所述待刻蚀材料层表面形成第一牺牲材料膜；在所述第一牺牲材料膜表面形成第一图形化层，所述第一图形化层的图案对应着第一开口的位置和尺寸；以所述第一图形化层为掩膜，刻蚀所述第一牺牲材料膜，直至暴露出待刻蚀材料层表面，形成所述第一牺牲层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
4.如权利要求1所述的半导体结构的形成方法，所述待刻蚀材料层为单层材料层，或者，所述待刻蚀材料层为多层堆叠的材料层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一分割段的形成方法包括：在所述第一牺牲层和待刻蚀材料层表面形成第二图形化层，所述第二图形化层内具有第二开口，所述第二开口暴露出部分第一牺牲层表面；以所述第二图形化层为掩膜，对部分第一牺牲层进行第一离子注入，形成第一分割段。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二图形化层的形成方法包括：在所述第一牺牲层和待刻蚀材料层表面形成第一平坦材料层；在所述第一平坦材料层表面形成第一底部抗反射材料层；在所述第一底部抗反射材料层表面形成图形化的第一光刻胶层；以所述图形化的第一光刻胶层为掩膜，刻蚀所述第一底部抗反射材料层和第一平坦材料层，直至暴露出第一分割段和待刻蚀材料层表面，形成第二图形化层，所述第二图形化层内具有第二开口。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掺杂离子包括：碳离子、硼离子、砷离子、镓离子或者铟离子。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的形成方法包括：在所述掩膜材料层表面形成第二牺牲材料膜，所述第二牺牲材料膜顶部表面高于掩膜材料层顶部表面，且所述第二牺牲材料膜填充满所述第一开口；平坦化所述第二牺牲材料膜，直至暴露出所述掩膜材料层表面，在所述第一开口内的掩膜材料层表面形成第二牺牲层。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二分割段的形成方法包括：在所述第二牺牲层和掩膜材料层表面形成第三图形化层，所述第三图形化层内具有第三开口，所述第三开口暴露出部分第二牺牲层表面；以所述第三图形化层为掩膜，对部分第二牺牲层进行第二离子注入，形成第二分割段。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第三图形化层的形成方法包括：在所述第二牺牲层和掩膜材料层表面形成第二平坦材料层；在所述第二平坦材料层表面形成第二底部抗反射材料层；在所述第二底部抗反射材料层表面形成图形化的第二光刻胶层；以所述图形化的第二光刻胶层为掩膜，刻蚀所述第二底部抗反射材料层和第二平坦材料层，直至暴露出所述第二牺牲层表面和掩膜材料层表面，形成所述第三图形化层，所述第三图形化层内具有第三开口。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掺杂离子包括：碳离子、硼离子、砷离子、镓离子或者铟离子。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掩膜材料层的工艺包括：原子层沉积工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜材料层的材料包括：氧化硅、氮化硅或者氮氧化硅。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成所述第二分割段之后，进行第一刻蚀工艺，去除第二牺牲层，暴露出第一开口内的掩膜材料层表面；去除第二牺牲层之后，回刻蚀所述掩膜材料层，直至暴露出待刻蚀材料层和第一牺牲层表面，形成掩膜层；形成所述掩膜层之后，进行第二刻蚀工艺，去除第一牺牲层，直至暴露出待刻蚀材料层顶部表面；去除第一牺牲层之后，以所述掩膜层、第一分割段以及第二分割段为掩膜刻蚀所述待刻蚀材料层，形成若干相互分立的刻蚀层，相邻刻蚀层之间具有凹槽。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺对第二分割段、以及掩膜材料层的刻蚀速率小于所述第一刻蚀工艺对第二牺牲层的刻蚀速率；所述第一刻蚀工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液包括：稀盐酸和氨水。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述回刻蚀工艺对第二分割段、第一牺牲层以及待刻蚀材料层的刻蚀速率小于所述回刻蚀处理对掩膜材料层的刻蚀速率。
18.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺对掩膜层、第一分割段、第二分割段以及待刻蚀材料层的刻蚀速率小于所述第二刻蚀工艺对第一牺牲层的刻蚀速率。
19.如权利要求15所述的半导体结构的形成方法，其特征在于，去除第一牺牲层之后，刻蚀所述待刻蚀材料层之前，还包括：在部分所述待刻蚀材料层和掩膜层表面形成第四图形化层，所述第四图形化层暴露出第一分割段表面和第二分割段表面；以所述掩膜层、第一分割段、第二分割段以及第四图形化层为掩膜刻蚀所述待刻蚀材料层，形成所述若干相互分立的刻蚀层。
20.一种采用如权利要求1至19任一方法形成的半导体结构。
CN201910155619.2A 2019-03-01 2019-03-01 半导体结构及其形成方法 Active CN111640653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910155619.2A CN111640653B (zh) 2019-03-01 2019-03-01 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910155619.2A CN111640653B (zh) 2019-03-01 2019-03-01 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111640653A CN111640653A (zh) 2020-09-08
CN111640653B true CN111640653B (zh) 2023-05-26

Family

ID=72332708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910155619.2A Active CN111640653B (zh) 2019-03-01 2019-03-01 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111640653B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956457A (zh) * 2011-08-22 2013-03-06 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
CN103035711A (zh) * 2011-09-30 2013-04-10 中国科学院微电子研究所 一种半导体结构及其制造方法
CN109390216A (zh) * 2017-08-03 2019-02-26 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620712B2 (en) * 2001-02-14 2003-09-16 Intpax, Inc. Defined sacrifical region via ion implantation for micro-opto-electro-mechanical system (MOEMS) applications
US7422936B2 (en) * 2004-08-25 2008-09-09 Intel Corporation Facilitating removal of sacrificial layers via implantation to form replacement metal gates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956457A (zh) * 2011-08-22 2013-03-06 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
CN103035711A (zh) * 2011-09-30 2013-04-10 中国科学院微电子研究所 一种半导体结构及其制造方法
CN109390216A (zh) * 2017-08-03 2019-02-26 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法

Also Published As

Publication number Publication date
CN111640653A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
US8222140B2 (en) Pitch division patterning techniques
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
CN111640656B (zh) 半导体器件及其形成方法
US20090149024A1 (en) Pattering method for a semiconductor substrate
CN111834203B (zh) 半导体器件及其形成方法
EP3267474A1 (en) Contact structure and associated method for flash memory
US11251044B2 (en) Semiconductor devices and fabrication methods thereof
US10181420B2 (en) Devices with chamfer-less vias multi-patterning and methods for forming chamfer-less vias
US9305785B2 (en) Semiconductor contacts and methods of fabrication
US11430657B2 (en) Semiconductor devices and fabrication methods thereof
CN111668093B (zh) 半导体器件及其形成方法
CN111640653B (zh) 半导体结构及其形成方法
CN112053947B (zh) 图形化方法及其形成的半导体器件
CN111640667B (zh) 半导体器件及其形成方法
CN111640665B (zh) 半导体器件及其形成方法
US11335560B2 (en) Semiconductor devices and fabrication methods thereof
US11145760B2 (en) Structure having improved fin critical dimension control
CN111640664B (zh) 半导体器件及其形成方法
CN111834213A (zh) 半导体器件及其形成方法
CN111668156B (zh) 图形化方法及其形成的半导体器件
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN112086346B (zh) 半导体器件及其形成方法
CN111668099B (zh) 图形化方法及其形成的半导体器件
CN111952154A (zh) 图形化方法及其形成的半导体器件
CN113782428A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant