CN112053947B - 图形化方法及其形成的半导体器件 - Google Patents

图形化方法及其形成的半导体器件 Download PDF

Info

Publication number
CN112053947B
CN112053947B CN201910492728.3A CN201910492728A CN112053947B CN 112053947 B CN112053947 B CN 112053947B CN 201910492728 A CN201910492728 A CN 201910492728A CN 112053947 B CN112053947 B CN 112053947B
Authority
CN
China
Prior art keywords
layer
side wall
forming
hard mask
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910492728.3A
Other languages
English (en)
Other versions
CN112053947A (zh
Inventor
施维
胡友存
汤霞梅
熊鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910492728.3A priority Critical patent/CN112053947B/zh
Publication of CN112053947A publication Critical patent/CN112053947A/zh
Application granted granted Critical
Publication of CN112053947B publication Critical patent/CN112053947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一种图形化方法及其形成的半导体器件，方法包括：在第一区上形成第一槽和位于第一槽内的第一牺牲层，在第二区和周围区上形成初始第二牺牲层，且第一槽位于第一牺牲层沿第二方向的两侧；在第一牺牲层侧壁表面和初始第二牺牲层侧壁表面、以及硬掩膜层侧壁表面形成第一侧墙；形成第一侧墙之后，去除第一牺牲层，在第一槽内形成开口，开口暴露出初始第二牺牲层侧壁表面和第一侧墙侧壁表面；在开口侧壁表面形成第二侧墙，第二侧墙覆盖第一侧墙侧壁表面和第二牺牲层侧壁表面，且第二侧墙的材料和硬掩膜层的材料不同；去除第二牺牲层，在待刻蚀层的第二区表面形成第二槽，且第二槽位于分割段沿第二方向的两侧。所述图形化方法的可靠性较高。

Description

图形化方法及其形成的半导体器件
技术领域
本发明涉及半导体制造领域，尤其涉及一种图形化方法及其形成的半导体器件。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
然而，现有的图形化工艺的可靠性较差。
发明内容
本发明解决的问题是提供一种图形化方法及其形成的半导体器件，以提高图形化方法的可靠性。
为解决上述技术问题，本发明提供一种图形化方法，包括：提供待刻蚀层，所述待刻蚀层包括互联区和包围互联区的周边区，互联区包括若干第一区和若干第二区，第一区和第二区沿第一方向相间排列，相邻的第一区和第二区邻接；在所述待刻蚀层的互联区和周边区表面形成初始牺牲层；在所述初始牺牲层表面形成硬掩膜层，所述硬掩膜层暴露出第一区上的初始牺牲层；形成所述硬掩膜层之后，刻蚀所述第一区上的部分初始牺牲层，直至暴露出待刻蚀层表面，在第一区上形成第一槽和位于第一槽内的第一牺牲层，在第二区和周围区上形成初始第二牺牲层，且所述第一槽位于第一牺牲层沿第二方向的两侧，第二方向垂直于第一方向；在所述第一牺牲层侧壁表面和初始第二牺牲层侧壁表面、以及硬掩膜层侧壁表面形成第一侧墙，所述第一侧墙的材料和硬掩膜层的材料不同；形成所述第一侧墙之后，去除所述第一牺牲层，在第一槽内形成开口，所述开口暴露出初始第二牺牲层侧壁表面和第一侧墙侧壁表面；在所述开口侧壁表面形成第二侧墙，所述第二侧墙覆盖第一侧墙侧壁表面和第二牺牲层侧壁表面，且所述第二侧墙的材料和硬掩膜层的材料不同；去除第二区和周边区上的部分硬掩膜层，直至暴露出初始第二牺牲层顶部表面；采用离子注入工艺，对暴露出顶部表面的部分初始第二牺牲层注入掺杂离子，形成分割段、以及位于硬掩膜层底部的第二牺牲层；去除所述第二牺牲层，在待刻蚀层的第二区表面形成第二槽，且所述第二槽位于分割段沿第二方向的两侧。
可选的，所述初始牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
可选的，所述硬掩膜层的形成方法包括：在所述初始牺牲层表面形成硬掩膜材料层；在所述硬掩膜材料层表面形成第一图形化层，所述第一图形化层暴露出第一区上的硬掩膜材料层；以所述第一图形化层为掩膜，刻蚀所述硬掩膜材料层，直至暴露出初始牺牲层表面，形成所述硬掩膜层；形成所述硬掩膜层之后，去除所述第一图形化层。
可选的，所述第一图形化层的形成方法包括：在所述硬掩膜材料层表面形成第一底部抗反射材料层；在所述第一底部抗反射材料层表面形成图形化的第一光刻胶层；以所述图形化的第一光刻胶层为掩膜，刻蚀所述第一底部抗反射材料层，直至暴露出硬掩膜材料层表面，形成所述第一图形化层。
可选的，所述硬掩膜层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，刻蚀所述第一区上的初始牺牲层的方法包括：在部分所述第一区上的初始牺牲层表面形成第二图形化层；以所述硬掩膜层和第二图形化层为掩膜，刻蚀所述初始牺牲层，直至暴露出待刻蚀层表面，在第一区上形成第一槽和位于第一槽内的第一牺牲层，在第二区和周围区上形成初始第二牺牲层；形成所述第一牺牲层和初始第二牺牲之后，去除第二图形化层。
可选的，所述第二图形化层的形成方法包括：在所述硬掩膜层表面和初始牺牲层表面形成第二底部抗反射材料层；在所述第二底部抗反射材料层表面形成图形化的第二光刻胶层；以所述图形化的第二光刻胶层为掩膜，刻蚀所述第二底部抗反射材料层，直至暴露出硬掩膜层表面和初始牺牲层表面，形成所述第二图形化层。
可选的，所述第一侧墙的形成方法包括：在所述待刻蚀层表面、第一牺牲层顶部表面和侧壁表面、硬掩膜层顶部表面和侧壁表面、以及初始第二牺牲层侧壁表面形成第一侧墙材料膜；回刻蚀所述第一侧墙材料膜，直至暴露出待刻蚀层表面、硬掩膜层顶部表面、以及第一牺牲层顶部表面，形成所述第一侧墙。
可选的，所述第一侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者氮化钛。
可选的，所述第二侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者氮化钛。
可选的，所述开口的形成方法包括：在所述第一槽内、待刻蚀层表面以及硬掩膜层顶部表面形成第三图形化层，且所述第三图形化层暴露出第一牺牲层顶部表面；以所述第三图形化层为掩膜，去除所述第一牺牲层，在第一槽内形成开口。
可选的，所述第二侧墙的形成方法包括：在所述开口底部和侧壁表面、以及第三图形化层表面形成第二侧墙材料膜，且所述第二侧墙材料膜覆盖第一侧墙一侧侧壁表面；回刻蚀所述第二侧墙材料膜，直至暴露出待刻蚀层表面，形成所述第二侧墙。
可选的，去除第二区上和周围区上的部分硬掩膜层的方法包括：在所述待刻蚀层表面形成第四图形化层，所述第四图形化层暴露出部分第二区上和周围区上的硬掩膜层；以所述第四图形化层为掩膜，刻蚀所述硬掩膜层，直至暴露出初始第二牺牲层顶部表面。
可选的，所述掺杂离子包括：砷离子、硼离子、磷离子、镓离子或铟离子。
可选的，所述去除第二牺牲层的工艺对第二牺牲层的刻蚀速率大于对分割段的刻蚀速率。
可选的，去除第二牺牲层的工艺包括：湿法刻蚀工艺。
可选的，还包括：形成所述分割段和第二牺牲层之后，形成第二槽之前，去除位于第二牺牲层表面的硬掩膜层。
可选的，还包括：形成所述第二槽之后，以所述第一侧墙、第二侧墙、分割段为掩膜，刻蚀待刻蚀层，在所述待刻蚀层内形成第一目标槽、第二目标槽，所述第一目标槽位于第一区，第二目标槽位于第二区；在第一目标槽内形成第一互连层；在第二目标槽内形成第二互连层。
相应的，本发明还提供一种采用上述任一项方法形成的半导体器件。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的图形化方法中，在第一区上的第一槽内形成第一侧墙和第二侧墙，且第二侧墙覆盖第一侧墙，使得第一侧墙和覆盖于第一侧墙侧壁表面的第二侧墙能够沿第二方向上分割第一槽。由于所述第一侧墙和第二侧墙沿第二方向上的尺寸均较小，则后续在刻蚀层内形成的第一互联层的尺寸较大，使得待刻蚀层内的第一互连层的电阻较小。同时，所述第二区内的分割段通过离子注入形成，离子注入的光刻掩膜层尺寸可以较小，从而使得所形成的分割段尺寸较小，则后续在待刻蚀层内形成的第二互连层的尺寸较大，使得待刻蚀层内的第二互连层的电阻较小。综上，提高了图形化方法的可靠性。
进一步，所述第一侧墙通过沉积工艺形成第一侧墙材料膜之后进行回刻蚀而形成，通过控制沉积工艺的参数，能够形成沿第二方向上尺寸较小的第一侧墙，且准确度较高，从而有利于提高图形化方法的可靠性。同理，能够形成沿第二方向上尺寸较小的第二侧墙，且准确度较高，从而有利于提高图形化方法的可靠性。
附图说明
图1至图7是一种半导体器件形成过程的结构示意图；
图8至图43是本发明一实施例中的图形化方法进行过程中的结构示意图。
具体实施方式
正如背景技术所述，现有的图形化方法的可靠性较差。
图1至图7是一种半导体器件形成过程的结构示意图。
参考图1和图2，图1为半导体器件的俯视图，图2为图1中切割线A-A1的截面图，提供待刻蚀层100，所述待刻蚀层100包括互联区A0和包围互联区A0的周边区B0，互联区A0包括若干分立的第一区A01和若干分立的第二区A02，第一区A01和第二区A02沿第一方向X相间排布，相邻的第一区A01和第二区A02邻接；在所述待刻蚀层100的互联区A0和周边区B0上形成第一初始掩膜层111；在所述第一初始掩膜层111表面形成第二初始掩膜层110。
参考图3，去除第一区A01上的第二初始掩膜层110，在第二初始掩膜层110内形成第一凹槽101。
参考图4，去除部分第二区A02上的第二初始掩膜层110，在第二初始掩膜层110内形成第二分割槽102，所述第二分割槽102将第二区A02的第二初始掩膜层110在第二方向上分割，第二方向与第一方向X垂直。
参考图5，形成第二分割槽102后，在第一凹槽101的侧壁形成掩膜侧墙120，在形成掩膜侧墙120的过程中，在第二分割槽102中形成填充掩膜层130。
参考图6，形成填充掩膜层130和掩膜侧墙120后，在第一凹槽101内形成第一分割掩膜层140，所述第一分割掩膜层140将第一凹槽101在第二方向分割。
参考图7，形成第一分割掩膜层140后，去除填充掩膜层130两侧的第二区A02的的第二初始掩膜层110，形成第二凹槽；形成第二凹槽后，以第一分割掩膜层140、填充掩膜层130、掩膜侧墙120和周边区B0上的第二初始掩膜层110为掩膜，刻蚀第一初始掩膜层111，在所述第一初始掩膜层111内形成第一主凹槽和第二主凹槽，所述第一主凹槽暴露出待刻蚀层100第一区A01表面，所述第二主凹槽暴露出待刻蚀层100第二区A02表面。
由于第二分割槽102由光刻工艺和刻蚀工艺形成，即使采用最新的光刻技术，第二分割槽102沿第二方向的尺寸较大，从而使得所形成的填充掩膜层130沿第二方向的尺寸也较大。同时，第一分割掩膜层140也由光刻工艺和刻蚀工艺形成，基于光刻和刻蚀工艺的局限，所述第一分割掩膜层140沿第二方向的尺寸也较大。在第一区和第二区的面积一定的情况小，第一凹槽和第二凹槽的尺寸相对较小，相应的第一主凹槽和第二主凹槽的尺寸也较小，后续将第一主凹槽和第二主凹槽转移到待刻蚀层内，在待刻蚀层内形成第一互连层和第二互连层的尺寸也较小，从而导致半导体器件的性能较差。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图43是本发明一实施例中的图形化方法进行过程中的结构示意图。
请参考图8，提供待刻蚀层200，所述待刻蚀层200包括互联区A和包围互联区A的周边区B，互联区A包括若干第一区A1和若干第二区A2，第一区A1和第二区A2沿第一方向X相间排列，相邻的第一区A1和第二区A2邻接。
若干第一区A1沿第一方向X排布，若干第二区A2沿第一方向X排布。
第一区A1和第二区A2沿第一方向X相间排布指的是：相邻的第一区A1之间仅具有一个第二区，相邻的第二区之间仅具有一个第一区。
本实施例中，以三个第一区A1、两个第二区A2作为示例。在其他实施例中，第一区和第二区的数量可以选择其他的数值。
在其他实施例中，第一区和第二区的数量相等。
所述待刻蚀层200的材料包括氧化硅或低K介质层(K小于等于3.9)。
在本实施例中，所述待刻蚀层200的材料为氧化硅。
请参考图9和图10，图9为在图8基础上的示意图，图10为图9沿M-N切线方向上的剖面示意图，在所述待刻蚀层200的互联区A和周边区B表面形成初始牺牲层210。
所述初始牺牲层210覆盖整个互联区A和整个周边区B。
所述初始牺牲层210的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
在本实施例中，所述初始牺牲层210的材料为无定形硅。
接着，在所述初始牺牲层表面形成硬掩膜层，所述硬掩膜层暴露出第一区上的初始牺牲层，具体形成所述硬掩膜层的过程请参考图11至图14。
请参考图11和图12，图11为在图9基础上的示意图，图12为在图10基础上的示意图，在所述初始牺牲层210表面形成硬掩膜材料层221。
所述硬掩膜材料层221为后续形成硬掩膜层提供材料层。
所述硬掩膜层材料层221的材料和初始牺牲层210的材料不同，且与待刻蚀层200的材料不同。
所述硬掩膜材料层221的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅，相应的，后续形成的硬掩膜层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述硬掩膜材料层221的材料为氮化硅。
请参考图13和图14，图13为在图11的基础上的示意图，图14为在图12基础上的示意图，在所述硬掩膜材料层221(图11中所示)表面形成第一图形化层(图中未示出)，所述第一图形化层暴露出第一区A1上的硬掩膜材料层221；以所述第一图形化层为掩膜，刻蚀所述硬掩膜材料层221，直至暴露出初始牺牲层210表面，形成所述硬掩膜层225。
所述第一图形化层的形成方法包括：在所述硬掩膜材料层221表面形成第一底部抗反射材料层222；在所述第一底部抗反射材料层222表面形成图形化的第一光刻胶层223；以所述图形化的第一光刻胶层223为掩膜，刻蚀所述第一底部抗反射材料层222，直至暴露出硬掩膜材料层221表面，形成所述第一图形化层。
刻蚀所述硬掩膜材料层221的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述硬掩膜材料层221的工艺为各向异性干法刻蚀。
形成所述硬掩膜层225之后，去除所述图形化的第一光刻胶层223；去除所述图形化的第一光刻胶层223之后，去除所述第一底部抗反射材料层222。
形成所述硬掩膜层之后，刻蚀所述第一区上的部分初始牺牲层，直至暴露出待刻蚀层表面，在第一区上形成第一槽和位于第一槽内的第一牺牲层，在第二区和周围区上形成初始第二牺牲层，且上，所述第一槽位于第一牺牲层沿第二方向的两侧，第二方向垂直于第一方向。
下面请参考图15至图18介绍形成所述第一槽和位于第一槽内的第一牺牲层、以及初始第二牺牲层的方法。
请参考图15和图16，图15为在图13基础上的示意图，图16为在图14基础上的示意图，在部分所述第一区A上的初始牺牲层210表面形成第二图形化层(图中未示出)。
所述第二图形化层用于后续与硬掩膜层225共同作为刻蚀初始牺牲层210的掩膜。
在本实施例中，所述第二图形化层还覆盖部分硬掩膜层225的侧壁和顶部表面。
所述第二图形化层的形成方法包括：在所述硬掩膜层225表面和初始牺牲层210表面形成第二底部抗反射材料层232；在所述第二底部抗反射材料层232表面形成图形化的第二光刻胶层233；以所述图形化的第二光刻胶层233为掩膜，刻蚀所述第二底部抗反射材料层232，直至暴露出硬掩膜层210表面和初始牺牲层210表面，形成所述第二图形化层。
请参考图17和图18，图17为在图15基础上的示意图，图18为在图16基础上的示意图，形成所述第二图形化层之后，以所述硬掩膜层225和第二图形化层为掩膜，刻蚀所述初始牺牲层210，直至暴露出待刻蚀层200表面，在第一区A1上形成第一槽240和位于第一槽240内的第一牺牲层241，在第二区A2和周围区B上形成初始第二牺牲层242，且所述第一槽240位于第一牺牲层241沿第二方向Y的两侧，第二方向Y垂直于第一方向X。
所述第一槽240位于第一牺牲层241沿第二方向Y的两侧，从而所述第一牺牲层241能够将所述第一槽240分割开来。
所述初始第二牺牲层242位于硬掩膜层225底部，部分初始第二牺牲层242后续用于形成分割段，部分初始第二牺牲层242后续被刻蚀去除。
刻蚀所述初始牺牲层210的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
形成所述第一槽、第一牺牲层、以及初始第二牺牲层之后，后续在所述第一牺牲层侧壁表面和初始第二牺牲层侧壁表面、以及硬掩膜层侧壁表面形成第一侧墙，所述第一侧墙的材料和硬掩膜层的材料不同，具体形成所述第一侧墙的方法请参考图19至图21。
请参考图19至图21，图19为在图17基础上的示意图，图20为在图18基础上的示意图，图20为图19沿M-N切线方向上的示意图，图21为图19沿M1-N1切线方向上的示意图，在所述待刻蚀层200表面、第一牺牲层241顶部表面和侧壁表面、硬掩膜层225顶部表面和侧壁表面、以及初始第二牺牲层242侧壁表面形成第一侧墙材料膜(图中未示出)；回刻蚀所述第一侧墙材料膜，直至暴露出待刻蚀层200表面、硬掩膜层225顶部表面、以及第一牺牲层241顶部表面，形成所述第一侧墙250。
所述第一侧墙材料膜的材料和硬掩膜层225的材料不同，相应的，第一侧墙250的材料和硬掩膜层225的材料不同。
所述第一侧墙材料膜的材料包括：氧化硅、氮化硅、氮氧化硅或者氮化钛。在本实施例中，所述第一侧墙材料膜的材料为，相应的，第一侧墙250的材料为氮化钛。
所述第一侧墙250用于与后续形成的第二侧墙共同分割第一槽240。
所述第一侧墙250通过沉积工艺形成第一侧墙材料膜之后，进行回刻蚀而形成，通过控制沉积工艺的参数，能够形成沿第二方向Y上尺寸较小的第一侧墙250，且准确度较高，从而有利于提高图形化方法的可靠性。
形成所述第一侧墙之后，去除所述第一牺牲层，在第一槽内形成开口，所述开口暴露出初始第二牺牲层侧壁表面和第一侧墙侧壁表面，具体形成所述开口的过程请参考图22至图27。
请参考图22至图24，图22为在图19基础上的示意图，图23为在图20基础上的示意图，图24为在图21基础上的示意图，在所述第一槽240内、待刻蚀层200表面以及硬掩膜层225顶部表面形成第三图形化层(图中未示出)，且所述第三图形化层暴露出第一牺牲层241顶部表面。
所述第三图形化层用于后续作为去除第一牺牲层241的掩膜。
所述第三图形化层的形成方法包括：在所述第一槽240内、待刻蚀层200表面、硬掩膜层225表面和第一牺牲层210表面形成第三底部抗反射材料层262；在所述第三底部抗反射材料层262表面形成图形化的第三光刻胶层263；以所述图形化的第三光刻胶层263为掩膜，刻蚀所述第三底部抗反射材料层262，直至暴露出第一牺牲层241顶部表面，形成所述第三图形化层。
在本实施例中，所述第三图形化层还暴露出位于第一牺牲层241顶部表面的第一侧墙250、以及部分硬掩膜层225表面。通过现有的光刻工艺形成所述第三图形化层的工艺难度较低，从而有利于提高图形化方法的稳定性。
由于所述第一牺牲层241的材料和第一侧墙250的材料不同，所述第一牺牲层241的材料与硬掩膜层225的材料不同，因此后续以所述第三图形化层为掩膜刻蚀所述第一牺牲层241时，对暴露出的第一侧墙250和硬掩膜层225的刻蚀损伤较小。
在其他实施例中，所述第三图形化层仅暴露出第一牺牲层顶部表面。
请参考图25至图27，图25为在图22基础上的示意图，图26为在图23基础上的示意图，图27为在图24基础上的示意图，形成所述第三图形化层之后，以所述第三图形化层为掩膜，去除所述第一牺牲层241，在第一槽240内形成开口270。
所述开口270用于后续在开口270内侧表面形成第二侧墙，且所述开口沿第一方向X上的两侧侧壁为第一侧墙，进而使形成的第二侧墙位于第一侧墙侧壁表面，因而能够使第一侧墙和位于第一侧墙侧壁表面的第二侧墙共同分割第一槽240，即第一槽240沿第一方向X位于第一侧墙250和第二侧墙的两侧。
由于所述第一牺牲层241和第一侧墙250的材料不同，因此去除所述第一牺牲层241的过程中，对所述第一牺牲241层侧壁表面的第一侧墙250的刻蚀损耗较少，因而有利于提高图形化方法的稳定性。
形成所述开口之后，在所述开口侧壁表面形成第二侧墙，所述第二侧墙覆盖第一侧墙侧壁表面和初始第二牺牲层侧壁表面，且所述第二侧墙的材料和硬掩膜层的材料不同，具体形成所述第二侧墙的方法请参考图28至图29。
请参考图28至图30，图28为在图25基础上的示意图，图29为在图26基础上的示意图，图30为在图27基础上的示意图，在所述开口270底部和侧壁表面、以及第三图形化层表面形成第二侧墙材料膜(图中未示出)，且所述第二侧墙材料膜覆盖第一侧墙250一侧侧壁表面；回刻蚀所述第二侧墙材料膜，直至暴露出待刻蚀层200表面，形成所述第二侧墙280。
所述第二侧墙280用于后续与第一侧墙250共同分割第一槽240。
在本实施例中，所述第二侧墙材料膜还覆盖部分硬掩膜层225表面和第一侧墙250的顶部表面，回刻蚀所述第二侧墙材料膜，还暴露出硬掩膜层225表面和第一侧墙250的顶部表面，从而形成所述第二侧墙280。
在其他实施例中，所述第二侧墙膜仅覆盖所述开口的底部和侧壁表面。
所述第二侧墙材料膜的材料和硬掩膜层225的材料不同，相应的，第二侧墙280的材料和硬掩膜层225的材料不同。
所述第二侧墙材料膜的材料包括：氧化硅、氮化硅、氮氧化硅或者氮化钛。在本实施例中，所述第二侧墙材料膜的材料为氮化钛，相应的，所述第二侧墙280的材料为氮化钛。
通过在第一区A1上的第一槽240内形成第一侧墙250和第二侧墙280，且第二侧墙280覆盖第一侧墙250侧壁表面，使得第一侧墙250和覆盖于第一侧墙250侧壁表面的第二侧墙280能够沿第二方向Y分割第一槽240。由于所述第一侧墙250和第二侧墙280沿第二方向Y的尺寸均较小，则后续在刻蚀层200内形成的第一互联层的尺寸较大，使得待刻蚀层200内的第一互连层的电阻较小，有利于提高图形化方法的可靠性。
进一步，所述第二侧墙280通过沉积工艺形成第二侧墙材料膜之后，进行回刻蚀而形成，通过控制沉积工艺的参数，能够形成沿第二方向Y上尺寸较小的第二侧墙280，且准确度较高，从而有利于提高图形化方法的可靠性。
形成所述第二侧墙280之后，还包括：去除所述第三图形化层。
接着，去除第二区上和周边区上的部分硬掩膜层，直至暴露出初始第二牺牲层顶部表面，具体过程请参考图31至图36。
请参考图31至图33，图31为在图28基础上的示意图，图32为在图30基础上的示意图，图33为在图30基础上的示意图，在所述待刻蚀层200表面形成第四图形化层，所述第四图形化层暴露出部分第二区A2上和周围区B上的硬掩膜层225。
所述第四图形化层用于作为后续去除第二区A2和周围区B上硬掩膜层225的掩膜。
所述第四图形化层的形成方法包括：在所述待刻蚀层200表面形成第四底部抗反射材料层282，所述第四底部抗反射材料层282覆盖第一侧墙250顶部和侧壁表面、第二侧墙280顶部和侧壁表面以及硬掩膜层225顶部表面；在所述第四底部抗反射材料层282表面形成图形化的第四光刻胶层283；以所述图形化的第四光刻胶层283为掩膜，刻蚀所述第四底部抗反射材料层282，直至暴露出硬掩膜层210表面，形成所述第四图形化层。
请参考图34至图36，图34为在图31基础上的示意图，图35为在图32基础上的示意图，图36为在图33基础上的示意图，以所述第四图形化层为掩膜，刻蚀所述硬掩膜层225，直至暴露出初始第二牺牲层242顶部表面。
刻蚀所述硬掩膜层225的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述硬掩膜层225的工艺为各向异性干法刻蚀。
在本实施例中，刻蚀所述硬掩膜层225之后，还包括：去除所述第四图形化层。
请参考图37至图39，图37为在图34基础上的示意图，图38为在图35基础上的示意图，图39为在图36基础上的示意图，采用离子注入工艺，对暴露出顶部表面的部分初始第二牺牲层242注入掺杂离子，形成分割段292、以及位于硬掩膜层225底部的第二牺牲层293。
通过离子注入工艺，使部分第二区A2上和周边区B上的初始第二牺牲层242掺杂了离子，从而形成分割段292。所述第二牺牲层293由位于硬掩膜层225底部的初始第二牺牲层242形成，且形成的所述第二牺牲层293未掺杂离子。进而所述分割段292和第二牺牲层293的材料不同，有利于后续通过刻蚀工艺去除第二牺牲层时，对分割段292的刻蚀速率较小，使得所述分割段292能够分割后续形成的第二槽，有利于提高图形化方法的稳定性。
所述掺杂离子包括：砷离子、硼离子、磷离子、镓离子或铟离子。
在本实施例中，所述离子注入工艺还对第一区A上未去除的第一牺牲层241进行了离子掺杂，形成掺杂第一牺牲层291，后续刻蚀去除第二牺牲层293的过程中，对所述掺杂第一牺牲层291的刻蚀速率较小，使得所述掺杂第一牺牲层291能够分割第一区A1上的第一槽240。
所述第二区A2上的分割段292通过离子注入形成，离子注入的光刻掩膜层尺寸可以较小，从而使得所形成的分割段292尺寸较小，则后续在待刻蚀层200内形成的第二互连层的尺寸较大，使得待刻蚀层200内的第二互连层的电阻较小，进而提高了图形化方法的稳定性。
形成所述分割段和第二牺牲层之后，去除所述第二牺牲层，在待刻蚀层的第二区表面形成第二槽，且所述第二槽位于分割段沿第二方向的两侧，第二方向垂直于第一方向，具体形成所述第二槽的过程请参考图40至图43。
请参考图40至图41，图40为在图37基础上的示意图，图41为在图38基础上的示意图，形成所述分割段292和第二牺牲层293之后，去除位于第二牺牲层293表面的硬掩膜层225。
通过去除所述硬掩膜层225，暴露出第二牺牲层293表面，从而后续去除所述第二牺牲层293。
去除位于第二牺牲层293表面的硬掩膜层225的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，去除位于第二牺牲层293表面的硬掩膜层225的工艺，对硬掩膜层225的刻蚀速率大于对分割段292的刻蚀速率，也大于对第二牺牲层293的刻蚀速率。
去除所述硬掩膜层225之后，暴露出第二牺牲层293表面，从而后续能够去除所述第二牺牲层293
请参考图42和图43，图42为在图40基础上的示意图，图43为在图41基础上的示意图，去除所述硬掩膜层225之后，去除所述第二牺牲层293，在待刻蚀层200的第二区A2表面形成第二槽295，且所述第二槽295位于分割段292沿第二方向Y的两侧。
去除第二牺牲层293的工艺对第二牺牲层293的刻蚀速率大于对分割段292的刻蚀速率。
在本实施例中，去除第二牺牲层293的工艺包括：湿法刻蚀工艺。
在本实施例中，形成所述第二槽之后，还包括：以所述第一侧墙、第二侧墙以及分割段为掩膜，刻蚀待刻蚀层，在所述待刻蚀层内形成第一目标槽、第二目标槽，所述第一目标槽位于第一区，第二目标槽位于第二区；在第一目标槽内形成第一互连层；在第二目标槽内形成第二互连层。
相应的，本发明实施例还提供一种采用上述方法形成半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种图形化方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括互联区和包围互联区的周边区，互联区包括若干第一区和若干第二区，第一区和第二区沿第一方向相间排列，相邻的第一区和第二区邻接；
在所述待刻蚀层的互联区和周边区表面形成初始牺牲层；
在所述初始牺牲层表面形成硬掩膜层，所述硬掩膜层暴露出第一区上的初始牺牲层；
形成所述硬掩膜层之后，刻蚀所述第一区上的部分初始牺牲层，直至暴露出待刻蚀层表面，在第一区上形成第一槽和位于第一槽内的第一牺牲层，在第二区和周围区上形成初始第二牺牲层，且所述第一槽位于第一牺牲层沿第二方向的两侧，第二方向垂直于第一方向；
在所述第一牺牲层侧壁表面和初始第二牺牲层侧壁表面、以及硬掩膜层侧壁表面形成第一侧墙，所述第一侧墙的材料和硬掩膜层的材料不同；
形成所述第一侧墙之后，去除所述第一牺牲层，在第一槽内形成开口，所述开口暴露出初始第二牺牲层侧壁表面和第一侧墙侧壁表面；
在所述开口侧壁表面形成第二侧墙，所述第二侧墙覆盖第一侧墙侧壁表面和第二牺牲层侧壁表面，且所述第二侧墙的材料和硬掩膜层的材料不同；
去除第二区上和周边区上的部分硬掩膜层，直至暴露出初始第二牺牲层顶部表面；
采用离子注入工艺，对暴露出顶部表面的部分初始第二牺牲层注入掺杂离子，形成分割段、以及位于硬掩膜层底部的第二牺牲层；
去除所述第二牺牲层，在待刻蚀层的第二区表面形成第二槽，且所述第二槽位于分割段沿第二方向的两侧。
2.如权利要求1所述的图形化方法，其特征在于，所述初始牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
3.如权利要求1所述的图形化方法，其特征在于，所述硬掩膜层的形成方法包括：在所述初始牺牲层表面形成硬掩膜材料层；在所述硬掩膜材料层表面形成第一图形化层，所述第一图形化层暴露出第一区上的硬掩膜材料层；以所述第一图形化层为掩膜，刻蚀所述硬掩膜材料层，直至暴露出初始牺牲层表面，形成所述硬掩膜层；形成所述硬掩膜层之后，去除所述第一图形化层。
4.如权利要求3所述的图形化方法，其特征在于，所述第一图形化层的形成方法包括：在所述硬掩膜材料层表面形成第一底部抗反射材料层；在所述第一底部抗反射材料层表面形成图形化的第一光刻胶层；以所述图形化的第一光刻胶层为掩膜，刻蚀所述第一底部抗反射材料层，直至暴露出硬掩膜材料层表面，形成所述第一图形化层。
5.如权利要求1所述的图形化方法，其特征在于，所述硬掩膜层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
6.如权利要求1所述的图形化方法，其特征在于，刻蚀所述第一区上的初始牺牲层的方法包括：在部分所述第一区上的初始牺牲层表面形成第二图形化层；以所述硬掩膜层和第二图形化层为掩膜，刻蚀所述初始牺牲层，直至暴露出待刻蚀层表面，在第一区上形成第一槽和位于第一槽内的第一牺牲层，在第二区和周围区上形成初始第二牺牲层；形成所述第一牺牲层和初始第二牺牲之后，去除第二图形化层。
7.如权利要求6所述的图形化方法，其特征在于，所述第二图形化层的形成方法包括：在所述硬掩膜层表面和初始牺牲层表面形成第二底部抗反射材料层；在所述第二底部抗反射材料层表面形成图形化的第二光刻胶层；以所述图形化的第二光刻胶层为掩膜，刻蚀所述第二底部抗反射材料层，直至暴露出硬掩膜层表面和初始牺牲层表面，形成所述第二图形化层。
8.如权利要求1所述的图形化方法，其特征在于，所述第一侧墙的形成方法包括：在所述待刻蚀层表面、第一牺牲层顶部表面和侧壁表面、硬掩膜层顶部表面和侧壁表面、以及初始第二牺牲层侧壁表面形成第一侧墙材料膜；回刻蚀所述第一侧墙材料膜，直至暴露出待刻蚀层表面、硬掩膜层顶部表面、以及第一牺牲层顶部表面，形成所述第一侧墙。
9.如权利要求1所述的图形化方法，其特征在于，所述第一侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者氮化钛。
10.如权利要求1所述的图形化方法，其特征在于，所述第二侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者氮化钛。
11.如权利要求1所述的图形化方法，其特征在于，所述开口的形成方法包括：在所述第一槽内、待刻蚀层表面以及硬掩膜层顶部表面形成第三图形化层，且所述第三图形化层暴露出第一牺牲层顶部表面；以所述第三图形化层为掩膜，去除所述第一牺牲层，在第一槽内形成开口。
12.如权利要求11所述的图形化方法，其特征在于，所述第二侧墙的形成方法包括：在所述开口底部和侧壁表面、以及第三图形化层表面形成第二侧墙材料膜，且所述第二侧墙材料膜覆盖第一侧墙一侧侧壁表面；回刻蚀所述第二侧墙材料膜，直至暴露出待刻蚀层表面，形成所述第二侧墙。
13.如权利要求1所述的图形化方法，其特征在于，去除第二区上和周围区上的部分硬掩膜层的方法包括：在所述待刻蚀层表面形成第四图形化层，所述第四图形化层暴露出部分第二区上和周围区上的硬掩膜层；以所述第四图形化层为掩膜，刻蚀所述硬掩膜层，直至暴露出初始第二牺牲层顶部表面。
14.如权利要求1所述的图形化方法，其特征在于，所述掺杂离子包括：砷离子、硼离子、磷离子、镓离子或铟离子。
15.如权利要求1所述的图形化方法，其特征在于，所述去除第二牺牲层的工艺对第二牺牲层的刻蚀速率大于对分割段的刻蚀速率。
16.如权利要求15所述的图形化方法，其特征在于，去除第二牺牲层的工艺包括：湿法刻蚀工艺。
17.如权利要求1所述的图形化方法，其特征在于，还包括：形成所述分割段和第二牺牲层之后，形成第二槽之前，去除位于第二牺牲层表面的硬掩膜层。
18.根据权利要求1所述的图形化方法，其特征在于，还包括：形成所述第二槽之后，以所述第一侧墙、第二侧墙、分割段为掩膜，刻蚀待刻蚀层，在所述待刻蚀层内形成第一目标槽、第二目标槽，所述第一目标槽位于第一区，第二目标槽位于第二区；在第一目标槽内形成第一互连层；在第二目标槽内形成第二互连层。
19.一种采用权利要求1至18任一项所述方法形成的半导体器件。
CN201910492728.3A 2019-06-06 2019-06-06 图形化方法及其形成的半导体器件 Active CN112053947B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910492728.3A CN112053947B (zh) 2019-06-06 2019-06-06 图形化方法及其形成的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910492728.3A CN112053947B (zh) 2019-06-06 2019-06-06 图形化方法及其形成的半导体器件

Publications (2)

Publication Number Publication Date
CN112053947A CN112053947A (zh) 2020-12-08
CN112053947B true CN112053947B (zh) 2023-05-26

Family

ID=73608639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910492728.3A Active CN112053947B (zh) 2019-06-06 2019-06-06 图形化方法及其形成的半导体器件

Country Status (1)

Country Link
CN (1) CN112053947B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5595941A (en) * 1994-06-01 1997-01-21 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
CN102347217A (zh) * 2010-07-27 2012-02-08 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103839781A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN107359111A (zh) * 2016-05-10 2017-11-17 上海格易电子有限公司 一种自对准双重图形化的方法
CN109427651A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754785B2 (en) * 2015-01-14 2017-09-05 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5595941A (en) * 1994-06-01 1997-01-21 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
CN102347217A (zh) * 2010-07-27 2012-02-08 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103839781A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN107359111A (zh) * 2016-05-10 2017-11-17 上海格易电子有限公司 一种自对准双重图形化的方法
CN109427651A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN112053947A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
TWI356446B (en) Methods to reduce the critical dimension of semico
KR101683326B1 (ko) 피치 분할 패터닝 방법
CN111640656B (zh) 半导体器件及其形成方法
US20220319863A1 (en) Semiconductor device and fabrication method thereof
US11251044B2 (en) Semiconductor devices and fabrication methods thereof
CN111640659B (zh) 半导体器件及其形成方法
US11664234B2 (en) Semiconductor structure and fabrication method thereof
CN112053947B (zh) 图形化方法及其形成的半导体器件
CN111640665B (zh) 半导体器件及其形成方法
CN111668093B (zh) 半导体器件及其形成方法
CN111640666B (zh) 半导体器件及其形成方法
CN111640664B (zh) 半导体器件及其形成方法
US20210159078A1 (en) Semiconductor structure and fabrication method thereof
CN111668099B (zh) 图形化方法及其形成的半导体器件
CN111640667B (zh) 半导体器件及其形成方法
CN111668156B (zh) 图形化方法及其形成的半导体器件
CN111640653B (zh) 半导体结构及其形成方法
CN111986989B (zh) 半导体结构及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN111952170B (zh) 半导体器件及其形成方法
CN111640654B (zh) 图形化方法及图形化结构
US11894231B2 (en) Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers
CN111952154A (zh) 图形化方法及其形成的半导体器件
CN111640668A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant