CN111640668A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN111640668A CN111640668A CN201910155856.9A CN201910155856A CN111640668A CN 111640668 A CN111640668 A CN 111640668A CN 201910155856 A CN201910155856 A CN 201910155856A CN 111640668 A CN111640668 A CN 111640668A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- groove
- mask
- division structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 333
- 229920002120 photoresistant polymer Polymers 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 34
- 238000001259 photo etching Methods 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 30
- 230000000903 blocking effect Effects 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052593 corundum Inorganic materials 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 46
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000005520 cutting process Methods 0.000 description 20
- 238000001459 lithography Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 7
- 229910004541 SiN Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件及其形成方法，形成方法包括：待刻蚀层包括若干分立的第一区和第二区，第一区和第二区沿第一方向相间排布，相邻第一区和第二区邻接；在待刻蚀层上形成第一掩膜层；在第一区第一掩膜层中形成第一槽；在第一槽中形成第一分割结构；第一分割结构的形成方法包括：在部分所述第一槽内形成第一分割结构膜，所述第一分割结构膜充满第一槽，且所述第一分割结构膜还在第一方向延伸至第二区；去除所述第二区第一掩膜层顶部表面的第一分割结构膜，在所述第一槽内形成所述第一分割结构；在第二区的第一掩膜层内形成分割槽，分割槽与相邻的第一槽连通；在分割槽内形成第二分割结构，第二分割结构充满分割槽。所述方法有利于降低工艺难度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体技术的不断进步，器件的功能不断强大，随之而来的是半导体制造难度的与日俱增。目前，在32纳米及其以下技术节点上，应用于关键层次的光刻工艺，由于其所需的分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据国际半导体技术蓝图所示，双重图形化技术(Double PatterningTechnology，简称DPT)、极紫外线技术(EUV)、电子束直写(EBL)等技术方案都被业界寄予了厚望。
其中，双重图形化技术(DPT)是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后将它们印刷至目标晶圆上。双重图形曝光有多种不同的实现方法，不过基本步骤都是先印刷一半的图形，显影、刻蚀；然后重新旋涂一层光刻胶，再印刷另一半的图形，最后利用硬掩膜或选择性刻蚀来完成整个光刻过程。
线宽是半导体器件的主要参数之一，减少线宽可以提高集成度以及减少器件尺寸。作小线宽的光刻工艺会产生金属层收缩(Line-end shortening)。线宽越小，金属层收缩越严重。传统的方法是在光掩膜上进行光学临近效应修正(Optical proximitycorrection，OPC)来矫正金属层收缩。当金属层收缩太严重，所需光学临近效应修正的修正量太大，以至于在光掩膜上相邻两个金属层图形形成重叠，导致光学临近效应修正方法失效。在这种情况下，就不得不增加一步金属层切割工艺(Line-end cut)。所述切割工艺是在形成重叠金属层的线条之后，利用切割掩膜版增加的金属层切割光刻和金属层切割刻蚀工艺来切断重叠的相邻两个金属层。
然而，现有工艺形成的半导体器件的性能仍较差。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在所述待刻蚀层的第一区和第二区上形成第一掩膜层；在第一区的第一掩膜层中形成若干个相互分立的第一槽；在第一槽中形成第一分割结构，所述第一分割结构在第二方向上分割第一槽，第二方向与第一方向垂直；所述第一分割结构的形成方法包括：在部分所述第一槽内形成第一分割结构膜，所述第一分割结构膜充满第一槽，且所述第一分割结构膜还在第一方向延伸至第二区；去除所述第二区第一掩膜层顶部表面的第一分割结构膜，在所述第一槽内形成所述第一分割结构；在所述第二区的第一掩膜层内形成分割槽，所述分割槽与相邻的第一槽连通；在所述分割槽内形成第二分割结构，所述第二分割结构充满分割槽。
可选的，所述阻挡层的材料包括含碳有机聚合物。
可选的，所述第一分割结构的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
可选的，所述第一分割结构在第一方向上的尺寸为10纳米～60纳米；所述第一分割结构在第二方向上的尺寸为10纳米～40纳米。
可选的，所述第一分割结构膜的形成方法包括：在第一掩膜层上和第一槽部分区域中形成阻挡层，所述阻挡层中具有位于第一槽部分区域上的阻挡开口，所述阻挡开口和第一槽贯通，且所述阻挡开口还在第一方向延伸至第二区上；在所述阻挡开口和阻挡开口暴露出的第一槽中形成第一分割结构膜，所述第一分割结构膜充满阻挡开口和第一槽；去除所述第二区的第一分割结构膜时，还包括：去除第一区第一掩膜层表面的第一分割结构膜。
可选的，形成所述阻挡层的方法包括：在第一掩膜层上和第一槽中形成第一平坦膜；在第一平坦膜上形成第一底部抗反射层；在第一底部抗反射层上形成图形化的第一光刻胶层，第一光刻胶层中具有第一光刻开口，第一光刻开口位于第一槽部分区域上，第一光刻开口还在第一方向延伸至第二区上；以第一光刻胶层为掩膜，刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜，使第一平坦膜形成所述阻挡层；刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜后，去除第一光刻胶层和第一底部抗反射层。
可选的，形成所述第一分割结构之后，形成所述分割槽。
可选的，形成所述第一分割结构之前，形成所述分割槽。
可选的，所述第二分割结构在第一方向上的尺寸为10纳米～60纳米；所述第二分割结构在第二方向上的尺寸为10纳米～40纳米。
可选的，所述分割槽的形成方法包括：在第一掩膜层上、第一槽中和第一槽上形成第二平坦层；在第二平坦层上形成第二底部抗反射层；在第二底部抗反射层上形成图形化的第二光刻胶层，第二光刻胶层中具有第二光刻开口，第二光刻开口位于第一槽沿第一方向侧部的第二区上，第二光刻开口还延伸至第一槽的部分区域上；以第二光刻胶层为掩膜，刻蚀第二光刻开口底部的第二底部抗反射层、第二平坦层和第一掩膜层，直至暴露出待刻蚀层，在所述第一掩膜层内形成所述分割槽；形成所述分割槽之后，去除所述第二光刻胶、第二底部抗反射层和第二平坦层。
可选的，所述第二区包括第二槽区，第二槽区与第一区邻接；形成所述阻挡层之前，所述半导体器件的形成方法还包括：形成分割槽，所述分割槽位于第二区的第一掩膜层内，且所述分割槽与相邻的第一槽连通；在所述第一槽和分割槽内形成侧墙膜，所述侧墙膜充满分割槽；形成所述第一分割结构之后，所述形成方法还包括：去除所述第一槽底部和第一掩膜层表面的侧墙膜，在所述第一槽的侧壁形成掩膜侧墙，在所述分割槽内形成第二分割结构；形成所述第二分割结构之后，去除第二分割结构两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，第二槽分别位于第二分割结构在第二方向上的两侧，第二槽的侧壁暴露出掩膜侧墙。
可选的，所述侧墙膜的材料包括：SiO2、SiN、TiO2、TiN、AlN或Al2O3。
可选的，所述第二槽的形成方法包括：在第一槽中和第一槽上、以及第一掩膜层、掩膜侧墙、第一分割结构和第二分割结构上形成第三平坦层；在第三平坦层上形成第三底部抗反射层；在第三底部抗反射层上形成图形化的第三光刻胶层，所述第三光刻胶层内具有第三光刻开口，所述第三光刻开口暴露出第二槽区第三底部抗反射层；以所述第三光刻胶层为掩膜，刻蚀所述第三光刻开口底部的第三底部抗反射层、第三平坦层和第一掩膜层，在所述第二区的第一掩膜层内形成所述第二槽。
可选的，还包括：刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
相应的，本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，所述第二分割结构用于在第二方向上切割后续第二槽。由于第一分割结构膜和第一槽的重叠区域用于定义出第一分割结构的位置，因此第一分割结构在第一方向上的尺寸较小。由于第一分割结构膜在第二方向上的宽度用于定义出第一分割结构在第二方向上的尺寸，因此当第一分割结构膜在第二方向上的宽度较小时，第一分割结构在第二方向上的尺寸也较小。这样，第一分割结构在第一方向和第二方向上的尺寸均较小，满足工艺的要求。而第一分割结构膜还在第一方向延伸至第二区上，因此第一分割结构膜在第一方向上的尺寸能够做的较大，这样第一分割结构膜仅在第二方向上的尺寸需要限定的较小，而在第一方向上的尺寸无需限定的较小，因此这样对光刻工艺的挑战降低，降低了工艺难度。
附图说明
图1至图5是一种半导体器件形成过程的结构示意图；
图6至图31是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
参考图1，提供待刻蚀层100，所述待刻蚀层100包括若干分立的第一区A01和若干分立的第二区A02，第一区A01和第二区A02沿第一方向X相间排布，相邻的第一区A01和第二区A02邻接。
参考图2，在所述待刻蚀层100的第一区A01和第二区A02上形成第一掩膜层120；在第一区A01的第一掩膜层120中形成分立的第一槽121。
参考图3，在第一掩膜层120中形成位于部分第二区A02上的分割槽122，分割槽122的延伸方向平行于第一方向X，分割槽122还能延伸至第一区A01上，部分分割槽122与第一槽121贯通，部分分割槽122与第一槽121相互分立。
参考图4，在所述第一槽121的侧壁形成掩膜侧墙130；在形成掩膜侧墙130的过程中，在所述分割槽122中形成分割掩膜层131，分割掩膜层131填充满第二区A02上的分割槽122。
所述分割掩膜层131在第二方向上的宽度小于等于掩膜侧墙130的厚度的两倍。
参考图5，形成掩膜侧墙130和分割掩膜层131后，在第二区A02的第一掩膜层120中形成分立的第二槽150，第二槽150的侧壁暴露出掩膜侧墙130，且第二槽150被第二区A02上的分割槽122沿第二方向切断，第二方向垂直于第一方向X。
分割槽122可以延伸至第一区A01上，或者，分割槽122和第一槽121相互贯通。由于第一槽121在第一方向上的宽度大于分割槽122沿第二方向上的宽度，因此即使对于部分分割槽122和第一槽121贯通，在形成掩膜侧墙130的过程中，掩膜侧墙130也不会将分割槽122和第一槽121相互贯通的区域填满，第一槽121在第二方向上不会被分割掩膜层131切断。而对于与第一槽121相互分立的分割槽122，分割槽122还能延伸至第一区A01上，这样分割掩膜层131还延伸至第一区A01上，在这种情况下，第一槽121在第二方向上不会被分割掩膜层131切断。这样形成分割掩膜层131后，分割掩膜层131能够将第二区的第一掩膜层120完全分割且不会对第一槽121分割。在形成第二槽150的过程中，由于分割掩膜层131的阻挡，第二槽150被分割掩膜层131在第二方向上完全切断。
通常希望第一槽121也被切断，第一槽121希望被切断的区域和分割掩膜层131的区域需要在第二方向上错开。
一种方法为：在第一槽121形成之前，在第一区的第一掩膜层120中形成第一分割结构，所述第一分割结构适于将第一槽121分割，形成分立的第一子槽。
然而，为了使第一槽121希望被切断的区域和分割掩膜层131的区域需要在第二方向上错开，第一分割结构不能延伸至对应第二槽位置的第一掩膜层120中，这样第一分割结构在第一方向上的尺寸限制的较小；为了使第一分割结构在第二方向两侧的第一子槽之间的间距较小，需要使第一分割结构在第二方向上的尺寸较小。综上，第一分割结构不仅在第一方向上的尺寸较小，第一分割结构还在第二方向上的尺寸较小。而第一分割结构的位置直接由光刻层中的光刻开口定义，因此光刻开口在第一方向和第二方向上的尺寸均较小，对光刻工艺的挑战较大，增加了工艺的难度。
为解决所述技术问题，本发明提供了一种半导体器件的形成方法，包括：在第一槽中形成第一分割结构，所述第一分割结构在第二方向上分割第一槽，第二方向与第一方向垂直；所述第一分割结构的形成方法包括：在部分所述第一槽内形成第一分割结构膜，所述第一分割结构膜充满第一槽，且所述第一分割结构膜还在第一方向延伸至第二区；去除所述第二区第一掩膜层顶部表面的第一分割结构膜，在所述第一槽内形成所述第一分割结构。所述方法有利于降低工艺难度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图31是本发明一实施例中半导体器件形成过程的结构示意图。
请参考图6，提供待刻蚀层200，所述待刻蚀层200包括若干分立的第一区A1和若干分立的第二区A2，第一区A1和第二区A2沿第一方向X相间排布，相邻的第一区A1和第二区A2邻接。
若干第一区A1沿第一方向X排布，若干第二区A2沿第一方向X排布。
第一区A1和第二区A2沿第一方向X相间排布指的是：相邻的第一区A1之间仅具有一个第二区A2，相邻的第二区A2之间仅具有一个第一区A1。
在其他实施例中，第一区和第二区的数量相等。
所述待刻蚀层200的材料包括氧化硅或低K介质层(K小于等于3.9)。
请参考图7和图8，图7为在图6基础上的示意图，图8为沿图7中切割线M-N的剖面示意图，在所述待刻蚀层200的第一区A1和第二区A2上形成第一掩膜层220。
本实施例中，第一掩膜层220的材料包括非晶硅。
本实施例中，还包括：在形成第一掩膜层220之前，在所述待刻蚀层200上形成第一粘附层(未图示)；在第一粘附层上形成底层硬掩膜层210；在底层硬掩膜层210上形成第二粘附层；在第二粘附层上形成第一掩膜层220。
所述底层硬掩膜层210的材料包括氮化钛。
所述第一粘附层的材料包括SiOC。所述第二粘附层的材料包括SiOC。
所述第一粘附层用于提高底层硬掩膜层210和待刻蚀层200之间的粘附性，使底层硬掩膜层210和待刻蚀层200之间的结合更加牢固。所述第二粘附层用于提高第一掩膜层220和底层硬掩膜层210之间的粘附性，使第一掩膜层220和底层硬掩膜层210之间的结合更加牢固。
所述底层硬掩膜层210的作用包括：底层硬掩膜层210作为刻蚀停止层；所述底层硬掩膜层210作为后续平坦化导电膜的停止层；所述底层硬掩膜层210为材料为硬掩膜材料，因此后续刻蚀形成第一目标槽和第二目标槽时，底层硬掩膜层210的刻蚀损耗较小，底层硬掩膜层210中图形传递到待刻蚀层200中的过程中，图形传递的稳定性较高。
在本实施例中，底层硬掩膜层210和第一掩膜层220的材料互不相同。
在其他实施例中，可以不形成底层硬掩膜层、第一粘附层和第二粘附层。
请参考图9和图10，图9为在图7基础上的示意图，图10为在图8基础上的示意图，图10为沿图9中切割线M-N的剖面示意图，在第一区A1的第一掩膜层220中形成分立的第一槽221。
所述第一槽221沿第二方向Y延伸，第二方向Y与第一方向X垂直。
所述第一槽221在第一方向X上的宽度为10纳米～60纳米。
在第一方向X上，相邻第一槽221之间的间距为10纳米～60纳米。
形成第一槽221的工艺包括干法刻蚀工艺，如各项异性干刻工艺。
接着，在第一槽221中形成第一分割结构，所述第一分割结构在第二方向Y上分割第一槽221。
本实施例中，所述第二区A2包括第二槽区，所述第二槽区用于定义出后续第二槽的位置，第二槽区与第一区邻接，且第二槽区位于第一槽221在第一方向X上的侧部。
请参考图11和图12，图11为在图9基础上的示意图，图12为在图10基础上的示意图，图12为沿图11中切割线M-N的剖面示意图，在第一掩膜层220上、第一槽221中和第一槽221上形成第二平坦层230；在第二平坦层230上形成第二底部抗反射层231；在第二底部抗反射层231上形成图形化的第二光刻胶层232，第二光刻胶层232中具有第二光刻开口233，第二光刻开口233位于第一槽221沿第一方向X侧部的第二区A2上，第二光刻开口233还延伸至第一槽221的部分区域上。
第二光刻开口233在第一方向X上延伸至第一槽221的部分区域上。
第二光刻开口233与位于相邻第一槽221之间的第一掩膜层220的重叠区域用于定义出后续第二分割结构的位置。
第二光刻开口233在第二方向Y上的宽度用于定义出后续第二分割结构在第二方向Y上的尺寸。由于第二分割结构在第二方向Y上的尺寸要求较小，因此第二光刻开口233在第二方向Y上的宽度较小，具体的，在一个实施例中，第二光刻开口233在第二方向Y上的宽度为20纳米～60纳米，如20纳米、30纳米、40纳米、50纳米或60纳米。
第二光刻开口233还在第一方向X延伸至第一槽221的部分区域上，因此第二光刻开口233在第一方向X上的尺寸能够做的较大。这样第二光刻开口233仅在第二方向Y上的尺寸需要限定的较小，而在第一方向X上的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺的难度。在一个实施例中，第二光刻开口233在第一方向X上的尺寸为：65纳米～1000纳米，如80纳米、100纳米、200纳米。
请参考图13和图14，图13为在图11基础上的示意图，图14为在图12基础上的示意图，图14为沿图13中切割线M2-N2的剖面示意图，以第二光刻胶层232为掩膜，刻蚀第二光刻开口233底部的第二底部抗反射层231、第二平坦层230和第一掩膜层220，直至暴露出底部硬掩膜层210的顶部表面，在所述第一掩膜层220内形成分割槽280，所述分割槽280与第一槽221连通；形成所述分割槽280之后，去除所述第二光刻胶232、第二底部抗反射层231和第二平坦层230。
后续在第一槽221内形成第一分割结构，所述第一分割结构在第二方向Y上分割第一槽221，第二方向Y与第一方向X垂直。
在本实施例中，形成所述第一分割结构之前，形成所述分割槽280。
在其他实施例中，形成所述第一分割结构之后，形成所述分割槽。
由于第二光刻开口233与位于相邻第一槽221之间的第一掩膜层220的重叠区域用于定义出后续第二分割结构的位置，因此第二分割结构在第一方向X上的尺寸较小。由于第二光刻开口233在第二方向Y上的宽度用于定义出第二分割结构在第二方向Y上的尺寸，因此当第二光刻开口233在第二方向Y上的宽度较小时，第二分割结构在第二方向Y上的尺寸也较小。
去除所述第二光刻胶232、第二底部抗反射层231和第二平坦层230的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
由于所述分割槽280沿第二方向Y的尺寸较小，使得后续形成侧墙膜时，所述侧墙膜易填满分割槽280，所述分割槽280内的侧墙膜用于后续形成第二分割结构，所述第二分割结构用于在第二方向Y上切断后续第二槽。
请参考图15至图17，图15为在图13基础上的示意图，图16为沿图15中切割线M1-N1的剖面示意图，图17为沿图15中切割线M2-N2的剖面示意图，去除所述第二光刻胶232、第二底部抗反射层231和第二平坦层230之后，在第一槽221的侧壁和底部、第一掩膜层220的顶部表面和分割槽280内形成侧墙膜250。
所述侧墙膜250的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
形成所述侧墙膜250的工艺为沉积工艺，如原子层沉积工艺。
所述侧墙膜250的厚度为10纳米～30纳米，如10纳米、15纳米、20纳米或30纳米。
由于所述分割槽280沿第二方向Y的尺寸较小，使得形成侧墙膜250时，所述侧墙膜250易填满分割槽280，所述分割槽280内的侧墙膜250用于后续形成第二分割结构，所述第二分割结构用于在第二方向Y上切断后续第二槽。
在本实施例中，形成所述侧墙膜250之后，在所述第一槽221内形成第一分割结构，所述第一分割结构在第二方向上分割第一槽，所述第二方向与第一方向垂直；所述第一分割结构的形成方法具体请参考图18至图22。
请参考图18和图19，图18为在图15基础上的示意图，且图19为沿图18中切割线M1-N1的剖面图，形成所述侧墙膜250后，在第一掩膜层220上和第一槽221部分区域中形成阻挡层260，阻挡层260中具有位于第一槽221部分区域上的阻挡开口261，阻挡开口261和第一槽221贯通，所述阻挡开口261还在第一方向X延伸至第二区A2上。
所述阻挡层260的材料包括含碳有机聚合物。
本实施例中，所述阻挡层260还位于侧墙膜250上。
形成所述阻挡层260的方法包括：在第一掩膜层220上和第一槽221中形成第一平坦膜；在第一平坦膜上形成第一底部抗反射层；在第一底部抗反射层上形成图形化的第一光刻胶层，第一光刻胶层中具有第一光刻开口，第一光刻开口位于第一槽221部分区域上，第一光刻开口还在第一方向X延伸至第二区A2上；以第一光刻胶层为掩膜刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜，使第一平坦膜形成阻挡层260；刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜后，去除第一光刻胶层和第一底部抗反射层。
第一光刻开口定义出阻挡开口261的位置。
所述阻挡开口261和第一槽221的重叠区域用于定义出第一分割结构的位置。所述阻挡开口261在第二方向Y上的宽度用于定义出第一分割结构在第二方向Y上的尺寸，由于第一分割结构在第二方向Y上的尺寸要求较小，因此阻挡开口261在第二方向Y上的宽度较小，具体的，在一个实施例中，阻挡开口261在第二方向Y上的宽度为10纳米～40纳米，如20纳米、30纳米、40纳米。
由于所述阻挡开口261还在第一方向X延伸至第二区A2上，因此阻挡开口在第一方向上的尺寸能够做的较大，这样阻挡开口261仅在第二方向上的尺寸需要限定的较小，而在第一方向上的尺寸无需限定的较小。
由于第一光刻开口定义出阻挡开口261的位置，因此第一光刻开口在第一方向X上的尺寸和阻挡开口261在第一方向X上的尺寸相对应，第一光刻开口在第二方向Y上的尺寸和阻挡开口261在第二方向Y上的尺寸相对应，因此第一光刻开口仅在第二方向Y上的尺寸需要限定的较小，而在第一方向X上的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺难度。
在一个实施例中，第一光刻开口在第二方向Y上的宽度为10纳米～40纳米，第一光刻开口在第一方向X上的尺寸为：65纳米～1000纳米，如80纳米、100纳米、200纳米。
请参考图20和图21，图20为在图18基础上的示意图，图21为在图19基础上的示意图，且图21为沿图20中切割线M1-N1的剖面图，形成所述阻挡层260后，在阻挡开口261和阻挡开口261暴露出的第一槽221中、以及阻挡层260上形成第一分割结构膜270。
所述第一分割结构膜270还位于侧墙膜250上。
所述第一分割结构膜270的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
形成所述第一分割结构膜270的工艺为沉积工艺。
所述第一分割结构膜270的整个表面高于阻挡层260的顶部表面。
请参考图22，图22为在图21基础上的示意图，去除所述第二区A2第一掩膜层220顶部表面的第一分割结构膜270，在第一槽221中形成所述第一分割结构271，所述第一分割结构271在第二方向Y上分割第一槽221。
本实施例中，第一分割结构271的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3，掩膜侧墙251的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。本实施例中，掩膜侧墙251的材料和第一分割结构271的材料不同。
由于阻挡开口261和第一槽221的重叠区域用于定义出第一分割结构271的位置，因此第一分割结构271在第一方向X上的尺寸较小。由于阻挡开口261在第二方向Y上的宽度用于定义出第一分割结构271在第二方向Y上的尺寸，因此当阻挡开口261在第二方向Y上的宽度较小时，第一分割结构271在第二方向Y上的尺寸也较小。
本实施例中，第一分割结构271不会延伸至第二区A2，因此第一分割结构271不会对后续第二槽切断的位置有影响。
本实施例中，所述第一分割结构271在第一方向X上的尺寸为10纳米～60纳米，所述第一分割结构271在第二方向Y上的尺寸为10纳米～40纳米。
请参考图23和图24，图24为在图22基础上的示意图，且图24为沿图23中切割线M1-N1的剖面图，形成所述第一分割结构271后，回刻蚀所述侧墙膜250直至暴露出第一掩膜层220的顶部表面，形成掩膜侧墙251。
所述掩膜侧墙251位于第一槽221的侧壁。
在本实施例中，形成所述掩膜侧墙251时，还包括：在分割槽280内形成第二分割结构240，所述第二分割结构240在第二方向Y上分割后续第二槽。
本实施例中，第一分割结构271在第一方向X两侧的侧壁具有掩膜侧墙251，第一分割结构271在第二方向Y两侧的侧壁没有掩膜侧墙251，这样使得第一槽221在第二方向Y上仅被第一分割结构271切割，第一分割结构271在第二方向Y上两侧的第一槽221之间的距离就是第一分割结构271在第二方向Y上的尺寸，第一分割结构271在第二方向Y上两侧的第一槽221之间的距离较小。
本实施例中，由于形成掩膜侧墙251之前，形成第一分割结构271，因此第一分割结构271的底部还具有掩膜侧墙251的材料。
本实施例中，形成掩膜侧墙251之前，形成第一分割结构271的好处在于：回刻蚀所述第一分割结构膜270和阻挡层260，停止在第一掩膜层220顶部表面的侧墙膜250表面，回刻蚀所述第一分割结构膜270和阻挡层260的步骤无需停止在第一掩膜层220的顶部表面，这样对第一掩膜层220的顶部表面的刻蚀损伤较小；且回刻蚀所述第一分割结构膜270和阻挡层260的工艺容易停止在侧墙膜250上，而第一掩膜层220的材料为非晶硅时，非晶硅中的化学键较弱，因此回刻蚀所述第一分割结构膜270和阻挡层260的工艺不容易停止在第一掩膜层220上，因此使得回刻蚀所述第一分割结构膜270和阻挡层260的终点能够得到精确的控制；第一分割结构271在第二方向两侧的侧壁没有掩膜侧墙251，这样使得第一槽221在第二方向上仅被第一分割结构271切割，第一分割结构271在第二方向上两侧的第一槽221之间的距离较小。
在其他实施例中，在形成所述掩膜侧墙后，形成所述第一分割结构，在这种情况下，掩膜侧墙位于第一槽的侧壁，且第一分割结构的底部没有掩膜侧墙的材料，第一分割结构在第二方向上的两侧侧壁表面也没有掩膜侧墙，第一分割结构和掩膜侧墙的材料相同或不同。
在其他实施例中，在形成所述第一分割结构之后，形成所述掩膜侧墙，在这种情况下，掩膜侧墙位于第一槽的侧壁，第一分割结构在第二方向上的两侧侧壁表面还具有掩膜侧墙，第一分割结构在第一方向上的两侧侧壁表面没有掩膜侧墙，掩膜侧墙在第二方向上也被第一分割结构切断，第一分割结构的底部没有掩膜侧墙的材料，第一分割结构和掩膜侧墙的材料相同或不同。
请参考图25和图26，图25为在图23基础上的示意图，图26为在图24基础上的示意图，且图26为沿图25中切割线M1-N1的剖面图，在第一槽221中和第一槽221上、以及第一掩膜层220、掩膜侧墙251、第一分割结构271和第二分割结构240上形成第三平坦层280；在第三平坦层280上形成第三底部抗反射层290；在第三底部抗反射层290上形成图形化的第三光刻胶层281，所述第三光刻胶层281内具有第三光刻开口282，所述第三光刻开口282暴露出第二区A2第三底部抗反射层290。
本实施例中，第三光刻开口282还在第一方向X上延伸至掩膜侧墙251上，这样使得第三光刻开口282在第一方向X上的尺寸较大，那么后续第二槽还可以延伸至部分第一区A1中，使得第二槽部分区域在第一方向X上的宽度增大。
在其他实施例中，第三光刻开口在第一方向上不延伸至掩膜侧墙上。
所述第三光刻开口282用于定义后续第二槽的位置和尺寸。
请参考图27和图28，图27为在图25基础上的示意图，图27为在图26基础上的示意图，且图28为沿图27中切割线M1-N1的剖面图，以所述第三光刻胶层281为掩膜，刻蚀所述第三光刻开口282底部的第三底部抗反射层290和第三平坦层280，直至暴露出第一掩膜层220。
以所述第三光刻胶层281为掩膜，刻蚀所述第三光刻开口282底部的第三底部抗反射层290和第三平坦层280工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
以所述第三光刻胶层281为掩膜，刻蚀所述第三光刻开口282底部的第三底部抗反射层290和第三平坦层280，暴露出第二槽区的第一掩膜层220，有利于后续去除第二槽区的第一掩膜层220，在所述第二区A2的第一掩膜层220内形成第二槽。
以所述第三光刻胶层281为掩膜，刻蚀所述第三光刻开口282底部的第三底部抗反射层290和第三平坦层280之后，还包括：去除所述第三光刻胶281和第三底部抗反射层290。
去除所述第三光刻胶281和第三底部抗反射层290的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
请参考图29和图30，图29为在图27基础上的示意图，且图30为沿图29中切割线M1-N1的剖面图，去除所述第三光刻胶281和第三底部抗反射层290之后，以所述第三平坦层280为掩膜，去除所述第二槽区的第一掩膜层220，在所述第二区A2内形成第二槽300，所述第二槽300在第二方向Y上被第二分割结构240切断，且所述第二槽300还暴露出掩膜侧墙251。
去除所述第二槽区的第一掩膜层220的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第二槽300在第一方向X上的宽度为10纳米～60纳米。
所述分割掺杂层240将第二槽300在第二方向Y上分割。
所述第二槽300的侧壁暴露出掩膜侧墙251。第一槽221和第二槽300之间被掩膜侧墙251隔开。
请参考图31，图31是在图30的基础上的示意图，形成所述第二槽300之后，去除所述第三平坦层280(见图29)。
去除所述第三平坦层280的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
本实施例中，还包括：刻蚀第一槽221底部的待刻蚀层200，在待刻蚀层200的第一区中形成第一目标槽；刻蚀第二槽300底部的待刻蚀层200，在待刻蚀层的第二区中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
本实施例中，还包括：在刻蚀第一槽底部的待刻蚀层以及第二槽底部的待刻蚀层之前，刻蚀第一槽底部的第二粘附、底层硬掩膜层和第一粘附层，在第一槽底部的底层硬掩膜层中形成第一硬掩膜槽，刻蚀第二槽底部的第二粘附、底层硬掩膜层和第一粘附层，在第二槽底部的底层硬掩膜层中形成第二硬掩膜槽。
在一个实施例中，在刻蚀第一槽底部的第二粘附、底层硬掩膜层和第一粘附层，刻蚀第二槽底部的第二粘附、底层硬掩膜层和第一粘附层之后，且在形成第一导电层和第二导电层之前，去除第一掩膜层和第二粘附层；去除第一掩膜层和第二粘附层后，刻蚀第一硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽，刻蚀第二硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；形成第一目标槽和第二目标槽之后，在第一目标槽和第二目标槽中、以及底层硬掩膜层上形成导电膜；平坦化导电膜直至暴露出底层硬掩膜层的顶部表面，在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层；之后，去除底层硬掩膜层和第一粘附层。
第一导电层和第二导电层的材料为金属，如铜或铝。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；
在所述待刻蚀层的第一区和第二区上形成第一掩膜层；
在第一区的第一掩膜层中形成若干个相互分立的第一槽；
在第一槽中形成第一分割结构，所述第一分割结构在第二方向上分割第一槽，第二方向与第一方向垂直；
所述第一分割结构的形成方法包括：在部分所述第一槽内形成第一分割结构膜，所述第一分割结构膜充满第一槽，且所述第一分割结构膜还在第一方向延伸至第二区；去除所述第二区第一掩膜层顶部表面的第一分割结构膜，在所述第一槽内形成所述第一分割结构；
在所述第二区的第一掩膜层内形成分割槽，所述分割槽与相邻的第一槽连通；
在所述分割槽内形成第二分割结构，所述第二分割结构充满分割槽。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料包括含碳有机聚合物。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割结构的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割结构在第一方向上的尺寸为10纳米～60纳米；所述第一分割结构在第二方向上的尺寸为10纳米～40纳米。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割结构膜的形成方法包括：在第一掩膜层上和第一槽部分区域中形成阻挡层，所述阻挡层中具有位于第一槽部分区域上的阻挡开口，所述阻挡开口和第一槽贯通，且所述阻挡开口还在第一方向延伸至第二区上；在所述阻挡开口和阻挡开口暴露出的第一槽中形成第一分割结构膜，所述第一分割结构膜充满阻挡开口和第一槽；去除所述第二区的第一分割结构膜时，还包括：去除第一区第一掩膜层表面的第一分割结构膜。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，形成所述阻挡层的方法包括：在第一掩膜层上和第一槽中形成第一平坦膜；在第一平坦膜上形成第一底部抗反射层；在第一底部抗反射层上形成图形化的第一光刻胶层，第一光刻胶层中具有第一光刻开口，第一光刻开口位于第一槽部分区域上，第一光刻开口还在第一方向延伸至第二区上；以第一光刻胶层为掩膜，刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜，使第一平坦膜形成所述阻挡层；刻蚀去除第一光刻开口底部的第一底部抗反射层和第一平坦膜后，去除第一光刻胶层和第一底部抗反射层。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一分割结构之后，形成所述分割槽。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一分割结构之前，形成所述分割槽。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二分割结构在第一方向上的尺寸为10纳米～60纳米；所述第二分割结构在第二方向上的尺寸为10纳米～40纳米。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述分割槽的形成方法包括：在第一掩膜层上、第一槽中和第一槽上形成第二平坦层；在第二平坦层上形成第二底部抗反射层；在第二底部抗反射层上形成图形化的第二光刻胶层，第二光刻胶层中具有第二光刻开口，第二光刻开口位于第一槽沿第一方向侧部的第二区上，第二光刻开口还延伸至第一槽的部分区域上；以第二光刻胶层为掩膜，刻蚀第二光刻开口底部的第二底部抗反射层、第二平坦层和第一掩膜层，直至暴露出待刻蚀层，在所述第一掩膜层内形成所述分割槽；形成所述分割槽之后，去除所述第二光刻胶、第二底部抗反射层和第二平坦层。
11.如权利要求5所述的半导体器件的形成方法，其特征在于，所述第二区包括第二槽区，第二槽区与第一区邻接；形成所述阻挡层之前，所述半导体器件的形成方法还包括：在所述第一槽和分割槽内形成侧墙膜，所述侧墙膜充满分割槽；形成所述第一分割结构之后，所述形成方法还包括：去除所述第一槽底部和第一掩膜层表面的侧墙膜，在所述第一槽的侧壁形成掩膜侧墙，在所述分割槽内形成第二分割结构；形成所述第二分割结构之后，去除第二分割结构两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，第二槽分别位于第二分割结构在第二方向上的两侧，第二槽的侧壁暴露出掩膜侧墙。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述侧墙膜的材料包括：SiO2、SiN、TiO2、TiN、AlN或Al2O3。
13.如权利要求11所述的半导体器件的形成方法，其特征在于，所述第二槽的形成方法包括：在第一槽中和第一槽上、以及第一掩膜层、掩膜侧墙、第一分割结构和第二分割结构上形成第三平坦层；在第三平坦层上形成第三底部抗反射层；在第三底部抗反射层上形成图形化的第三光刻胶层，所述第三光刻胶层内具有第三光刻开口，所述第三光刻开口暴露出第二槽区第三底部抗反射层；以所述第三光刻胶层为掩膜，刻蚀所述第三光刻开口底部的第三底部抗反射层、第三平坦层和第一掩膜层，在所述第二区的第一掩膜层内形成所述第二槽。
14.如权利要求11所述的半导体器件的形成方法，其特征在于，还包括：刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
15.一种采用权利要求1至14中任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910155856.9A CN111640668B (zh) | 2019-03-01 | 2019-03-01 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910155856.9A CN111640668B (zh) | 2019-03-01 | 2019-03-01 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111640668A true CN111640668A (zh) | 2020-09-08 |
| CN111640668B CN111640668B (zh) | 2023-07-14 |
Family
ID=72332347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910155856.9A Active CN111640668B (zh) | 2019-03-01 | 2019-03-01 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640668B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160293478A1 (en) * | 2015-04-06 | 2016-10-06 | Globalfoundries Inc. | Self-aligned double patterning process for metal routing |
| CN106952863A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107359111A (zh) * | 2016-05-10 | 2017-11-17 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
| WO2019000416A1 (zh) * | 2017-06-30 | 2019-01-03 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制备方法 |
-
2019
- 2019-03-01 CN CN201910155856.9A patent/CN111640668B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160293478A1 (en) * | 2015-04-06 | 2016-10-06 | Globalfoundries Inc. | Self-aligned double patterning process for metal routing |
| CN106952863A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107359111A (zh) * | 2016-05-10 | 2017-11-17 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
| WO2019000416A1 (zh) * | 2017-06-30 | 2019-01-03 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111640668B (zh) | 2023-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9831117B2 (en) | Self-aligned double spacer patterning process | |
| CN111640656B (zh) | 半导体器件及其形成方法 | |
| CN111834203B (zh) | 半导体器件及其形成方法 | |
| US20090117742A1 (en) | Method for fabricating fine pattern in semiconductor device | |
| CN111640658B (zh) | 半导体器件及其形成方法 | |
| US20200343100A1 (en) | Semiconductor device and fabrication method thereof | |
| CN111640659B (zh) | 半导体器件及其形成方法 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| CN111640655B (zh) | 半导体器件及其形成方法 | |
| CN112864094A (zh) | 半导体结构及其形成方法 | |
| CN111640666B (zh) | 半导体器件及其形成方法 | |
| CN111640657B (zh) | 半导体器件及其形成方法 | |
| CN111640664B (zh) | 半导体器件及其形成方法 | |
| CN111834212B (zh) | 半导体器件及其形成方法 | |
| CN112951718B (zh) | 半导体结构及其形成方法 | |
| CN111986989B (zh) | 半导体结构及其形成方法 | |
| CN111640668B (zh) | 半导体器件及其形成方法 | |
| CN111640660B (zh) | 半导体器件及其形成方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN111640667B (zh) | 半导体器件及其形成方法 | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| CN113363142A (zh) | 半导体器件的形成方法 | |
| CN111952154A (zh) | 图形化方法及其形成的半导体器件 | |
| CN111668091B (zh) | 半导体器件及其形成方法 | |
| CN111640665A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |