CN111834212B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111834212B
CN111834212B CN201910330057.0A CN201910330057A CN111834212B CN 111834212 B CN111834212 B CN 111834212B CN 201910330057 A CN201910330057 A CN 201910330057A CN 111834212 B CN111834212 B CN 111834212B
Authority
CN
China
Prior art keywords
layer
groove
forming
dividing
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910330057.0A
Other languages
English (en)
Other versions
CN111834212A (zh
Inventor
金吉松
吴艳华
庞军玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910330057.0A priority Critical patent/CN111834212B/zh
Priority to US16/856,177 priority patent/US11355351B2/en
Publication of CN111834212A publication Critical patent/CN111834212A/zh
Application granted granted Critical
Publication of CN111834212B publication Critical patent/CN111834212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一种半导体器件及其形成方法，方法包括：在第一掩膜层中形成第一槽和第二槽；在第一掩膜层上、第一槽的部分区域中以及第二槽的部分区域中形成阻挡层，阻挡层中具有位于第一槽部分区域上的第一阻挡开口和位于第二槽部分区域上的第二阻挡开口，第一阻挡开口和第二阻挡开口分立，第一阻挡开口和第一槽贯通，第二阻挡开口和第二槽贯通，第二阻挡开口在第一方向上的尺寸大于第一阻挡开口在第一方向上的尺寸；在第一阻挡开口中形成第一分割层，第一分割层在第一方向分割第一槽，在形成第一分割层的过程中，在第二阻挡开口沿第一方向的两侧侧壁形成第二分割层，第二分割层在第一方向分割第二槽；之后去除所述阻挡层。所述方法简化了工艺，降低了成本。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
然而，现有的半导体器件的工艺复杂，且成本较高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以简化工艺，降低成本。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀层；在待刻蚀层上形成第一掩膜层；在第一掩膜层中形成第一槽和第二槽，第一槽和第二槽均沿第一方向延伸；在第一掩膜层上、第一槽的部分区域中以及第二槽的部分区域中形成阻挡层，阻挡层中具有位于第一槽部分区域上的第一阻挡开口和位于第二槽部分区域上的第二阻挡开口，第一阻挡开口和第二阻挡开口分立，第一阻挡开口和第一槽贯通，第二阻挡开口和第二槽贯通，第二阻挡开口在第一方向上的尺寸大于第一阻挡开口在第一方向上的尺寸；在第一阻挡开口中形成第一分割层，第一分割层在第一方向分割第一槽，在形成第一分割层的过程中，在第二阻挡开口沿第一方向的两侧侧壁形成第二分割层，第二分割层在第一方向上分割第二槽；形成第一分割层和第二分割层后，去除所述阻挡层。
可选的，所述第一掩膜层的材料包括非晶硅、氮化硅或氧化硅，所述阻挡层的材料包括含碳有机聚合物。
可选的，所述第一阻挡开口还在第二方向延伸至第一槽两侧的第一掩膜层上，所述第二阻挡开口还在第二方向延伸至第二槽两侧的第一掩膜层上，第二方向垂直于第一方向。
可选的，形成所述第一分割层和第二分割层的方法包括：在所述第一阻挡开口中、第二阻挡开口的侧壁和底部、以及阻挡层上形成分割膜；回刻蚀所述分割膜，以去除阻挡层的顶部表面分割膜、第一阻挡开口底部第一掩膜层上的分割膜、位于第二阻挡开口底部第一掩膜层上的分割膜以及第二槽底部的分割膜，形成所述第一分割层和第二分割层。
可选的，回刻蚀所述分割膜的工艺还去除了第一槽在第二方向侧壁的分割膜、以及去除了第二槽在第二方向侧壁的分割膜。
可选的，位于第一掩膜层上阻挡层的厚度大于第一掩膜层的厚度。
可选的，所述第一分割层在第一方向上的尺寸为10纳米～40纳米；第二分割层在第一方向上的尺寸为10纳米～40纳米。
可选的，一个第一槽和一个第二槽构成一个第一槽组，第一槽组的数量为若干个，对于同一个第一槽组中，第一槽和第二槽在第一方向上相互贯通。
可选的，在每个第一槽中第一分割层的数量为一个，在第一方向上相邻的第一分割层与第二分割层之间的间距大于在第一方向上相邻的第二分割层之间的间距。
可选的，在每个第一槽中第一分割层的数量为多个；在每个第二槽中第二分割层的数量为多个；在第一方向上相邻的第一分割层之间的间距，大于在第一方向上相邻的第二分割层之间的间距，且第一方向上相邻的第一分割层与第二分割层之间的间距大于在第一方向上相邻的第二分割层之间的间距。
可选的，第一槽和第二槽相互分立。
可选的，在每个第一槽中第一分割层的数量为一个或多个；当在每个第一槽中第一分割层的数量为多个时，在第一方向上相邻的第一分割层之间的间距，大于在第一方向上相邻的第二分割层之间的间距。
可选的，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第二方向相间排布，相邻的第一区和第二区邻接，第二方向垂直于第一方向；第一槽和第二槽均位于第一区上；所述半导体器件的形成方法还包括：在第一槽的侧壁和第二槽的侧壁形成掩膜侧墙；形成所述掩膜侧墙后且在去除所述阻挡层后，在第二区的第一掩膜层中形成第三槽，第三槽的侧壁暴露出掩膜侧墙。
可选的，在形成所述掩膜侧墙后，形成所述阻挡层；或者，去除所述阻挡层后，形成所述掩膜侧墙；或者，在形成所述掩膜侧墙的过程中，形成所述第一分割层和第二分割层。
可选的，还包括：刻蚀第一槽和第二槽底部的待刻蚀层，在待刻蚀层中形成第一类目标槽；刻蚀第三槽底部的待刻蚀层，在待刻蚀层中形成第二类目标槽；在第一类目标槽中形成第一导电层；在第二类目标槽中形成第二导电层。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，在第一阻挡开口中形成第一分割层的过程中形成第二分割层，第二分割层位于第二阻挡开口在第一方向上的两侧侧壁，第一分割层在第一方向分割第一槽，第二分割层在第一方向切割第二槽，这样使得第二分割层在第一方向上的密度大于第一分割层在第一方向上的密度，这样形成不同密度排布的切割层，满足工艺的需求。阻挡层中的第一阻挡开口和第一槽的重叠区域用于定于出第一分割层的位置，由于第一分割层在第一方向上的密度较小，因此第一阻挡开口在第一方向上的密度较小，第一阻挡开口的光刻工艺难度较小。由于第二阻挡开口在第一方向上的尺寸大于第一阻挡开口在第一方向上的尺寸，因此第二阻挡开口的光刻工艺的难度也较小。第一阻挡开口和第二阻挡开口可在同一道光刻工艺中形成，减少了光罩次数，且在形成第一分割层的过程中形成第二分割层，因此简化了工艺，降低了成本。
附图说明
图1至图24是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有半导体器件的形成工艺复杂，且成本较高。
一种半导体器件的形成方法，包括：提供待刻蚀层；在待刻蚀层上形成掩膜层；在掩膜层中形成第一槽和第二槽，第一槽和第二槽均沿第一方向延伸；在第一槽中形成第一分割层，第一分割层在第一方向分割第一槽；在第二槽中形成第二分割层，第二分割层在第一方向上分割第二槽，第二分割层在第一方向上的密度大于第一分割层在第一方向上的密度。
第二分割层在第一方向上的密度大于第一分割层在第一方向上的密度，这样形成了不同密度排布的切割层，满足工艺的需求。
随着半导体器件特征尺寸的不断减小，第二分割层在第一方向上的尺寸以及相邻第二分割层之间的间距均不断减小，由于第二分割层在第一方向上的密度较大，因此在第一方向上相邻的第二分割层不能在同一道工艺中形成，因此需要在不同的工艺步骤中分别形成第二分割层，即先形成部分数量的第二分割层，之后形成剩余数量的第二分割层。相应的，第一分割层和第二分割层形成完成需要多道工艺制程，这样增加了工艺的复杂度，增加了工艺成本。
在此基础上，本发明提供一种半导体器件的形成方法，包括：在第一掩膜层中形成第一槽和第二槽，第一槽和第二槽均沿第一方向延伸；在第一掩膜层上、第一槽的部分区域中以及第二槽的部分区域中形成阻挡层，阻挡层中具有位于第一槽部分区域上的第一阻挡开口和位于第二槽部分区域上的第二阻挡开口，第一阻挡开口和第二阻挡开口分立，第一阻挡开口和第一槽贯通，第二阻挡开口和第二槽贯通，第二阻挡开口在第一方向上的尺寸大于第一阻挡开口在第一方向上的尺寸；在第一阻挡开口中形成第一分割层，第一分割层在第一方向分割第一槽，在形成第一分割层的过程中，在第二阻挡开口沿第一方向的两侧侧壁形成第二分割层，第二分割层在第一方向上分割第二槽；形成第一分割层和第二分割层后，去除所述阻挡层。所述方法简化了工艺，降低了成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图24是本发明一实施例中半导体器件形成过程的结构示意图。
参考图1，提供待刻蚀层100。
所述待刻蚀层100的材料包括氧化硅或低K介质层(K小于等于3.9)。
所述待刻蚀层100包括若干分立的第一区A1和若干分立的第二区A2，第一区A1和第二区A2沿第二方向X相间排布，相邻的第一区A1和第二区A2邻接。
若干第一区A1沿第二方向X排布，若干第二区A2沿第二方向X排布。
第一区A1和第二区A2沿第二方向X相间排布指的是：相邻的第一区A1之间仅具有一个第二区，相邻的第二区之间仅具有一个第一区。
在其他实施例中，第一区和第二区的数量相等。
结合参考图2和图3，图2为在图1基础上的示意图，图3为沿图2中切割线M-N的剖面图，在待刻蚀层100上形成第一掩膜层110。
在待刻蚀层100的第一区A1和第二区A2上形成第一掩膜层110。
第一掩膜层110的材料包括非晶硅、氮化硅或氧化硅。
本实施例中，还包括：在形成第一掩膜层110之前，在所述待刻蚀层100上形成第一粘附层(未图示)；在第一粘附层上形成底层硬掩膜层120；在底层硬掩膜层120上形成第二粘附层；在第二粘附层上形成第一掩膜层110。
所述底层硬掩膜层120的材料包括氮化钛。
所述第一粘附层的材料包括SiOC。所述第二粘附层的材料包括SiOC。
所述第一粘附层用于提高底层硬掩膜层120和待刻蚀层100之间的粘附性，使底层硬掩膜层120和待刻蚀层100之间的结合更加牢固。所述第二粘附层用于提高第一掩膜层110和底层硬掩膜层120之间的粘附性，使第一掩膜层110和底层硬掩膜层120之间的结合更加牢固。
所述底层硬掩膜层120的作用包括：底层硬掩膜层120作为刻蚀停止层；所述底层硬掩膜层120作为后续平坦化导电膜的停止层；所述底层硬掩膜层120为材料为硬掩膜材料，因此后续刻蚀形成第一目标槽和第二目标槽时，底层硬掩膜层120的刻蚀损耗较小，底层硬掩膜层120中图形传递到待刻蚀层100中的过程中，图形传递的稳定性较高。
本实施例中，底层硬掩膜层120和第一掩膜层110的材料互不相同。
在其他实施例中，可以不形成底层硬掩膜层、第一粘附层和第二粘附层。
结合参考图4和图5，图4为在图2基础上的示意图，图5为在图3基础上的示意图，图5为沿图4中切割线M-N的剖面图，在第一掩膜层110中形成第一槽131和第二槽132，第一槽131和第二槽132均沿第一方向Y延伸。
第一槽131和第二槽132均位于第一区A1上。
第二方向X垂直于第一方向Y。
本实施例中，以第一槽131和第二槽132相互分立作为示例，第一槽131和第二槽132分别位于不同的第一区A1上。在一个具体的实施例中，对于相邻的第一区A1，第一槽131位于一个第一区A1上，第二槽132位于另一个第一区A1上。
在其他实施例中，一个第一槽和一个第二槽构成一个第一槽组，在第一区的第一掩膜层中形成若干个第一槽组，对于同一个第一槽组中，第一槽和第二槽在第一方向Y上相互贯通。
形成第一槽131和第二槽132的工艺包括干刻工艺，如各向异性干刻工艺。
第一槽131和第二槽132在同一道刻蚀工艺中形成。
第一槽131在第二方向X上的宽度为10纳米～60纳米。第二槽132在第二方向X上的宽度为10纳米～60纳米。
本实施例中，还包括：在第一槽131的侧壁和第二槽132的侧壁形成掩膜侧墙；在第一掩膜层110上、第一槽131的部分区域中以及第二槽132的部分区域中形成阻挡层，阻挡层中具有位于第一槽131部分区域上的第一阻挡开口和位于第二槽132部分区域上的第二阻挡开口，第一阻挡开口和第二阻挡开口分立，第一阻挡开口和第一槽131贯通，第二阻挡开口和第二槽132贯通，第二阻挡开口在第一方向Y上的尺寸大于第一阻挡开口在第一方向Y上的尺寸；在第一阻挡开口中形成第一分割层，第一分割层在第一方向Y分割第一槽，在形成第一分割层的过程中，在第二阻挡开口沿第一方向Y的两侧侧壁形成第二分割层，第二分割层在第一方向Y上分割第二槽；形成第一分割层和第二分割层后，去除所述阻挡层。
本实施例中，在形成所述掩膜侧墙的过程中，形成所述第一分割层和第二分割层。在其他实施例中，在形成所述掩膜侧墙后，形成所述阻挡层，或者，去除所述阻挡层后，形成所述掩膜侧墙。
结合参考图6、图7、图8和图9，图6为在图4基础上的示意图，图7为沿图6中切割线M1-N1的剖面图，图8为沿图6中切割线M2-N2的剖面图，图9为沿图6中切割线M-N的剖面图，在第一槽131的侧壁和底部、第二槽132的侧壁和底部、以及第一掩膜层110的顶部表面形成侧墙膜150；形成侧墙膜150后，在第一掩膜层110上、第一槽131的部分区域中以及第二槽132的部分区域中形成阻挡层140，阻挡层140中具有位于第一槽131部分区域上的第一阻挡开口141和位于第二槽132部分区域上的第二阻挡开口142，第一阻挡开口141和第二阻挡开口142分立，第一阻挡开口141和第一槽131贯通，第二阻挡开口142和第二槽132贯通，第二阻挡开口142在第一方向Y上的尺寸大于第一阻挡开口141在第一方向Y上的尺寸。
所述侧墙膜150的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。所述侧墙膜150的材料、第一掩膜层110的材料以及后续的阻挡层的材料互不相同。
形成所述侧墙膜150的工艺为沉积工艺，如原子层沉积工艺。
所述侧墙膜150的厚度为10纳米～30纳米，如10纳米、15纳米、20纳米或30纳米。
所述侧墙膜150用于形成掩膜侧墙。
本实施例中，所述阻挡层140位于侧墙膜150上，第一阻挡开口141的底部暴露出侧墙膜150，第二阻挡开口142的底部暴露出侧墙膜150。
所述阻挡层140的材料包括含碳有机聚合物。
所述第一阻挡开口141还在第二方向X延伸至第一槽131两侧的第一掩膜层110上，所述第二阻挡开口142还在第二方向X延伸至第二槽132两侧的第一掩膜层110上，第二方向X垂直于第一方向Y。
第一阻挡开口141在第一方向Y上的尺寸用于定义出后续第一分割层在第一方向Y上的尺寸。由于第一分割层在第一方向Y上的尺寸要求较小，因此第一阻挡开口141在第一方向Y上的宽度较小，具体的，在一个实施例中，第一阻挡开口141在第一方向Y上的宽度为20纳米～60纳米，如20纳米、30纳米、40纳米、50纳米或60纳米。
第一阻挡开口141还在第二方向X延伸至第一槽131两侧的第一掩膜层110上，因此第一阻挡开口141在第二方向X上的尺寸能够做的较大。这样第一阻挡开口141仅在第一方向Y上的尺寸需要限定的较小，而在第二方向X上的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺的难度。在一个实施例中，第一阻挡开口141在第二方向X上的尺寸为：65纳米～1000纳米，如80纳米、90纳米、100纳米、150纳米或200纳米。
第二阻挡开口142还在第二方向X延伸至第二槽132两侧的第一掩膜层110上，第二阻挡开口142在第二方向X上的尺寸能够做的较大。第二阻挡开口142在第一方向Y上的尺寸大于第一阻挡开口141在第一方向Y上的尺寸，第二阻挡开口142在第一方向Y上的尺寸也较大。因此形成第二阻挡开口142的光刻工艺的难度较低。在一个实施例中，第二阻挡开口142在第二方向X上的尺寸为：65纳米～1000纳米，如80纳米、90纳米、100纳米、150纳米或200纳米，第二阻挡开口142在第一方向Y上的尺寸为30纳米～200纳米。
接着，在第一阻挡开口141中形成第一分割层，第一分割层在第一方向Y分割第一槽131，在形成第一分割层的过程中，在第二阻挡开口142沿第一方向Y的两侧侧壁形成第二分割层，第二分割层在第一方向Y上分割第二槽132。
形成所述第一分割层和第二分割层的方法包括：在所述第一阻挡开口141中、第二阻挡开口142的侧壁和底部、以及阻挡层140上形成分割膜；回刻蚀所述分割膜，以去除阻挡层140的顶部表面分割膜、第一阻挡开口141底部第一掩膜层110上的分割膜、位于第二阻挡开口142底部第一掩膜层110上的分割膜以及第二槽底部的分割膜，形成第一分割层和第二分割层。
结合参考图10、图11、图12和图13，图10为在图6基础上的示意图，图11为沿图10中切割线M1-N1的剖面图，图12为沿图10中切割线M2-N2的剖面图，图13为沿图10中切割线M-N的剖面图，图11为在图7基础上的示意图，图12为在图8基础上的示意图，图13为在图9基础上的示意图，在所述第一阻挡开口141中、第二阻挡开口142的侧壁和底部、以及阻挡层140上形成分割膜160。
所述分割膜160填充满第一阻挡开口141。所述分割膜160位于第二阻挡开口142的侧壁和底部，分割膜160的厚度的2倍小于第二阻挡开口142在第一方向上的尺寸。
本实施例中，所述分割膜160还位于侧墙膜150上。
形成所述分割膜160的工艺为沉积工艺。
所述分割膜160的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
所述分割膜160的材料、侧墙膜150的材料与阻挡层的材料互不相同。
结合参考图14、图15、图16和图17，图14为在图10基础上的示意图，图15为沿图14中切割线M1-N1的剖面图，图16为沿图14中切割线M2-N2的剖面图，图17为沿图14中切割线M-N的剖面图，图15为在图11基础上的示意图，图16为在图12基础上的示意图，图17为在图13基础上的示意图，回刻蚀所述分割膜160，以去除阻挡层140的顶部表面分割膜160、第一阻挡开口141底部第一掩膜层110上的分割膜160、位于第二阻挡开口142底部第一掩膜层110上的分割膜160以及第二槽底部的分割膜，形成第一分割层161和第二分割层162。
第一分割层161位于第一阻挡开口141中，第一分割层161在第一方向Y分割第一槽131，第二分割层162位于第二阻挡开口142沿第一方向Y的两侧侧壁，第二分割层162在第一方向Y上分割第二槽132。
本实施例中，位于第一掩膜层110上阻挡层140的厚度大于第一掩膜层110的厚度，回刻蚀所述分割膜160的工艺去除了第一槽131在第二方向X侧壁的分割膜160、以及去除了第二槽132在第二方向X侧壁的分割膜160，这样的好处包括：使得后续第二子目标槽在第二方向X上的尺寸增大，增大第二子导电层在第二方向X上的尺寸。所述阻挡层140的厚度指的是阻挡层140在垂直于待刻蚀层表面方向上的尺寸，所述第一掩膜层110的厚度指的是第一掩膜层110在垂直于待刻蚀层表面方向上的尺寸。
在其他实施例中，回刻蚀所述分割膜160的工艺会保留第一槽131在第二方向X侧壁的分割膜160，且保留第二槽132在第二方向X侧壁的分割膜160。
本实施例中，在回刻蚀所述分割膜160的过程中，对侧墙膜的刻蚀损耗较小，侧墙膜能够保护侧墙膜底部的材料层，一方面，侧墙膜能保护第一槽在第二方向两侧的第一掩膜层以及第二槽在第二方向两侧的第一掩膜层，避免回刻蚀所述分割膜160的工艺刻蚀损耗第一掩膜层，另一方面，侧墙膜能够第一槽底部的材料层和第二槽底部的材料层，避免回刻蚀所述分割膜160的工艺刻蚀损耗第一槽底部的材料层和第二槽底部的材料层；其次，侧墙膜作为回刻蚀所述分割膜160的停止层，这样回刻蚀所述分割膜160的工艺需要考虑对分割膜160和侧墙膜有较大的刻蚀选择比，但是无需要求分割膜160和第一掩膜层有较大的刻蚀选择比，这样回刻蚀所述分割膜160的工艺的难度降低。
本实施例中，第一槽131和第二槽132相互分立，在每个第一槽131中第一分割层161的数量为一个或多个；当在每个第一槽131中第一分割层161的数量为多个时，在第一方向Y上相邻的第一分割层161之间的间距，大于在第一方向Y上相邻的第二分割层162之间的间距，这样，第二分割层162在第一方向Y上的密度大于第一分割层161在第一方向Y上的密度，满足工艺的需求。
当第一槽和第二槽在第一方向Y上相互贯通时，在一个实施例中，在每个第一槽中第一分割层的数量为一个，在第一方向上相邻的第一分割层与第二分割层之间的间距大于在第一方向上相邻的第二分割层之间的间距，在另一个实施例中，在每个第一槽中第一分割层的数量为多个，在每个第二槽中第二分割层的数量为多个，在第一方向上相邻的第一分割层之间的间距，大于在第一方向上相邻的第二分割层之间的间距，且第一方向上相邻的第一分割层与第二分割层之间的间距大于在第一方向上相邻的第二分割层之间的间距。
由于第一阻挡开口141和第一槽131的重叠区域用于定义出第一分割层161的位置，因此第一分割层161在第二方向X上的尺寸较小。由于第一阻挡开口141在第一方向上的宽度用于定义出第一分割层161在第一方向上的尺寸，因此当第一阻挡开口141在第一方向上的宽度较小时，第一分割层161在第一方向上的尺寸也较小。
本实施例中，第一分割层161不会延伸至第二区A2。
由于第二分割层162位于第二阻挡开口142沿第一方向Y的两侧侧壁，所述第二分割层162在第一方向上的尺寸由分割膜的厚度定义，当分割膜的厚度较小时，第二分割层162在第一方向上的尺寸较小。
本实施例中，所述第一分割层161在第一方向Y上的尺寸为10纳米～40纳米；第二分割层162在第一方向Y上的尺寸为10纳米～40纳米。
结合参考图18、图19和图20，图18为在图14基础上的示意图，图19为沿图18中切割线M1-N1的剖面图，图20为沿图18中切割线M2-N2的剖面图，图19为在图15基础上的示意图，图20为在图16基础上的示意图，形成第一分割层161和第二分割层162后，去除所述阻挡层140。
去除阻挡层140的工艺为干刻工艺或湿刻工艺。
结合参考图21、图22和图23，图21为在图18基础上的示意图，图22为沿图21中切割线M1-N1的剖面图，图23为沿图21中切割线M2-N2的剖面图，图22为在图19基础上的示意图，图23为在图20基础上的示意图，回刻蚀所述侧墙膜150直至暴露出第一掩膜层110的顶部表面，形成掩膜侧墙151。
回刻蚀所述侧墙膜150还去除了第一槽底部的侧墙膜150和第二槽底部的侧墙膜150。
本实施例中，第一分割层161在第一方向Y两侧的侧壁没有掩膜侧墙151，这样使得第一分割层161在第一方向Y两侧的第一槽131之间的距离就是第一分割层161在第一方向Y的尺寸，第一分割层161在第一方向Y上两侧的第一槽221之间的距离较小；第二分割层162在第一方向Y两侧的侧壁没有掩膜侧墙151，这样使得第二分割层162在第一方向Y两侧的第二槽132之间的距离就是第二分割层162在第一方向Y的尺寸，第二分割层162在第一方向Y上两侧的第二槽132之间的距离较小。
本实施例中，由于在形成掩膜侧墙151的过程中，形成第一分割层161和第二分割层162，因此第一分割层161的底部还具有掩膜侧墙151的材料，第二分割层162的底部还具有掩膜侧墙151的材料，第一分割层161在第二方向上的两侧侧壁还具有掩膜侧墙151，第二分割层162在第二方向上的两侧侧壁还具有掩膜侧墙151。
本实施例中，第一分割层161的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3，第二分割层162的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3，掩膜侧墙151的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。本实施例中，掩膜侧墙151的材料和第一分割层161的材料不同，掩膜侧墙151的材料和第二分割层162的材料不同，第一分割层161的材料和第二分割层162的材料相同。
在其他实施例中，在形成所述掩膜侧墙后，形成阻挡层，在这种情况下，掩膜侧墙位于第一槽的侧壁和第二槽的侧壁，且第一分割层的底部和第二分割层的底部均没有掩膜侧墙的材料，第一分割层在第一方向上的两侧侧壁也没有掩膜侧墙，第二分割层在第一方向上的两侧侧壁也没有掩膜侧墙，第一分割层在第二方向上的两侧侧壁具有掩膜侧墙，第二分割层在第二方向上的两侧侧壁具有掩膜侧墙，第一分割层和掩膜侧墙的材料相同或不同，第二分割层和掩膜侧墙的材料相同或不同，第一分割层的材料和第二分割层的材料相同。
在其他实施例中，去除所述阻挡层后，形成所述掩膜侧墙，在这种情况下，掩膜侧墙位于第一槽的侧壁和第二槽的侧壁，第一分割层在第一方向上的两侧侧壁还具有掩膜侧墙，第二分割层在第一方向上的两侧侧壁具有掩膜侧墙，第一分割层的底部和第二分割层的底部没有掩膜侧墙的材料，第一分割层在第二方向上的两侧侧壁没有掩膜侧墙，第二分割层在第二方向上的两侧侧壁没有掩膜侧墙，第一分割层和掩膜侧墙的材料相同或不同，第二分割层和掩膜侧墙的材料相同或不同，第一分割层的材料和第二分割层的材料相同。
参考图24，图24为在图21中基础上的示意图，形成所述掩膜侧墙151后且在去除所述阻挡层140后，在第二区A2的第一掩膜层110中形成第三槽170，第三槽170的侧壁暴露出掩膜侧墙151。
本实施例中，还包括：刻蚀第一槽和第二槽底部的待刻蚀层，在待刻蚀层中形成第一类目标槽；刻蚀第三槽底部的待刻蚀层，在待刻蚀层中形成第二类目标槽；在第一类目标槽中形成第一导电层；在第二类目标槽中形成第二导电层。
具体的，第一类目标槽包括第一子目标槽和第二子目标槽，刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一子目标槽，刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二子目标槽。第一导电层包括第一子导电层和第二子导电层，第一子导电层位于第一子目标槽中，第二子导电层位于第二子目标槽中。
本实施例中，在形成第一类目标槽的过程中形成第二类目标槽，简化了工艺。
本实施例中，还包括：刻蚀第一槽和第二槽底部的待刻蚀层、以及第三槽底部的待刻蚀层之前，刻蚀第一槽和第二槽底部的第二粘附层、底层硬掩膜层120和第一粘附层，在第一槽和第二槽底部的底层硬掩膜层120中形成第一硬掩膜槽，刻蚀第三槽底部的第二粘附层、底层硬掩膜层120和第一粘附层，在第三槽底部的底层硬掩膜层120中形成第二硬掩膜槽。
在一个实施例中，在刻蚀第一槽和第二槽底部的第二粘附层、底层硬掩膜层和第一粘附层，刻蚀第三槽底部的第二粘附层、底层硬掩膜层和第一粘附层之后，且在形成第一导电层和第二导电层之前，去除第一掩膜层和第二粘附层；去除第一掩膜层和第二粘附层后，刻蚀第一硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第一类目标槽，刻蚀第二硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第二类目标槽；形成第一类目标槽和第二类目标槽之后，在第一类目标槽和第二类目标槽中、以及底层硬掩膜层上形成导电膜；平坦化导电膜直至暴露出底层硬掩膜层的顶部表面，在第一类目标槽中形成第一导电层，在第二类目标槽中形成第二导电层；之后，去除底层硬掩膜层和第一粘附层。
第一导电层和第二导电层的材料为金属，如铜或铝。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层；
在待刻蚀层上形成第一掩膜层；
在第一掩膜层中形成第一槽和第二槽，第一槽和第二槽均沿第一方向延伸；
在第一掩膜层上、第一槽的部分区域中以及第二槽的部分区域中形成阻挡层，阻挡层中具有位于第一槽部分区域上的第一阻挡开口和位于第二槽部分区域上的第二阻挡开口，第一阻挡开口和第二阻挡开口分立，第一阻挡开口和第一槽贯通，第二阻挡开口和第二槽贯通，第二阻挡开口在第一方向上的尺寸大于第一阻挡开口在第一方向上的尺寸；
在第一阻挡开口中形成第一分割层，第一分割层在第一方向分割第一槽，在形成第一分割层的过程中，在第二阻挡开口沿第一方向的两侧侧壁形成第二分割层，第二分割层在第一方向上分割第二槽；
形成第一分割层和第二分割层后，去除所述阻挡层；
在第一方向上相邻的第一分割层与第二分割层之间的间距大于在第一方向上相邻的第二分割层之间的间距。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的材料包括非晶硅、氮化硅或氧化硅，所述阻挡层的材料包括含碳有机聚合物。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一阻挡开口还在第二方向延伸至第一槽两侧的第一掩膜层上，所述第二阻挡开口还在第二方向延伸至第二槽两侧的第一掩膜层上，第二方向垂直于第一方向。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，形成所述第一分割层和第二分割层的方法包括：在所述第一阻挡开口中、第二阻挡开口的侧壁和底部、以及阻挡层上形成分割膜；回刻蚀所述分割膜，以去除阻挡层的顶部表面分割膜、第一阻挡开口底部第一掩膜层上的分割膜、位于第二阻挡开口底部第一掩膜层上的分割膜以及第二槽底部的分割膜，形成所述第一分割层和第二分割层。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，回刻蚀所述分割膜的工艺还去除了第一槽在第二方向侧壁的分割膜、以及去除了第二槽在第二方向侧壁的分割膜。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，位于第一掩膜层上阻挡层的厚度大于第一掩膜层的厚度。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割层在第一方向上的尺寸为10纳米～40纳米；第二分割层在第一方向上的尺寸为10纳米～40纳米。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，一个第一槽和一个第二槽构成一个第一槽组，第一槽组的数量为若干个，对于同一个第一槽组中，第一槽和第二槽在第一方向上相互贯通。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，在每个第一槽中第一分割层的数量为一个。
10.根据权利要求8所述的半导体器件的形成方法，其特征在于，在每个第一槽中第一分割层的数量为多个；在每个第二槽中第二分割层的数量为多个；在第一方向上相邻的第一分割层之间的间距，大于在第一方向上相邻的第二分割层之间的间距。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，第一槽和第二槽相互分立。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，在每个第一槽中第一分割层的数量为一个或多个；当在每个第一槽中第一分割层的数量为多个时，在第一方向上相邻的第一分割层之间的间距，大于在第一方向上相邻的第二分割层之间的间距。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第二方向相间排布，相邻的第一区和第二区邻接，第二方向垂直于第一方向；第一槽和第二槽均位于第一区上；所述半导体器件的形成方法还包括：在第一槽的侧壁和第二槽的侧壁形成掩膜侧墙；形成所述掩膜侧墙后且在去除所述阻挡层后，在第二区的第一掩膜层中形成第三槽，第三槽的侧壁暴露出掩膜侧墙。
14.权利要求13所述的半导体器件的形成方法，其特征在于，在形成所述掩膜侧墙后，形成所述阻挡层；或者，去除所述阻挡层后，形成所述掩膜侧墙；或者，在形成所述掩膜侧墙的过程中，形成所述第一分割层和第二分割层。
15.根据权利要求13所述的半导体器件的形成方法，其特征在于，还包括：刻蚀第一槽和第二槽底部的待刻蚀层，在待刻蚀层中形成第一类目标槽；刻蚀第三槽底部的待刻蚀层，在待刻蚀层中形成第二类目标槽；在第一类目标槽中形成第一导电层；在第二类目标槽中形成第二导电层。
16.一种根据权利要求1至15任意一项方法形成的半导体器件。
CN201910330057.0A 2019-04-23 2019-04-23 半导体器件及其形成方法 Active CN111834212B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910330057.0A CN111834212B (zh) 2019-04-23 2019-04-23 半导体器件及其形成方法
US16/856,177 US11355351B2 (en) 2019-04-23 2020-04-23 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910330057.0A CN111834212B (zh) 2019-04-23 2019-04-23 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111834212A CN111834212A (zh) 2020-10-27
CN111834212B true CN111834212B (zh) 2023-05-26

Family

ID=72911884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910330057.0A Active CN111834212B (zh) 2019-04-23 2019-04-23 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US11355351B2 (zh)
CN (1) CN111834212B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315872B1 (en) * 2020-12-10 2022-04-26 International Business Machines Corporation Self-aligned top via

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336793A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683191B (zh) * 2011-03-17 2014-08-27 中芯国际集成电路制造(上海)有限公司 形成栅极图案的方法以及半导体装置
JP2013030582A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 半導体装置の製造方法
CN103928334B (zh) * 2013-01-15 2017-06-16 中国科学院微电子研究所 半导体器件及其制造方法
US8969207B2 (en) * 2013-03-13 2015-03-03 Globalfoundries Inc. Methods of forming a masking layer for patterning underlying structures
US9153478B2 (en) * 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
CN104347371B (zh) * 2013-07-24 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102403736B1 (ko) * 2015-11-02 2022-05-30 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 제조 방법
CN107516646A (zh) * 2016-06-15 2017-12-26 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9911604B1 (en) * 2017-01-24 2018-03-06 Globalfoundries Inc. Sidewall spacer pattern formation method
CN108573865B (zh) * 2017-03-07 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10566207B2 (en) * 2017-12-27 2020-02-18 Samsung Electronics Co., Ltd. Semiconductor manufacturing methods for patterning line patterns to have reduced length variation
US10790155B2 (en) * 2018-06-27 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
CN111524794B (zh) * 2019-02-02 2023-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111524855B (zh) * 2019-02-02 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111640666B (zh) * 2019-03-01 2023-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640655B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640656B (zh) * 2019-03-01 2023-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640659B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640658B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111696865B (zh) * 2019-03-13 2023-08-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111834203B (zh) * 2019-04-22 2023-01-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111834213A (zh) * 2019-04-23 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR20210041683A (ko) * 2019-10-07 2021-04-16 에스케이하이닉스 주식회사 이중 스페이서를 이용한 패턴 형성 방법
CN113363203A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113363142B (zh) * 2020-03-05 2023-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113782487B (zh) * 2020-06-10 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336793A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US20200343101A1 (en) 2020-10-29
US11355351B2 (en) 2022-06-07
CN111834212A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
CN111640656B (zh) 半导体器件及其形成方法
US9034762B2 (en) Triple patterning method
US20090117742A1 (en) Method for fabricating fine pattern in semiconductor device
CN111640658B (zh) 半导体器件及其形成方法
CN111640655B (zh) 半导体器件及其形成方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
CN111834212B (zh) 半导体器件及其形成方法
CN111640659B (zh) 半导体器件及其形成方法
CN112864094A (zh) 半导体结构及其形成方法
CN111640666B (zh) 半导体器件及其形成方法
CN111640664B (zh) 半导体器件及其形成方法
CN111640665B (zh) 半导体器件及其形成方法
US11183395B2 (en) Semiconductor device and fabrication method thereof
CN111640660B (zh) 半导体器件及其形成方法
CN111640657B (zh) 半导体器件及其形成方法
CN111668091B (zh) 半导体器件及其形成方法
CN113363142A (zh) 半导体器件的形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN111640668B (zh) 半导体器件及其形成方法
CN112951718A (zh) 半导体结构及其形成方法
CN111640667B (zh) 半导体器件及其形成方法
CN111986989B (zh) 半导体结构及其形成方法
CN111952170B (zh) 半导体器件及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN111668156B (zh) 图形化方法及其形成的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant