CN111834213A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111834213A
CN111834213A CN201910330725.XA CN201910330725A CN111834213A CN 111834213 A CN111834213 A CN 111834213A CN 201910330725 A CN201910330725 A CN 201910330725A CN 111834213 A CN111834213 A CN 111834213A
Authority
CN
China
Prior art keywords
layer
forming
groove
division
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910330725.XA
Other languages
English (en)
Inventor
孙林林
苏波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910330725.XA priority Critical patent/CN111834213A/zh
Priority to US16/855,059 priority patent/US11183395B2/en
Publication of CN111834213A publication Critical patent/CN111834213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

一种半导体器件及其形成方法，方法包括：在基底层的第一区上形成分立的芯层；在芯层沿第一方向的两侧侧壁形成分立的侧墙层；在侧墙层沿第一方向侧部的第二区上形成填充层；在填充层中形成第一分割槽，第一分割槽在第二方向上分割所述填充层，且第一分割槽在第一方向上的侧壁暴露出侧墙层；之后在芯层中形成第二分割槽，第二分割槽在第二方向上分割芯层，且第二分割槽在第一方向上的侧壁暴露出侧墙层，对于相邻的第一区和第二区，第一区上的第二分割槽和第二区上的第一分割槽在第二方向之间的距离大于零；在第一分割槽中形成第一分割层的过程中，在第二分割槽中形成第二分割层；之后去除填充层和芯层。所述方法的工艺步骤得到简化。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
然而，现有的图形化工艺较为复杂。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以简化工艺步骤。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底层，所述基底层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在基底层的第一区上形成分立的芯层；在所述芯层沿第一方向的两侧侧壁形成分立的侧墙层；在侧墙层沿第一方向侧部的第二区上形成填充层；在所述填充层中形成第一分割槽，第一分割槽在第二方向上分割所述填充层，第二方向垂直于第一方向，且第一分割槽在第一方向上的侧壁暴露出侧墙层；形成所述填充层之后，在所述芯层中形成第二分割槽，第二分割槽在第二方向上分割所述芯层，且第二分割槽在第一方向上的侧壁暴露出侧墙层，对于相邻的第一区和第二区，第一区上的第二分割槽和第二区上的第一分割槽在第二方向之间的距离大于零；在第一分割槽中形成第一分割层，在形成第一分割层的过程中，在第二分割槽中形成第二分割层；形成第一分割层和第二分割层后，去除填充层和芯层。
可选的，形成所述第一分割槽之后，形成所述第二分割槽；或者，形成所述第二分割槽之后，形成所述第一分割槽。
可选的，还包括：在形成所述第一分割槽之前，在所述芯层、侧墙层和填充层上形成第一阻挡层，第一阻挡层中具有位于部分填充层上的第一阻挡开口，第一阻挡开口还在第一方向延伸至侧墙层和部分芯层上；以第一阻挡层、芯层和侧墙层为掩膜刻蚀去除第一阻挡开口底部的填充层，在所述填充层中形成第一分割槽；形成第一分割槽后，且在形成第一分割层之前，去除第一阻挡层。
可选的，还包括：在形成所述第二分割槽之前，在所述芯层、侧墙层和填充层上形成第二阻挡层，第二阻挡层中具有位于部分芯层上的第二阻挡开口，第二阻挡开口还在第一方向延伸至侧墙层和部分填充层上；以第二阻挡层、侧墙层和填充层为掩膜刻蚀第二阻挡开口底部的芯层，在所述芯层中形成第二分割槽；形成第二分割槽后，且在形成第二分割层之前，去除第二阻挡层。
可选的，形成所述第一分割层和第二分割层的方法包括：在第一分割槽和第二分割槽中、以及芯层、填充层和侧墙层上形成分割膜；平坦化所述分割膜直至暴露出芯层、填充层和侧墙的顶部表面，形成所述第一分割层和第二分割层。
可选的，所述填充层、芯层和侧墙层的材料互不相同。
可选的，所述芯层的材料包括非晶硅、氮化硅或氧化硅；所述侧墙层的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3；所述填充层的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
可选的，所述第一分割层、第二分割层和所述侧墙层的材料相同。
可选的，所述第一分割层和所述第二分割层的材料相同，且所述第一分割层与所述侧墙层的材料不同。
可选的，所述第一分割层在第二方向上的尺寸为20纳米～60纳米；所述第二分割层在第二方向上的尺寸为20纳米～60纳米。
可选的，所述侧墙层的厚度为10纳米～20纳米。
可选的，形成第一分割层和第二分割层后，去除填充层以在基底层的第二区上形成第一槽，去除芯层以在基底层的第一区上形成第二槽，第一分割层在第二方向上分割第一槽，第一槽在第一方向上的侧壁暴露出侧墙层，第二分割层在第二方向上分割第二槽，第二槽在第一方向上的侧壁暴露出侧墙层，第一槽和第二槽之间被侧墙层隔开。
可选的，所述基底层包括待刻蚀层和位于待刻蚀层上的硬掩膜层；所述半导体器件的形成方法还包括：去除所述芯层和填充层后，以所述第一分割层、第二分割层和侧墙层为掩膜刻蚀所述硬掩膜层直至暴露出待刻蚀层的表面，在第一槽底部的硬掩膜层中形成第一中间槽，在第二槽底部的硬掩膜层中形成第二中间槽；形成第一中间槽和第二中间槽后，以所述硬掩膜层为掩膜刻蚀待刻蚀层，在第一中间槽底部的待刻蚀层中形成第一目标槽，在第二中间槽底部的待刻蚀层中形成第二目标槽。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，第一分割槽在第二方向上分割所述填充层，后续去除填充层和芯层后，第一分割槽用于在第二方向上分割第一槽；第二分割槽在第二方向上分割所述芯层，后续去除填充层和芯层后，第二分割层用于在第二方向上分割第二槽。由于在形成第一分割层的过程形成第二分割层，即在同一道工艺制程中形成第一分割层和第二分割层，这样简化了工艺步骤。
附图说明
图1至图24是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
一种半导体器件的形成方法，包括：提供基底层，所述基底层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在基底层的第一区上形成分立的芯层；在所述芯层沿第一方向的两侧侧壁形成分立的侧墙层；在侧墙层沿第一方向侧部的第二区上形成填充层；在所述填充层中形成第一分割槽，第一分割槽在第二方向上分割所述填充层，第二方向垂直于第一方向，且第一分割槽在第一方向上的侧壁暴露出侧墙层；在第一分割槽中形成第一分割层；形成第一分割层后，在所述芯层中形成第二分割槽，第二分割槽在第二方向上分割所述芯层，且第二分割槽在第一方向上的侧壁暴露出侧墙层，对于相邻的第一区和第二区，第一区上的第二分割槽和第二区上的第一分割槽在第二方向之间的距离大于零；在第二分割槽中形成第二分割层；形成第二分割层后，去除填充层和芯层。
上述方法中，第一分割层和第二分割层先后在不同的步骤中形成，因此需要两套工艺制程分别形成第一分割层和第二分割层，具体的，形成第一分割层的工艺过程包括：在第一分割槽中、以及芯层、侧墙层和填充层上形成第一分割膜；平坦化第一分割膜直至暴露出芯层、侧墙层和填充层的顶部表面；具体的，形成第二分割层的工艺过程包括：在第二分割槽中、以及芯层、侧墙层和填充层上形成第二分割膜；平坦化第二分割膜直至暴露出芯层、侧墙层和填充层的顶部表面。
可见，上述过程需要两次沉积和两次平坦化工艺，这样使得第一分割层和第二分割层的形成工艺较为复杂，导致半导体器件的工艺步骤复杂。
在此基础上，本发明提供一种半导体器件的形成方法，包括：在基底层的第一区上形成分立的芯层；在芯层沿第一方向的两侧侧壁形成分立的侧墙层；在侧墙层沿第一方向侧部的第二区上形成填充层；在填充层中形成第一分割槽，第一分割槽在第二方向上分割所述填充层，且第一分割槽在第一方向上的侧壁暴露出侧墙层；之后在芯层中形成第二分割槽，第二分割槽在第二方向上分割芯层，且第二分割槽在第一方向上的侧壁暴露出侧墙层，对于相邻的第一区和第二区，第一区上的第二分割槽和第二区上的第一分割槽在第二方向之间的距离大于零；在第一分割槽中形成第一分割层的过程中，在第二分割槽中形成第二分割层；之后去除填充层和芯层。所述方法的工艺步骤得到简化。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图24是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图1和图2，图2为沿图1中切割线M-N的剖面图，提供基底层100，所述基底层100包括若干分立的第一区A1和若干分立的第二区A2，第一区A1和第二区A2沿第一方向Y相间排布，相邻的第一区A1和第二区A2邻接。
本实施例中，所述基底层100包括待刻蚀层101和位于待刻蚀层101上的硬掩膜层102。
所述待刻蚀层101的材料包括氧化硅或低K介质层(K小于等于3.9)。所述硬掩膜层102的材料包括氮化钛。
本实施例中，还包括：在形成硬掩膜层102之前，在待刻蚀层101表面形成第一刻蚀停止层(未图示)；硬掩膜层102位于第一刻蚀停止层表面；在硬掩膜层102上形成第二刻蚀停止层。
所述第一刻蚀停止层的材料包括氧化硅。所述第二刻蚀停止层的材料包括氧化硅。
所述硬掩膜层102的作用包括：硬掩膜层102作为刻蚀停止层；所述硬掩膜层102作为后续平坦化导电膜的停止层；硬掩膜层102的材料为硬掩膜材料，因此后续刻蚀形成第一目标槽和第二目标槽时，硬掩膜层102的刻蚀损耗较小，硬掩膜层102中图形传递到待刻蚀层101中的过程中，图形传递的稳定性较高。
在其他实施例中，可以不形成硬掩膜层、第一刻蚀停止层和第二刻蚀停止层。
结合参考图3和图4，图3为在图1基础上的示意图，图4为在图2基础上的示意图，图4为沿图3中切割线M-N的剖面图，在基底层100的第一区A1上形成分立的芯层120。
本实施例中，在第二刻蚀停止层上形成分立的芯层120。
本实施例中，芯层120和硬掩膜层102的材料互不相同。
所述芯层120的材料包括非晶硅、氮化硅或氧化硅。本实施例中，以芯层120的材料为非晶硅作为示例。
所述芯层120的延伸方向平行于第二方向X，第二方向X与第一方向Y垂直。
形成所述芯层120的方法包括：在所述基底层100的第一区A1和第二区A2上形成芯膜；去除第二区A2上的芯膜，形成芯层120。
结合参考图5和图6，图5为在图3基础上的示意图，图6为在图4基础上的示意图，图6为沿图5中切割线M-N的剖面图，在所述芯层120沿第一方向Y的两侧侧壁形成分立的侧墙层130。
形成所述侧墙层130的方法包括：在所述芯层120侧部的基底层100表面、以及芯层120的侧壁和顶部表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出基底层100的表面和芯层120的顶部表面，形成侧墙层130。
所述侧墙层130的材料和芯层120的材料不同。本实施例中，以侧墙层130的材料为TiO2为示例进行说明。
所述侧墙层130的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
所述侧墙层130的厚度为10纳米～20纳米。
形成所述侧墙层130的工艺为沉积工艺，如原子层沉积工艺。
本实施例中，采用原子层沉积工艺形成侧墙层130，使得侧墙层130的质量较高，侧墙130的厚度均匀性较高。
结合参考图7和图8，图7为在图5基础上的示意图，图8为在图6基础上的示意图，图8为沿图7中切割线M-N的剖面图，在侧墙层130沿第一方向Y侧部的第二区A2上形成填充层140。
所述填充层140的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。本实施例中，以填充层140的材料为SiO2为示例进行说明。
所述填充层140、芯层120和侧墙层130的材料互不相同。
形成所述填充层140的工艺为沉积工艺，所述填充层140的整个顶部表面齐平于侧墙层130的顶部表面和芯层的顶部表面。
形成所述填充层140的方法包括：在侧墙层130沿第一方向Y侧部的第二区A2上、以及侧墙层130和芯层120上形成填充膜；平坦化所述填充膜直至暴露出侧墙层130的顶部表面和芯层120的顶部表面，形成所述填充层140。
接着，在所述填充层140中形成第一分割槽，第一分割槽在第二方向X上分割所述填充层140，第二方向X垂直于第一方向Y，且第一分割槽在第一方向Y上的侧壁暴露出侧墙层130。
本实施例中，还包括：形成第一分割槽之前，在所述芯层120、侧墙层130和填充层140上形成第一阻挡层，第一阻挡层中具有位于部分填充层140上的第一阻挡开口，第一阻挡开口还在第一方向Y延伸至侧墙层130和部分芯层120上；以第一阻挡层、芯层120和侧墙层130为掩膜刻蚀去除第一阻挡开口底部的填充层140，在填充层140中形成第一分割槽；形成第一分割槽后，且在形成第一分割层之前，去除第一阻挡层。
本实施例中，还包括：在形成所述第二分割槽之前，在所述芯层120、侧墙层130和填充层140上形成第二阻挡层，第二阻挡层中具有位于部分芯层120上的第二阻挡开口，第二阻挡开口还在第一方向Y延伸至侧墙层130和部分填充层140上；以第二阻挡层、侧墙层130和填充层140为掩膜刻蚀第二阻挡开口底部的芯层120，在芯层120中形成第二分割槽；形成第二分割槽后，且在形成第二分割层之前，去除第二阻挡层。
本实施例中，以形成第一分割槽之后，形成第二分割槽为示例进行说明，在其他实施例中，形成第二分割槽之后，形成第一分割槽。
结合参考图9和图10，图9为在图7基础上的示意图，图10为在图8基础上的示意图，图10为沿图9中切割线M-N的剖面图，在所述芯层120、侧墙层130和填充层140上形成第一阻挡层150，第一阻挡层150中具有位于部分填充层140上的第一阻挡开口151，第一阻挡开口151还在第一方向Y延伸至侧墙层130和部分芯层120上。
所述第一阻挡层150的材料包括含碳有机聚合物。
第一阻挡开口151在第二方向X上的宽度用于定义出后续第一分割层在第二方向X上的尺寸，由于第一分割层在第二方向X上的尺寸要求较小，因此第一阻挡开口151在第二方向X上的宽度较小，具体的，在一个实施例中，第一阻挡开口151在第二方向X上的宽度为20纳米～60纳米。
第一阻挡开口151还在第一方向Y延伸至侧墙层130和部分芯层120上，因此第一阻挡开口151在第一方向Y上的尺寸能够做的较大，这样第一阻挡开口151仅在第二方向X上的宽度较小，而在第一方向Y的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺的难度。在一个实施例中，第一阻挡开口151在第一方向Y上的尺寸为65纳米～1000纳米，如80纳米、90纳米、100纳米、150纳米或200纳米。
结合参考图11和图12，图11为在图9基础上的示意图，图12为在图10基础上的示意图，图12为沿图11中切割线M-N的剖面图，以第一阻挡层150、芯层120和侧墙层130为掩膜刻蚀去除第一阻挡开口151底部的填充层140，在填充层140中形成第一分割槽160。
在形成第一分割槽160的过程中，对填充层140的刻蚀速率大于对芯层120的刻蚀速率且大于对侧墙层130的刻蚀速率，在一个实施例中，在形成第一分割槽160的过程中，对填充层140的刻蚀速率与对芯层120的刻蚀速率之比为10:1～30:1，如20:1，在形成第一分割槽160的过程中，对填充层140的刻蚀速率与对侧墙层130的刻蚀速率之比为10:1～30:1，如20:1。
第一分割槽160在第二方向X上分割填充层140，第二方向X垂直于第一方向Y，且第一分割槽160在第一方向Y上的侧壁暴露出侧墙层130。
第一阻挡开口151在第二方向X上的宽度用于定义出第一分割槽160在第二方向X上的宽度，第一分割槽160在第二方向X上的宽度为20纳米～60纳米。
由于填充层140在第一方向Y上的尺寸限定第一分割槽160在第一方向Y上的尺寸，因此第一分割槽160在第一方向Y上的尺寸较小。由于第一阻挡开口151在第二方向X上的宽度用于定义出第一分割槽160在第二方向X上的尺寸，因此当第一阻挡开口151在第二方向X上的宽度较小时，第一分割槽160在第二方向X上的尺寸也较小。
结合参考图13和图14，图13为在图11基础上的示意图，图14为在图12基础上的示意图，图14为沿图13中切割线M-N的剖面图，形成第一分割槽160之后，去除第一阻挡层150。
结合参考图15和图16，图15为在图13基础上的示意图，图16为沿图15中切割线M1-N1的剖面图，形成填充层140之后，在所述芯层120、侧墙层130和填充层140上形成第二阻挡层170，第二阻挡层170中具有位于部分芯层120上的第二阻挡开口171，第二阻挡开口171还在第一方向Y延伸至侧墙层130和部分填充层140上。
所述第二阻挡层170的材料包括含碳有机聚合物。
本实施例中，去除第一阻挡层150后，形成第二阻挡层170，相应的，第二阻挡层170还填充在第一分割槽160中。
第二阻挡开口171在第二方向X上的宽度用于定义出后续第二分割层在第二方向X上的尺寸，由于第二分割层在第二方向X上的尺寸要求较小，因此第二阻挡开口171在第二方向X上的宽度较小，具体的，在一个实施例中，第二阻挡开口171在第二方向X上的宽度为20纳米～60纳米。
第二阻挡开口171还在第一方向Y延伸至侧墙层130和部分填充层140上，因此第二阻挡开口171在第一方向Y上的尺寸能够做的较大，这样第二阻挡开口171仅在第二方向X上的宽度较小，而在第一方向Y的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺的难度。在一个实施例中，第二阻挡开口171在第一方向Y上的尺寸为65纳米～1000纳米，如80纳米、90纳米、100纳米、150纳米或200纳米。
结合参考图17和图18，图17为在图15基础上的示意图，图18为在图16基础上的示意图，图18为沿图17中切割线M1-N1的剖面图，以第二阻挡层170、侧墙层130和填充层140为掩膜刻蚀第二阻挡开口171底部的芯层120，在芯层120中形成第二分割槽180。
在形成第二分割槽180的过程中，对芯层120的刻蚀速率大于对填充层140的刻蚀速率且大于对侧墙层130的刻蚀速率，在一个实施例中，在形成第二分割槽180的过程中，对芯层120的刻蚀速率与对填充层140的刻蚀速率之比为10:1～30:1，如20:1，在形成第二分割槽180的过程中，对芯层120的刻蚀速率与对侧墙层130的刻蚀速率之比为10:1～30:1，如20:1。
第二分割槽180在第二方向X上分割所述芯层120，第二方向X垂直于第一方向Y，且第二分割槽180在第一方向Y上的侧壁暴露出侧墙层130。
第二阻挡开口171在第二方向X上的宽度用于定义出第二分割槽180在第二方向X上的宽度，第二分割槽180在第二方向X上的宽度为20纳米～60纳米。
由于芯层120在第一方向Y上的尺寸限定第二分割槽180在第一方向Y上的尺寸，因此第二分割槽180在第一方向Y上的尺寸较小。由于第二阻挡开口171在第二方向X上的宽度用于定义出第二分割槽180在第二方向X上的尺寸，因此当第二阻挡开口171在第二方向X上的宽度较小时，第二分割槽180在第二方向X上的尺寸也较小。
第二分割槽180在第二方向X上分割所述芯层120，且第二分割槽180在第一方向Y上的侧壁暴露出侧墙层130，对于相邻的第一区A1和第二区A2，第一区A1上的第二分割槽180和第二区A2上的第一分割槽160在第二方向X之间的距离大于零。
结合参考图19和图20，图19为在图17基础上的示意图，图20为在图18基础上的示意图，图20为沿图19中切割线M1-N1的剖面图，形成第二分割槽180后，去除第二阻挡层170。
结合参考图21、图22和图23，图21为在图19基础上的示意图，图22为在图20基础上的示意图，图22为沿图21中切割线M1-N1的剖面图，图23为沿图21中切割线M-N的剖面图，形成第一分割槽160和第二分割槽180后，在第一分割槽160中形成第一分割层191，在形成第一分割层191的过程中，在第二分割槽180中形成第二分割层192。
本实施例中，在去除第二阻挡层170后，形成第一分割层191和第二分割层192。
形成所述第一分割层191和第二分割层192的方法包括：在第一分割槽160和第二分割槽180中、以及芯层120、填充层140和侧墙层130上形成分割膜；平坦化所述分割膜直至暴露出芯层120、填充层140和侧墙130的顶部表面，形成所述第一分割层191和第二分割层192。
平坦化所述分割膜直至暴露出芯层120、填充层140和侧墙130的顶部表面的工艺为化学机械研磨工艺。
在一个实施例中，所述第一分割层191、第二分割层192和所述侧墙层130的材料相同，这样的好处在于：后续以第一分割层191、第二分割层192和所述侧墙层130为掩膜向硬掩膜层中传递图形的过程中，只要考虑侧墙层130的材料和硬掩膜层这样两种材料之间的刻蚀选择比，因此对刻蚀工艺的要求较低。
在另一个实施例中，所述第一分割层191和所述第二分割层192的材料相同，且第一分割层191与所述侧墙层130、填充层140和芯层的材料互不相同。
所述第一分割层191在第二方向X上的尺寸为20纳米～60纳米；所述第二分割层192在第二方向X上的尺寸为20纳米～60纳米。
参考图24，图24为在图21基础上的示意图，形成第一分割层191和第二分割层192后，去除填充层140和芯层120。
形成第一分割层和第二分割层后，去除填充层以在基底层的第二区上形成第一槽，去除芯层以在基底层的第一区上形成第二槽，第一分割层在第二方向上分割第一槽，第一槽在第一方向上的侧壁暴露出侧墙层，第二分割层在第二方向上分割第二槽，第二槽在第一方向上的侧壁暴露出侧墙层，第一槽和第二槽之间被侧墙层隔开。
所述半导体器件的形成方法还包括：去除所述芯层和填充层后，以所述第一分割层、第二分割层和侧墙层为掩膜刻蚀所述硬掩膜层直至暴露出待刻蚀层的表面，在第一槽底部的硬掩膜层中形成第一中间槽，在第二槽底部的硬掩膜层中形成第二中间槽；形成第一中间槽和第二中间槽后，以所述硬掩膜层为掩膜刻蚀待刻蚀层，在第一中间槽底部的待刻蚀层中形成第一目标槽，在第二中间槽底部的待刻蚀层中形成第二目标槽；在第一目标槽中形成第一导电层，在第二目标槽中形成第二导电层。
本实施例中，在刻蚀第一槽底部的第二刻蚀停止层、硬掩膜层和第一刻蚀停止层，刻蚀第二槽底部的第二刻蚀停止层、硬掩膜层和第一刻蚀停止层之后，且在形成第一导电层和第二导电层之前，去除第一分割层191和第二分割层192、侧墙层和第一刻蚀停止层；之后，刻蚀第一中间槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽，刻蚀第二中间槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；形成第一目标槽和第二目标槽之后，在第一目标槽和第二目标槽中、以及硬掩膜层上形成导电膜；平坦化导电膜直至暴露出硬掩膜层的顶部表面，在第一目标槽中形成第一导电层，在第二目标槽中形成第二导电层；之后，去除硬掩膜层和第一刻蚀停止层。
第一导电层和第二导电层的材料为金属，如铜或铝。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底层，所述基底层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；
在基底层的第一区上形成分立的芯层；
在所述芯层沿第一方向的两侧侧壁形成分立的侧墙层；
在侧墙层沿第一方向侧部的第二区上形成填充层；
在所述填充层中形成第一分割槽，第一分割槽在第二方向上分割所述填充层，第二方向垂直于第一方向，且第一分割槽在第一方向上的侧壁暴露出侧墙层；
形成所述填充层之后，在所述芯层中形成第二分割槽，第二分割槽在第二方向上分割所述芯层，且第二分割槽在第一方向上的侧壁暴露出侧墙层，对于相邻的第一区和第二区，第一区上的第二分割槽和第二区上的第一分割槽在第二方向之间的距离大于零；
在第一分割槽中形成第一分割层，在形成第一分割层的过程中，在第二分割槽中形成第二分割层；
形成第一分割层和第二分割层后，去除填充层和芯层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一分割槽之后，形成所述第二分割槽；或者，形成所述第二分割槽之后，
形成所述第一分割槽。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一分割槽之前，在所述芯层、侧墙层和填充层上形成第一阻挡层，第一阻挡层中具有位于部分填充层上的第一阻挡开口，第一阻挡开口还在第一方向延伸至侧墙层和部分芯层上；以第一阻挡层、芯层和侧墙层为掩膜刻蚀去除第一阻挡开口底部的填充层，在所述填充层中形成第一分割槽；形成第一分割槽后，且在形成第一分割层之前，去除第一阻挡层。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第二分割槽之前，在所述芯层、侧墙层和填充层上形成第二阻挡层，第二阻挡层中具有位于部分芯层上的第二阻挡开口，第二阻挡开口还在第一方向延伸至侧墙层和部分填充层上；以第二阻挡层、侧墙层和填充层为掩膜刻蚀第二阻挡开口底部的芯层，在所述芯层中形成第二分割槽；形成第二分割槽后，且在形成第二分割层之前，去除第二阻挡层。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一分割层和第二分割层的方法包括：在第一分割槽和第二分割槽中、以及芯层、填充层和侧墙层上形成分割膜；平坦化所述分割膜直至暴露出芯层、填充层和侧墙的顶部表面，形成所述第一分割层和第二分割层。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述填充层、芯层和侧墙层的材料互不相同。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述芯层的材料包括非晶硅、氮化硅或氧化硅；所述侧墙层的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3；所述填充层的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割层、第二分割层和所述侧墙层的材料相同。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割层和所述第二分割层的材料相同，且所述第一分割层与所述侧墙层的材料不同。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割层在第二方向上的尺寸为20纳米～60纳米；所述第二分割层在第二方向上的尺寸为20纳米～60纳米。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙层的厚度为10纳米～20纳米。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第一分割层和第二分割层后，去除填充层以在基底层的第二区上形成第一槽，去除芯层以在基底层的第一区上形成第二槽，第一分割层在第二方向上分割第一槽，第一槽在第一方向上的侧壁暴露出侧墙层，第二分割层在第二方向上分割第二槽，第二槽在第一方向上的侧壁暴露出侧墙层，第一槽和第二槽之间被侧墙层隔开。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，所述基底层包括待刻蚀层和位于待刻蚀层上的硬掩膜层；
所述半导体器件的形成方法还包括：去除所述芯层和填充层后，以所述第一分割层、第二分割层和侧墙层为掩膜刻蚀所述硬掩膜层直至暴露出待刻蚀层的表面，在第一槽底部的硬掩膜层中形成第一中间槽，在第二槽底部的硬掩膜层中形成第二中间槽；形成第一中间槽和第二中间槽后，以所述硬掩膜层为掩膜刻蚀待刻蚀层，在第一中间槽底部的待刻蚀层中形成第一目标槽，在第二中间槽底部的待刻蚀层中形成第二目标槽。
14.一种根据权利要求1至13任意一项方法形成的半导体器件。
CN201910330725.XA 2019-04-23 2019-04-23 半导体器件及其形成方法 Pending CN111834213A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910330725.XA CN111834213A (zh) 2019-04-23 2019-04-23 半导体器件及其形成方法
US16/855,059 US11183395B2 (en) 2019-04-23 2020-04-22 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910330725.XA CN111834213A (zh) 2019-04-23 2019-04-23 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN111834213A true CN111834213A (zh) 2020-10-27

Family

ID=72911972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910330725.XA Pending CN111834213A (zh) 2019-04-23 2019-04-23 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US11183395B2 (zh)
CN (1) CN111834213A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834212B (zh) * 2019-04-23 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478462B1 (en) * 2016-03-16 2016-10-25 Globalfoundries Inc. SAV using selective SAQP/SADP
US9779944B1 (en) * 2016-09-13 2017-10-03 International Business Machines Corporation Method and structure for cut material selection
US20180143536A1 (en) * 2016-11-22 2018-05-24 Tokyo Electron Limited Pattern forming method for forming a pattern
CN108122738A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体方法和器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842931B1 (en) * 2016-06-09 2017-12-12 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US10714380B2 (en) * 2018-10-26 2020-07-14 Globalfoundries Inc. Method of forming smooth sidewall structures using spacer materials
US10903110B2 (en) * 2018-12-06 2021-01-26 Nanya Technology Corporation Method of forming fine interconnection for a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478462B1 (en) * 2016-03-16 2016-10-25 Globalfoundries Inc. SAV using selective SAQP/SADP
US9779944B1 (en) * 2016-09-13 2017-10-03 International Business Machines Corporation Method and structure for cut material selection
US20180143536A1 (en) * 2016-11-22 2018-05-24 Tokyo Electron Limited Pattern forming method for forming a pattern
CN108122738A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体方法和器件

Also Published As

Publication number Publication date
US20200343100A1 (en) 2020-10-29
US11183395B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
US9831117B2 (en) Self-aligned double spacer patterning process
WO2017053296A1 (en) Methods of forming etch masks for sub-resolution substrate patterning
CN111640656B (zh) 半导体器件及其形成方法
US11769691B2 (en) Semiconductor device and formation method thereof
CN111834203B (zh) 半导体器件及其形成方法
CN111640658B (zh) 半导体器件及其形成方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
CN111640659B (zh) 半导体器件及其形成方法
CN111640655B (zh) 半导体器件及其形成方法
US11183395B2 (en) Semiconductor device and fabrication method thereof
CN111640664B (zh) 半导体器件及其形成方法
CN111640666B (zh) 半导体器件及其形成方法
CN111834212B (zh) 半导体器件及其形成方法
CN111640660B (zh) 半导体器件及其形成方法
CN111640665B (zh) 半导体器件及其形成方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
CN112951718A (zh) 半导体结构及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN111668091B (zh) 半导体器件及其形成方法
CN111640668B (zh) 半导体器件及其形成方法
CN111952170B (zh) 半导体器件及其形成方法
CN111986989B (zh) 半导体结构及其形成方法
CN111640667B (zh) 半导体器件及其形成方法
US11894231B2 (en) Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers
CN111952154A (zh) 图形化方法及其形成的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination