CN111640667B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111640667B
CN111640667B CN201910155852.0A CN201910155852A CN111640667B CN 111640667 B CN111640667 B CN 111640667B CN 201910155852 A CN201910155852 A CN 201910155852A CN 111640667 B CN111640667 B CN 111640667B
Authority
CN
China
Prior art keywords
layer
forming
groove
mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910155852.0A
Other languages
English (en)
Other versions
CN111640667A (zh
Inventor
金吉松
何超
庞军玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910155852.0A priority Critical patent/CN111640667B/zh
Publication of CN111640667A publication Critical patent/CN111640667A/zh
Application granted granted Critical
Publication of CN111640667B publication Critical patent/CN111640667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件及其形成方法，形成方法包括：待刻蚀层包括若干分立的第一区和第二区，第一区和第二区沿第一方向相间排布，相邻第一区和第二区邻接；在待刻蚀层上形成第一掩膜层；在第一区第一掩膜层中形成分立的第一槽；在相邻第一槽之间的部分第一掩膜层表面形成第一平坦层；以第一平坦层为掩膜形成侧墙；在第一槽中形成第一分割结构；形成第一分割结构的方法包括：在部分第一槽内形成第一分割结构膜，第一分割结构膜充满第一槽，且第一分割结构膜还在第一方向延伸至第二区；去除第二区第一掩膜层顶部表面的第一分割结构膜，在第一槽内形成所述第一分割结构。所述方法能降低工艺难度。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移 到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶 进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶 中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到 衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光 刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基 本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光 刻极限。
然而，现有的半导体器件的工艺难度较大。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以降低工 艺的难度。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法， 包括：提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第 二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接； 在所述待刻蚀层的第一区和第二区上形成第一掩膜层；在第一区的第一掩膜 层中形成分立的第一槽；在相邻所述第一槽之间的部分第一掩膜层表面形成第一平坦层，所述第一平坦层暴露出第一槽侧壁第一掩膜层的顶部表面；以 所述第一平坦层为掩膜，在所述第一槽周围的第一掩膜层内掺入掺杂离子， 形成侧墙；在第一槽中形成第一分割结构，所述第一分割结构在第二方向上 分割第一槽，第二方向与第一方向垂直；形成所述第一分割结构的方法包括： 在部分所述第一槽内形成第一分割结构膜，所述第一分割结构膜充满第一槽，且所述第一分割结构膜还在第一方向延伸至第二区；去除所述第二区第一掩 膜层顶部表面的第一分割结构膜，在所述第一槽内形成所述第一分割结构。
可选的，所述第一阻挡层的材料包括含碳有机聚合物。
可选的，所述第一分割结构的材料包括SiO2、SiN、TiO2、TiN、AlN或 Al2O3。
可选的，所述第一分割结构在第一方向上的尺寸为10纳米～60纳米；所 述第一分割结构在第二方向上的尺寸为10纳米～40纳米。
可选的，所述侧墙、第一槽和第一平坦层的形成方法包括：在所述第一 掩膜层表面形成第一平坦层；在所述第一平坦层表面形成第一底部抗反射层； 在所述第一底部抗反射层表面形成第一光刻胶层，所述第一光刻胶层内具有 第一光刻开口，所述第一光刻开口暴露出第一区第一掩膜层的顶部表面；以 所述第一光刻胶层为掩膜，刻蚀所述第一光刻胶底部的第一底部抗反射层、第一平坦层和第一掩膜层，直至暴露出待刻蚀层，在所述第一掩膜层内形成 第一槽；形成所述第一槽之后，去除所述第一光刻胶层和第一底部抗反射层；去除所述第一光刻胶层和第一底部抗反射层之后，对所述第一平坦层进行修 剪工艺，使第一槽侧壁的部分第一掩膜层被暴露出；对所述第一平坦层进行 修剪工艺之后，在所述第一槽侧壁的第一掩膜层内掺入掺杂离子，形成所述 侧墙。
可选的，所述掺杂离子包括：硼离子或砷离子。
可选的，还包括：形成第二分割结构，所述第二分割结构在第二方向上 分割第二区的第一掩膜层，且所述第二分割结构位于沿第一方向上相邻的第 一槽之间。
可选的，所述第二分割结构的形成方法包括：在第一掩膜层上、第一槽 内和第一槽上形成第二平坦层；在第二平坦层上形成第二底部抗反射层；在 第二底部抗反射层上形成图形化的第二光刻胶层，第二光刻胶层中具有第二 光刻开口，第二光刻开口位于第一槽沿第一方向侧部的第二区上，第二光刻 开口还延伸至第一槽的部分区域上；以所述第二光刻胶层为掩膜，刻蚀所述第二底部抗反射层和第二平坦层，直至暴露出第一掩膜层；暴露出第一掩膜 层之后，以所述第二光刻胶层为掩膜，在所述第一掩膜层内掺入掺杂离子， 形成所述第二分割结构。
可选的，所述第一分割结构膜的形成方法包括：在第一掩膜层上和第一 槽部分区域中形成第一阻挡层，所述第一阻挡层中具有位于第一槽部分区域 上的阻挡开口，所述阻挡开口和第一槽贯通，且所述阻挡开口还在第一方向 延伸至第二区上；在所述阻挡开口和阻挡开口暴露出的第一槽中形成第一分 割结构膜，所述第一分割结构膜充满阻挡开口和第一槽；去除所述第二区的第一分割结构膜时，还包括：去除第一区第一掩膜层表面的第一分割结构膜。
可选的，形成所述第一阻挡层的方法包括：在第一掩膜层上和第一槽中 形成第三平坦膜；在第三平坦膜上形成第三底部抗反射层；在第三底部抗反 射层上形成图形化的第三光刻胶层，第三光刻胶层中具有第三光刻开口，第 三光刻开口位于第一槽部分区域上，第三光刻开口还在第一方向延伸至第二 区上；以第三光刻胶层为掩膜刻蚀去除第三光刻开口底部的第三底部抗反射层和第三平坦膜，使第三平坦膜形成所述阻挡层；刻蚀去除第三光刻开口底 部的第三底部抗反射层和第三平坦膜后，去除第三光刻胶层和第三底部抗反 射层。
可选的，在形成所述第一分割结构之后，形成所述侧墙。
可选的，在形成所述第一分割结构之后，形成所述侧墙。
可选的，还包括：去除所述第二区的第一掩膜层，在所述第一掩膜层内 形成第二槽，所述第二槽在第二方向上被分割结构切断，且所述第二槽暴露 出侧墙的侧壁；刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽； 刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；在第一目标槽 中形成第一导电层；在第二目标槽中形成第二导电层。
相应的，本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，所述第一平坦层保护 第一平坦层底部的第一掩膜层，防止第一平坦层底部的第一掩膜层被掺入掺 杂离子，而所述第一平坦层暴露出的第一掩膜层内掺杂离子形成侧墙，所述 侧墙用于隔离第一槽与后续第二槽。并且，由于第一分割结构膜和第一槽的重叠区域用于定义出第一分割结构的位置，因此第一分割结构在第一方向上 的尺寸较小。由于第一分割结构膜在第二方向上的宽度用于定义出第一分割 结构在第二方向上的尺寸，因此当第一分割结构膜在第二方向上的宽度较小时，第一分割结构在第二方向上的尺寸也较小。这样，第一分割结构在第一 方向和第二方向上的尺寸均较小，满足工艺的要求。而第一分割结构膜还在 第一方向延伸至第二区上，因此第一分割结构膜在第一方向上的尺寸能够做 的较大，这样第一分割结构膜仅在第二方向上的尺寸需要限定的较小，而在 第一方向上的尺寸无需限定的较小，因此这样对光刻工艺的挑战降低，降低 了工艺难度。
附图说明
图1至图5是一种半导体器件形成过程的结构示意图；
图6至图31是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图5是一种半导体器件形成过程的结构示意图。
参考图1，提供待刻蚀层100，所述待刻蚀层100包括若干分立的第一区 A01和若干分立的第二区A02，第一区A01和第二区A02沿第一方向X相间 排布，相邻的第一区A01和第二区A02邻接。
参考图2，在所述待刻蚀层100的第一区A01和第二区A02上形成第一 掩膜层120；在第一区A01的第一掩膜层120中形成分立的第一槽121。
参考图3，在第一掩膜层120中形成位于部分第二区A02上的分割槽122， 分割槽122的延伸方向平行于第一方向X，分割槽122还能延伸至第一区A01 上，部分分割槽122与第一槽121贯通，部分分割槽122与第一槽121相互 分立。
参考图4，在所述第一槽121的侧壁形成掩膜侧墙130；在形成掩膜侧墙130的过程中，在所述分割槽122中形成分割掩膜层131，分割掩膜层131填 充满第二区A02上的分割槽122。
参考图5，形成掩膜侧墙130和分割掩膜层131后，在第二区A02的第 一掩膜层120中形成分立的第二槽150，第二槽150的侧壁暴露出掩膜侧墙 130，且第二槽150被第二区A02上的分割槽122沿第二方向切断，第二方向垂直于第一方向X。
分割槽122可以延伸至第一区A01上，或者，分割槽122和第一槽121 相互贯通。由于第一槽121在第一方向上的宽度大于分割槽122沿第二方向上的宽度，因此即使对于部分分割槽122和第一槽121贯通，在形成掩膜侧 墙130的过程中，掩膜侧墙130也不会将分割槽122和第一槽121相互贯通 的区域填满，第一槽121在第二方向上不会被分割掩膜层131切断。而对于 与第一槽121相互分立的分割槽122，分割槽122还能延伸至第一区A01上， 这样分割掩膜层131还延伸至第一区A01上，在这种情况下，第一槽121在 第二方向上不会被分割掩膜层131切断。这样形成分割掩膜层131后，分割 掩膜层131能够将第二区的第一掩膜层120完全分割且不会对第一槽121分 割。在形成第二槽150的过程中，由于分割掩膜层131的阻挡，第二槽150 被分割掩膜层131在第二方向上完全切断。
通常希望第一槽121也被切断，第一槽121希望被切断的区域和分割掩 膜层131的区域需要在第二方向上错开。
一种方法为：在第一槽121形成之前，在第一区的第一掩膜层120中形 成分割结构，所述分割结构适于将第一槽121分割，形成分立的第一子槽。
然而，为了使第一槽121希望被切断的区域和分割掩膜层131的区域需 要在第二方向上错开，分割结构不能延伸至对应第二槽位置的第一掩膜层120 中，这样分割结构在第一方向上的尺寸限制的较小；为了使分割结构在第二 方向两侧的第一子槽之间的间距较小，需要使分割结构在第二方向上的尺寸 较小。综上，分割结构不仅在第一方向上的尺寸较小，分割结构还在第二方 向上的尺寸较小。而分割结构的位置直接由光刻层中的第一光刻开口定义，因此第一光刻开口在第一方向和第二方向上的尺寸均较小，对光刻工艺的挑 战较大，增加了工艺的难度。
为解决所述技术问题，本发明提供了一种半导体器件的形成方法，包括： 在第一槽中形成第一分割结构，所述第一分割结构在第二方向上分割第一槽， 第二方向与第一方向垂直；形成所述第一分割结构的方法包括：在部分所述 第一槽内形成第一分割结构膜，所述第一分割结构膜充满第一槽，且所述第 一分割结构膜还在第一方向延伸至第二区；去除所述第二区第一掩膜层顶部表面的第一分割结构膜，在所述第一槽内形成所述第一分割结构。所述方法 有利于降低工艺难度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合 附图对本发明的具体实施例做详细的说明。
图6至图31是本发明一实施例中半导体器件形成过程的结构示意图。
请参考图6，提供待刻蚀层200，所述待刻蚀层200包括若干分立的第一 区A1和若干分立的第二区A2，第一区A1和第二区A2沿第一方向X相间排 布，相邻的第一区A1和第二区A2邻接。
若干第一区A1沿第一方向X排布，若干第二区A2沿第一方向X排布。
第一区A1和第二区A2沿第一方向X相间排布指的是：相邻的第一区 A1之间仅具有一个第二区A2，相邻的第二区A2之间仅具有一个第一区A1。
本实施例中，以三个第一区A1、两个第二区A2作为示例。在其他实施 例中，第一区和第二区的数量可以选择其他的数值。
在其他实施例中，第一区和第二区的数量相等。
所述待刻蚀层200的材料包括氧化硅或低K介质层(K小于等于3.9)。
请参考图7和图8，图7为在图6基础上的示意图，图8为沿图7中切割 线M-N的剖面示意图，图7是图8的俯视图，在所述待刻蚀层200的第一区 A1和第二区A2上形成第一掩膜层202。
本实施例中，第一掩膜层202的材料为非晶硅。在其他实施例中，所述 第一掩膜层的材料包括：SiO2或SiN。
本实施例中，还包括：在形成第一掩膜层202之前，在所述待刻蚀层200 上形成第一粘附层(图中未标出)；在第一粘附层上形成底层硬掩膜层201； 在底层硬掩膜层201上形成第二粘附层(图中未标出)；在第二粘附层上形成 第一掩膜层202。
所述底层硬掩膜层201的材料包括氮化钛。
所述第一粘附层的材料包括SiOC。所述第二粘附层的材料包括SiOC。
所述第一粘附层用于提高底层硬掩膜层201和待刻蚀层200之间的粘附 性，使底层硬掩膜层201和待刻蚀层200之间的结合更加牢固。所述第二粘 附层用于提高第一掩膜层202和底层硬掩膜层201之间的粘附性，使第一掩 膜层202和底层硬掩膜层201之间的结合更加牢固。
所述底层硬掩膜层201的作用包括：底层硬掩膜层201作为刻蚀停止层； 所述底层硬掩膜层201作为后续平坦化导电膜的停止层；所述底层硬掩膜层 201为材料为硬掩膜材料，因此后续刻蚀形成第一目标槽和第二目标槽时，底 层硬掩膜层201的刻蚀损耗较小，底层硬掩膜层201中图形传递到待刻蚀层 200中的过程中，图形传递的稳定性较高。
本实施例中，底层硬掩膜层201和第一掩膜层202的材料互不相同。
在其他实施例中，可以不形成底层硬掩膜层、第一粘附层和第二粘附层。
在本实施例中，所述第一掩膜层202上具有第一光刻胶层203，所述第 一光刻胶层203内具有第一光刻开口204。
所述第一光刻开口204用于定义后续第一槽的位置和尺寸。
所述第一光刻胶层203与第一掩膜层202之间还包括：位于第一掩膜层 202表面的第一平坦层205和位于第一平坦层205表面的第一底部抗反射层 (图中未标出)；所述第一光刻胶层203位于第一底部抗反射层表面。所述第 一光刻开口204底部暴露出第一底部抗反射层。
请参考图9和图10，图9为在图7基础上的示意图，图10为在图8基础 上的示意图，图10为沿图9中切割线M-N的剖面示意图，以所述第一光刻 胶层203为掩膜，刻蚀所述第一光刻开口204底部的第一底部抗反射层、第 一平坦层205和第一掩膜层202，在第一区A1的第一掩膜层202中形成相互 分立的第一槽221。
所述第一槽221沿第二方向Y延伸，第二方向Y与第一方向X垂直。
所述第一槽221在第一方向X上的宽度为10纳米～60纳米。
在第一方向X上，相邻第一槽221之间的间距为10纳米～60纳米。
形成第一槽221的工艺包括干法刻蚀工艺，如各项异性干刻工艺。
请参考图11和图12，图11为在图9基础上的示意图，图12为在图10 基础上的示意图，图12为沿图11中切割线M-N的剖面示意图，形成所述第 一槽221之后，对第一平坦层205进行修剪工艺暴露出第一槽221周围部分 第一掩膜层202的顶部表面；对第一平坦层205进行修剪工艺之后，在暴露 出的第一掩膜层202内掺入掺杂离子，形成侧墙206。
对第一平坦层205进行修剪工艺包括干法刻蚀工艺和湿法刻蚀工艺中的 一种或者两种组合。
在暴露出的第一掩膜层202内掺入掺杂离子的工艺包括离子注入工艺。
在本实施例中，采用离子注入工艺在所述第一槽221的侧壁形成侧墙206， 不会缩小第一槽221的尺寸。所述第一槽221用于定义待刻蚀层200内后续 第一目标槽的尺寸，因此，所述第一目标槽的尺寸较大。所述第一目标槽用 于容纳第一导电层，所述第一目标槽的尺寸较大，有利于减少行程第一导电 层的难度，降低第一导电层的电阻。
在暴露出的第一掩膜层202内掺入掺杂离子的过程中，被修剪后的第一 平坦层205用于防止第一平坦层205底部的第一掩膜层202也被掺入掺杂离 子。
所述掺杂离子包括：硼离子或砷离子。
所述侧墙206内具有掺杂离子，使得所述侧墙206与后续第二区A2的第 一掩膜层202具有较高的刻蚀选择比，则后续去除第二区A2的第一掩膜层 202时，所述侧墙206不被去除，所述侧墙206用于隔离第一槽221与后续第 二槽。
请参考图13和图14，图13为在图11基础上的示意图，图14为在图12 基础上的示意图，图14为沿图13中切割线M-N的剖面示意图，图13是图 14的俯视图，形成所述侧墙206之后，在第一掩膜层202上、第一槽221内 和第一槽221上形成第二平坦层230；在第二平坦层230上形成第二底部抗反 射层231；在第二底部抗反射层231上形成图形化的第二光刻胶层232，第二 光刻胶层232中具有第二光刻开口233，第二光刻开口233位于第一槽221沿 第一方向X侧部的第二区A2上，第二光刻开口233还延伸至第一槽221的 部分区域上。
形成所述第二平坦层230之前，还包括：去除第一平坦层205。
去除第一平坦层205的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种 或者两种组合。
所述第二光刻开口233在第一方向X上延伸至第一槽221的部分区域上。
所述第二光刻开口233与位于相邻第一槽221之间的第一掩膜层202的 重叠区域用于定义出后续第二分割结构的位置。
所述第二光刻开口233在第二方向Y上的宽度用于定义出后续第二分割 结构在第二方向Y上的尺寸。由于第二分割结构在第二方向Y上的尺寸要求 较小，因此第二光刻开口233在第二方向Y上的宽度较小，具体的，在一个 实施例中，第二光刻开口233在第二方向Y上的宽度为20纳米～60纳米，如 20纳米、30纳米、40纳米、50纳米或60纳米。
第二光刻开口233还在第一方向X延伸至第一槽221的部分区域上，因 此第二光刻开口233在第一方向X上的尺寸能够做的较大。这样第二光刻开 口233仅在第二方向Y上的尺寸需要限定的较小，而在第一方向X上的尺寸 无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺的难度。在一个 实施例中，第二光刻开口233在第一方向X上的尺寸为：65纳米～1000纳米， 如80纳米、100纳米、200纳米。
请参考图15和图16，图15为在图13基础上的示意图，图16为在图14 基础上的示意图，图16为沿图15中切割线M-N的剖面示意图，图15是图 16的俯视图，以第二光刻胶层232为掩膜，刻蚀第二光刻开口233底部的第 二底部抗反射层231和第二平坦层230，直至暴露出第一掩膜层202的顶部表 面，第一槽221中填充有第二平坦层230；之后，以第二光刻胶层232和第二 平坦层230为掩膜，在第二光刻开口233底部的第一掩膜层202中注入掺杂 离子，在第二区A2的第一掩膜层202中形成第二分割结构240，所述第二分 割结构240在第二方向Y上分割第二区A2的第一掩膜层202，且第二分割结 构240位于沿第一方向Y上相邻第一槽221之间。
由于第二光刻开口233与位于相邻第一槽221之间的第一掩膜层202的 重叠区域用于定义出后续第二分割结构240的位置，因此第二分割结构240 在第一方向X上的尺寸较小。由于第二光刻开口233在第二方向Y上的宽度 用于定义出第二分割结构240在第二方向Y上的尺寸，因此当第二光刻开口 233在第二方向Y上的宽度较小时，第二分割结构240在第二方向Y上的尺 寸也较小。
本实施例中，第二分割结构240不延伸至第一区A1，因此第二分割结构 240不对第一槽221切断的位置有影响。
本实施例中，所述第二分割结构240在第一方向X上的尺寸为10纳米～60 纳米所述第二分割结构240在第二方向Y上的尺寸为10纳米～40纳米。
所述掺杂离子包括硼离子或砷离子。
需要说明的是，在第二光刻开口233底部的第一掩膜层202中注入掺杂 离子以形成第二分割结构240的过程中，第一槽221中的第二平坦层230阻 挡掺杂离子注入至第一槽221底部的材料层中。
请参考图17和图18，图17为在图15基础上的示意图，图18为在图16 基础上的示意图，图18为沿图17中切割线M-N的剖面示意图，图17是图 18的俯视图，形成所述第二分割结构240之后，去除所述第二光刻胶层232、 第二底部抗反射层231和第二平坦层230，暴露出第一槽221。
去除所述第二光刻胶层232、第二底部抗反射层231和第二平坦层230的 工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
请参考图19和图20，图19为在图17基础上的示意图，图20为在图18 基础上的示意图，图20为沿图19中切割线M1-N1的剖面示意图，图19是 图20的俯视图，去除所述第二光刻胶层232、第二底部抗反射层231和第二 平坦层230之后，在所述第一掩膜层202的第二区A2上形成第二阻挡层207。
所述第二阻挡层207的材料包括：含碳有机聚合物。
所述第二阻挡层207用于保护第二区A2的第一掩膜层202不被后续离子 注入。
请参考图21和图22，图21为在图19基础上的示意图，图22为在图20 基础上的示意图，图22为沿图21中切割线M1-N1的剖面示意图，图21是 图22的俯视图，以所述第二阻挡层207为掩膜，在所述第一掩膜层202内注 入掺杂离子，形成掺杂层212。
所述掺杂离子包括硼离子或砷离子。
所述掺杂层212内具有掺杂离子，所述第二阻挡层207底部的第一掩膜 层202内无掺杂离子，使得所述掺杂层212与第二阻挡层207底部的第一掩 膜层202具有较大的刻蚀选择比，后续去除所述第二阻挡层207底部的第一 掩膜层202时，所述掺杂层212不易被去除，有利于在第二区A2内形成第二 槽。
请参考图23和图24，图23为在图21基础上的示意图，图24为在图22 基础上的示意图，图24为沿图23中切割线M1-N1的剖面示意图，图23是 图24的俯视图，形成所述掺杂层212之后，去除所述第二阻挡层207。
去除所述第二阻挡层207的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中 的一种或者两种组合。
在本实施例中，去除所述第二阻挡层207之后，在第一槽221中形成第 一分割结构，所述第一分割结构在第二方向Y上分割第一槽221，第二方向Y 与第一方向X垂直，所述第一分割结构的形成方法具体请参考图25至图30。
请参考图25和图26，图25为在图23基础上的示意图，图26为在图24 基础上的示意图，且图26为沿图25中切割线M1-N1的剖面图，去除所述第 二阻挡层207之后，在掺杂层212表面、第一掩膜层202上和第一槽221部 分区域中形成第一阻挡层260，第一阻挡层260中具有位于第一槽221部分区 域上的阻挡开口261，阻挡开口261和第一槽221贯通，所述阻挡开口261还 在第一方向X延伸至第二区A2上。
所述第一阻挡层260的材料包括含碳有机聚合物。
形成所述第一阻挡层260的方法包括：在第一掩膜层202上和第一槽221 中形成第三平坦膜；在第三平坦膜上形成第三底部抗反射层；在第三底部抗 反射层上形成图形化的第三光刻胶层，第三光刻胶层中具有第三光刻开口， 第三光刻开口位于第一槽221部分区域上，第三光刻开口还在第一方向X延 伸至第二区A2上；以第三光刻胶层为掩膜刻蚀去除第三光刻开口底部的第三底部抗反射层和第三平坦膜，使第三平坦膜形成第一阻挡层260；刻蚀去除第 三光刻开口底部的第三底部抗反射层和第三平坦膜后，去除第三光刻胶层和第三底部抗反射层。
第三光刻开口定义出阻挡开口261的位置和尺寸。
所述阻挡开口261和第一槽221的重叠区域用于定义出第一分割结构的 位置。所述阻挡开口261在第二方向Y上的宽度用于定义出第一分割结构在 第二方向Y上的尺寸，由于第一分割结构在第二方向Y上的尺寸要求较小， 因此阻挡开口261在第二方向Y上的宽度较小，具体的，在一个实施例中， 阻挡开口261在第二方向Y上的宽度为10纳米～40纳米，如20纳米、30纳 米、40纳米。
由于所述阻挡开口261还在第一方向X延伸至第二区A2上，因此阻挡 开口在第一方向X上的尺寸能够做的较大，这样阻挡开口261仅在第二方向 Y上的尺寸需要限定的较小，而在第一方向X上的尺寸无需限定的较小。
由于第三光刻开口定义出阻挡开口261的位置，因此第三光刻开口在第 一方向X上的尺寸和阻挡开口261在第一方向X上的尺寸相对应，第三光刻 开口在第二方向Y上的尺寸和阻挡开口261在第二方向Y上的尺寸相对应， 因此第三光刻开口仅在第二方向Y上的尺寸需要限定的较小，而在第一方向 X上的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺难度。
在一个实施例中，第三光刻开口在第二方向Y上的宽度为10纳米～40纳 米，第三光刻开口在第一方向X上的尺寸为：65纳米～1000纳米，如80纳米、 100纳米、200纳米。
请参考图27和图28，图27为在图25基础上的示意图，图28为在图26 基础上的示意图，且图28为沿图27中切割线M1-N1的剖面图，形成所述第 一阻挡层260后，在阻挡开口261和阻挡开口261暴露出的第一槽221中、 以及第一阻挡层260上形成分割填充膜270。
所述分割填充膜270的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
所述分割填充膜270的形成工艺包括化学气相沉积工艺或者物理气相沉 积工艺。
所述分割填充膜270的整个表面高于阻挡层260的顶部表面。
请参考图29和图30，图29是在图28基础上的结构示意图，图30为图 29中切割线M1-N1的剖面图，去除高于第一掩膜层202顶部表面的分割填充 膜270(见图28)，在第一槽221中形成所述第一分割结构271，所述第一分 割结构271在第二方向Y上分割第一槽221。
具体的，回刻蚀所述分割填充膜270和第一阻挡层260(见图28)，停止 在第一掩膜层202顶部表面，形成第一分割结构271，且回刻蚀所述分割填充 膜270和第一阻挡层260的工艺去除第一槽221中的第一阻挡层260。
请参考图31，形成所述第一分割结构271之后，去除所述第二区A2的 第一掩膜层202，形成分立的第二槽273，第二槽273分别位于第二分割结构 240在第二方向Y上的两侧。
本实施例中，去除所述第二区A2的第一掩膜层202的工艺为湿法刻蚀工 艺。
本实施例中，在第一掩膜层202中注入掺杂离子，掺杂离子对第一掩膜 层202的刻蚀性能改变的程度在湿法刻蚀工艺中较为明显，采用湿法刻蚀工 艺能够将第二分割结构240两侧第二区A2的第一掩膜层202去除。
在刻蚀去除第二分割结构240两侧第二区A2的第一掩膜层202的过程 中，对未注入有掺杂离子的第一掩膜层202的刻蚀速率大于对注入有掺杂离 子的第一掩膜层202的刻蚀速率，具体的，在一个实施例中，在刻蚀去除第 二分割结构240两侧第二区A2的第一掩膜层202的过程中，对未注入有掺杂 离子的第一掩膜层202的刻蚀速率与对注入有掺杂离子的第一掩膜层202的 刻蚀速率的比值大于100，如150。
由于第二区A2之外的第一掩膜层202中注入的掺杂离子和第二分割结构 240中的掺杂离子相同，因此在将第二分割结构240两侧第二区A2的第一掩 膜层202刻蚀去除的过程中，第二分割结构240不会被刻蚀去除。
所述第二槽273在第一方向X上的宽度为10纳米～60纳米。
所述第二分割结构240将第二槽273在第二方向Y上分割。
第二槽273的侧壁暴露出侧墙206。第一槽221和第二槽273之间被侧墙 206隔开。
本实施例中，还包括：刻蚀第一槽221底部的待刻蚀层200，在待刻蚀层 200的第一区中形成第一目标槽；刻蚀第二槽273底部的待刻蚀层200，在待 刻蚀层的第二区中形成第二目标槽；在第一目标槽中形成第一导电层；在第 二目标槽中形成第二导电层。
本实施例中，还包括：在刻蚀第一槽底部的待刻蚀层200以及第二槽底 部的待刻蚀层200之前，刻蚀第一槽底部的第二粘附、底层硬掩膜层和第一 粘附层，在第一槽底部的底层硬掩膜层中形成第一硬掩膜槽，刻蚀第二槽底 部的第二粘附、底层硬掩膜层和第一粘附层，在第二槽底部的底层硬掩膜层 中形成第二硬掩膜槽。
在一个实施例中，在刻蚀第一槽底部的第二粘附、底层硬掩膜层和第一 粘附层，刻蚀第二槽底部的第二粘附、底层硬掩膜层和第一粘附层之后，且 在形成第一导电层和第二导电层之前，去除第一掩膜层和第二粘附层；去除 第一掩膜层和第二粘附层后，刻蚀第一硬掩膜槽底部的待刻蚀层，在待刻蚀 层中形成第一目标槽，刻蚀第二硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；形成第一目标槽和第二目标槽之后，在第一目标槽和第二目 标槽中、以及底层硬掩膜层上形成导电膜；平坦化导电膜直至暴露出底层硬 掩膜层的顶部表面，在第一目标槽中形成第一导电层；在第二目标槽中形成 第二导电层；之后，去除底层硬掩膜层和第一粘附层。
第一导电层和第二导电层的材料为金属，如铜或铝。
相应的，本发明还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；
在所述待刻蚀层的第一区和第二区上形成第一掩膜层；
在第一区的第一掩膜层中形成分立的第一槽；
在相邻所述第一槽之间的部分第一掩膜层表面形成第一平坦层，所述第一平坦层暴露出第一槽周围第一掩膜层的顶部表面；
以所述第一平坦层为掩膜，在所述第一槽侧壁的第一掩膜层内掺入掺杂离子，形成侧墙；
在第一槽中形成第一分割结构，所述第一分割结构在第二方向上分割第一槽，第二方向与第一方向垂直；
形成所述第一分割结构的方法包括：在部分所述第一槽内形成第一分割结构膜，所述第一分割结构膜充满第一槽，且所述第一分割结构膜还在第一方向延伸至第二区；去除所述第二区第一掩膜层顶部表面的第一分割结构膜，在所述第一槽内形成所述第一分割结构。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割结构的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割结构在第一方向上的尺寸为10纳米～60纳米；所述第一分割结构在第二方向上的尺寸为10纳米～40纳米。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙、第一槽和第一平坦层的形成方法包括：在所述第一掩膜层表面形成第一平坦层；在所述第一平坦层表面形成第一底部抗反射层；在所述第一底部抗反射层表面形成第一光刻胶层，所述第一光刻胶层内具有第一光刻开口，所述第一光刻开口暴露出第一区第一掩膜层的顶部表面；以所述第一光刻胶层为掩膜，刻蚀所述第一光刻胶底部的第一底部抗反射层、第一平坦层和第一掩膜层，直至暴露出待刻蚀层，在所述第一掩膜层内形成第一槽；形成所述第一槽之后，去除所述第一光刻胶层和第一底部抗反射层；去除所述第一光刻胶层和第一底部抗反射层之后，对所述第一平坦层进行修剪工艺，使第一槽侧壁的部分第一掩膜层被暴露出；对所述第一平坦层进行修剪工艺之后，在所述第一槽侧壁的第一掩膜层内掺入掺杂离子，形成所述侧墙。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述掺杂离子包括：硼离子或砷离子。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：形成第二分割结构，所述第二分割结构在第二方向上分割第二区的第一掩膜层，且所述第二分割结构位于沿第一方向上相邻的第一槽之间。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第二分割结构的形成方法包括：在第一掩膜层上、第一槽内和第一槽上形成第二平坦层；在第二平坦层上形成第二底部抗反射层；在第二底部抗反射层上形成图形化的第二光刻胶层，第二光刻胶层中具有第二光刻开口，第二光刻开口位于第一槽沿第一方向侧部的第二区上，第二光刻开口还延伸至第一槽的部分区域上；以所述第二光刻胶层为掩膜，刻蚀所述第二底部抗反射层和第二平坦层，直至暴露出第一掩膜层；暴露出第一掩膜层之后，以所述第二光刻胶层为掩膜，在所述第一掩膜层内掺入掺杂离子，形成所述第二分割结构。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割结构膜的形成方法包括：在第一掩膜层上和第一槽部分区域中形成第一阻挡层，所述第一阻挡层中具有位于第一槽部分区域上的阻挡开口，所述阻挡开口和第一槽贯通，且所述阻挡开口还在第一方向延伸至第二区上；在所述阻挡开口和阻挡开口暴露出的第一槽中形成第一分割结构膜，所述第一分割结构膜充满阻挡开口和第一槽；去除所述第二区的第一分割结构膜时，还包括：去除第一区第一掩膜层表面的第一分割结构膜。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第一阻挡层的材料包括含碳有机聚合物。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，形成所述第一阻挡层的方法包括：在第一掩膜层上和第一槽中形成第三平坦膜；在第三平坦膜上形成第三底部抗反射层；在第三底部抗反射层上形成图形化的第三光刻胶层，第三光刻胶层中具有第三光刻开口，第三光刻开口位于第一槽部分区域上，第三光刻开口还在第一方向延伸至第二区上；以第三光刻胶层为掩膜刻蚀去除第三光刻开口底部的第三底部抗反射层和第三平坦膜，使第三平坦膜形成所述阻挡层；刻蚀去除第三光刻开口底部的第三底部抗反射层和第三平坦膜后，去除第三光刻胶层和第三底部抗反射层。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第一分割结构之后，形成所述侧墙。
12.如权利要求6所述的半导体器件的形成方法，其特征在于，还包括：去除所述第二区的第一掩膜层，在所述第一掩膜层内形成第二槽，所述第二槽在第二方向上被第二分割结构切断，且所述第二槽暴露出侧墙的侧壁；刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
13.一种采用权利要求1至12中任意一项方法形成的半导体器件。
CN201910155852.0A 2019-03-01 2019-03-01 半导体器件及其形成方法 Active CN111640667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910155852.0A CN111640667B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910155852.0A CN111640667B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111640667A CN111640667A (zh) 2020-09-08
CN111640667B true CN111640667B (zh) 2023-07-18

Family

ID=72332341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910155852.0A Active CN111640667B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111640667B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223984A (zh) * 2021-04-15 2022-10-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN108962895A (zh) * 2017-05-26 2018-12-07 美光科技公司 半导体装置、电子系统及形成半导体装置结构的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435884B2 (en) * 2010-09-07 2013-05-07 Globalfoundries Inc. Method for forming an interconnect structure
US20160049307A1 (en) * 2014-08-15 2016-02-18 Yijian Chen Patterning method for IC fabrication using 2-D layout decomposition and synthesis techniques
US9887127B1 (en) * 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN108962895A (zh) * 2017-05-26 2018-12-07 美光科技公司 半导体装置、电子系统及形成半导体装置结构的方法

Also Published As

Publication number Publication date
CN111640667A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
CN111640656B (zh) 半导体器件及其形成方法
CN111834203B (zh) 半导体器件及其形成方法
US11251044B2 (en) Semiconductor devices and fabrication methods thereof
CN111640659B (zh) 半导体器件及其形成方法
CN111668093B (zh) 半导体器件及其形成方法
CN111640667B (zh) 半导体器件及其形成方法
CN111640655B (zh) 半导体器件及其形成方法
CN111640666B (zh) 半导体器件及其形成方法
CN111640665B (zh) 半导体器件及其形成方法
CN111834213A (zh) 半导体器件及其形成方法
CN111640664B (zh) 半导体器件及其形成方法
CN112053947B (zh) 图形化方法及其形成的半导体器件
CN111834212B (zh) 半导体器件及其形成方法
CN111986989B (zh) 半导体结构及其形成方法
CN111640660B (zh) 半导体器件及其形成方法
CN111952154A (zh) 图形化方法及其形成的半导体器件
CN111668099B (zh) 图形化方法及其形成的半导体器件
CN111952170B (zh) 半导体器件及其形成方法
CN111668156B (zh) 图形化方法及其形成的半导体器件
CN111640653B (zh) 半导体结构及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN111640668B (zh) 半导体器件及其形成方法
CN111668091B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant