CN111952154A - 图形化方法及其形成的半导体器件 - Google Patents
图形化方法及其形成的半导体器件 Download PDFInfo
- Publication number
- CN111952154A CN111952154A CN201910407360.6A CN201910407360A CN111952154A CN 111952154 A CN111952154 A CN 111952154A CN 201910407360 A CN201910407360 A CN 201910407360A CN 111952154 A CN111952154 A CN 111952154A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- groove
- mask
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 118
- 238000000059 patterning Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 74
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims description 80
- 230000004888 barrier function Effects 0.000 claims description 78
- 230000008569 process Effects 0.000 claims description 64
- 125000006850 spacer group Chemical group 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 239000006117 anti-reflective coating Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000003575 carbonaceous material Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 374
- 238000005520 cutting process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种图形化方法及其形成的半导体器件，方法包括：提供待刻蚀层；在所待刻蚀层上形成第一掩膜层；在所述第一掩膜层内形成多个相互分立且沿第一方向平行排布的第一槽；在所述第一槽内形成填充层，所述填充层填充满第一槽；刻蚀去除部分第一掩膜层和部分填充层，在相邻第一凹槽之间形成多个相互分立且沿第一方向平行排布的第二槽，所述第二槽暴露出填充层侧壁；在所述第二槽侧壁形成隔离侧墙，使得所述第二槽形成为第二凹槽；去除填充层，在第一掩膜层内形成第一凹槽。所述图形化方法的可靠性得到提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种图形化方法及其形成的半导体器件。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成图形化；对所述图形化进行曝光和显影，形成图案化的图形化，使得掩膜版上的图案转移到图形化中；以图案化的图形化为掩膜对衬底进行刻蚀，使得图形化上的图案转印到衬底中；去除图形化。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
然而，现有的图形化工艺的可靠性较差。
发明内容
本发明解决的问题是提供一种图形化方法及其形成的半导体器件，以提高图形化方法的可靠性。
为解决上述问题，本发明提供一种图形化方法，包括：提供待刻蚀层；在所待刻蚀层上形成第一掩膜层；在所述第一掩膜层内形成多个相互分立且沿第一方向平行排布的第一槽；在所述第一槽内形成填充层，所述填充层填充满第一槽；刻蚀去除部分第一掩膜层和部分填充层，在相邻第一凹槽之间形成多个相互分立且沿第一方向平行排布的第二槽，所述第二槽暴露出填充层侧壁；在所述第二槽侧壁形成隔离侧墙，使得所述第二槽形成为第二凹槽；去除填充层，在第一掩膜层内形成第一凹槽。
可选的，所述隔离侧墙的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
可选的，所述隔离侧墙的厚度为5nm～30nm。
可选的，所述填充层的材料包括含碳有机材料。
可选的，所述填充层的形成方法包括：在所述第一槽内和第一掩膜层上形成初始填充层，所述初始填充层填充满第一槽；回刻蚀所述初始填充层，直至暴露出第一掩膜层表面，形成所述填充层。
可选的，所述第一槽的形成方法包括：在第一掩膜层上形成第一图形化层，所述第一图形化层内具有多个沿第一方向排布的分立的第一光刻开口，所述第一光刻开口暴露出部分第一掩膜层表面；以所述第一图形化层为掩膜，刻蚀第一掩膜层，在第一掩膜层内形成第一槽。
可选的，所述第二槽的形成方法包括：在所述第一掩膜层和填充层上形成第一阻挡层，所述第一阻挡层内具有多个沿第一方向排布的分立的第一开口，所述第一开口暴露出部分填充层和部分第一掩膜层表面；形成第一阻挡层后，以所述第一阻挡层为掩膜，刻蚀去除第一开口暴露出的第一掩膜层和填充层，在相邻第一凹槽之间形成多个相互分立且沿第一方向平行排布的第二槽；刻蚀去除部分第一掩膜层和部分填充层后，去除第一阻挡层。
可选的，所述第一阻挡层的形成方法包括：在第一掩膜层和填充层上形成初始第一阻挡层；在初始第一阻挡层上形成第二图形化层，所述第二图形化层内具有多个沿第一方向排布的分立的第二光刻开口，所述第二光刻开口暴露部分初始第一阻挡层表面；以第二图形化层为掩膜刻蚀初始第一阻挡层，直至暴露出部分填充层和部分第一掩膜层表面，使初始第一阻挡层形成第一阻挡层；以第一图形化层为掩膜刻蚀初始第一阻挡层后，去除第二图形化层。
可选的，所述第一阻挡层的材料包括：底部抗反射涂层材料、有机平坦层材料或者旋涂碳材料中的一种或多种。
可选的，形成填充层后，形成第一阻挡层前，在第一掩膜层和填充层上形成第一停止层；所述第一开口暴露出部分填充层和部分第一掩膜层上的第一停止层表面。
可选的，所述第一停止层的材料包括氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
可选的，所述隔离侧墙的形成方法包括：在所述第二槽底部和侧壁、填充层上和第一掩膜层上形成初始隔离侧墙材料层；回刻蚀所述初始隔离侧墙材料层，直至暴露出第一掩膜层和填充层表面，形成所述隔离侧墙。
可选的，形成所述初始隔离侧墙材料层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种或多种。
可选的，刻蚀去除填充层的工艺对隔离侧墙具有第一刻蚀速率，且对填充层具有第二刻蚀速率，第一刻蚀速率与第二刻蚀速率的比值为1：50～1：100。
可选的，还包括：形成第一凹槽和第二凹槽后，刻蚀第一凹槽底部的待刻蚀层，在待刻蚀层的中形成第一目标槽；刻蚀第二凹槽底部的待刻蚀层，在待刻蚀层的中形成第二目标槽；在第一目标槽中形成第一互联层；在第二目标槽中形成第二互联层。
可选的，所述填充层覆盖第一掩膜层表面。
本发明还提供一种采用上述任意一种方法所形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的图形化方法中，形成隔离侧墙后，形成第一凹槽过程中不需要进行图形化工艺，隔离侧墙的形状规则，后续刻蚀待刻蚀层形成第一目标槽和第二目标槽，第一目标槽和第二目标槽之间的距离稳定，提高了图形化方法的可靠性。
附图说明
图1至图4是一种图形化方法进行过程中的结构示意图；
图5至图23是本发明一实施例中图形化方法进行过程中的结构示意图。
具体实施方式
正如背景技术所述，现有的图形化方法的可靠性较差。
图1至图4是一种半导体器件形成过程的结构示意图。
参考图1，提供基底100，所述基底100包括若干分立的第一区A01和若干分立的第二区A02，第一区A01和第二区A02沿第一方向X相间排布，相邻的第一区A01和第二区A02邻接。
参考图2，在所述基底100的第一区A01和第二区A02上形成第一初始掩膜层110；去除部分第一区A01的第一初始掩膜层110，在所述第一初始掩膜层110内具有多个分立的第一槽120。
参考图3，形成第一槽120后，在第一槽120的侧壁形成掩膜侧墙130，使得所述第一槽120形成为第一凹槽140。
参考图4，形成掩膜侧墙130后，在第二区A02的第一初始掩膜层110中形成分立的第二凹槽150，第二凹槽150的侧壁暴露出掩膜侧墙130。
上述实施例中，所述第二凹槽150的形成方法为在第一凹槽140内、掩膜侧墙130上和第一初始掩膜层110上形成图形化层，所述图形化层暴露出部分第二区A02的第一初始掩膜层110表面；以所述图形化层为掩膜刻蚀去除部分第一初始掩膜层110，形成第二凹槽150。为保证第二凹槽150的侧壁暴露出掩膜侧墙130，图形化层也暴露出掩膜侧墙130顶部表面，那么在刻蚀第一初始掩膜层110过程中，对掩膜侧墙130造成损伤，导致图形化工艺的可靠性较差。
在此基础上，本发明提供一种图形化方法，提供待刻蚀层，在所待刻蚀层上形成第一掩膜层；在所述第一掩膜层内形成第一槽；在所述第一槽内形成填充层；刻蚀去除部分第一掩膜层和部分填充层，形成第二槽；在所述第二槽侧壁形成隔离侧墙；去除填充层，在第一掩膜层内形成第一凹槽。合理选择填充层的材料，去除填充层时，刻蚀填充层的选择比相对于隔离侧墙和第一掩膜层的选择比较大，对隔离侧墙的损伤较小，隔离侧墙的形状规则，后续刻蚀待刻蚀层形成第一目标槽和第二目标槽，第一目标槽和第二目标槽之间的距离稳定，提高了图形化方法的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图23是本发明一实施例中图形化方法进行过程中的结构示意图。
参考图5，提供待刻蚀层200。
所述待刻蚀层200可以为单层材料层或多层堆叠的材料层，具体可以包括介质材料、金属材料或硬掩膜材料等。
所述待刻蚀层200的材料包括氧化硅或低K介质层(K小于等于3.9)。
在本实施例中，所述待刻蚀层200为多层堆叠的材料层，包括：第一材料层(图中未示出)、位于第一材料层表面的第二材料层(图中未示出)。
所述第一材料层的材料包括：低K介质材料(K小于等于3.9)；所述第二材料层的材料包括：氧化硅、氮化硅或者氮氧化硅。
所述第二材料层的作用包括：第二材料层作为刻蚀停止层；第二材料层的材料为硬掩膜材料，因此在后续的刻蚀工艺，所述第二材料层受到的刻蚀损耗较小，第二材料层中图形传递到待刻蚀层中的过程中，图形传递的稳定性较高。
参考图6和图7，图6为图5基础上的示意图，图7为图6中切割线M-N的截面图；在所述待刻蚀层200上形成第一掩膜层210。
所述第一掩膜层210为后续形成第一目标槽和第二目标槽提供掩膜层。
本实施例中，还包括：在形成第一掩膜层210之前，在所述待刻蚀层200上形成底层硬掩膜层；形成底层硬掩膜层后，在底层硬掩膜层上形成第一掩膜层210。
本实施例中，底层硬掩膜层与待刻蚀层200接触，第一掩膜层210与底层硬掩膜层接触。
所述底层硬掩膜层的材料包括氮化钛。
所述第一掩膜层210的材料包括多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。
本实施例中，所述第一掩膜层210选用的材料均属于硬掩膜材料。
本实施例中，第一掩膜层210的材料为多晶硅。
所述底层硬掩膜层的作用包括：底层硬掩膜层作为刻蚀停止层；所述底层硬掩膜层作为后续平坦化互联膜的停止层；所述底层掩膜层为材料为硬掩膜材料，因此后续刻蚀第一掩膜层210形成第一槽和第二槽时，底层掩膜层的刻蚀损耗较小，底层掩膜层中图形传递到待刻蚀层200中的过程中，图形传递的稳定性较高。
本实施例中，底层硬掩膜层和第一掩膜层210的材料互不相同。
接着，在所述第一掩膜层210内形成多个沿第一方向X排布的分立的第一槽。
在第一掩膜层210表面形成第一图形化层220，所述第一图形化层220内具有多个相互分立且沿第一方向X平行排布的第一光刻开口201，所述第一光刻开口201暴露出部分第一掩膜层210表面。
所述第一图形化层220为后续形成第一槽提供掩膜层。
所述第一图形化层220的材料为光刻胶。
参考图8和图9，图8为图6基础上的示意图，图9为图8中切割线M-N的截面图；以所述第一图形化层220为掩膜，刻蚀第一掩膜层210，在第一掩膜层210内形成多个相互分立且沿第一方向X平行排布的第一槽211。
所述第一槽211贯穿第一掩膜层210。
所述第一槽211为后续形成第一凹槽提供空间。
刻蚀第一掩膜层210的工艺包括：各向异性的干法刻蚀工艺或者各向异性的湿法刻蚀工艺。
本实施例中，刻蚀第一掩膜层210的工艺为各向异性的干法刻蚀工艺。
本实施例中，还包括，刻蚀第一掩膜层210后，去除第一图形化层220。
去除所述第一图形化层220的工艺为干法刻蚀工艺。
在一实施例中，所述第一槽的形成方法包括：在所述第一掩膜层上形成第二阻挡层，所述第二阻挡层内具有第二开口，所述第二开口暴露出部分第一掩膜层表面；形成第二阻挡层后，以所述第二阻挡层为掩膜，刻蚀去除部分第一掩膜层，在第一掩膜层内形成所述第一槽；刻蚀去除部分第一掩膜层后，去除第二阻挡层。
所述第二阻挡层的形成方法包括：在第一掩膜层上形成初始第二阻挡层；在初始第二阻挡层上形成光刻胶层，所述光刻胶层暴露部分初始第二阻挡层表面；以光刻胶层为掩膜刻蚀初始第二阻挡层直至部分第一掩膜层表面，使初始第二阻挡层形成第二阻挡层；以光刻胶层为掩膜刻蚀初始第二阻挡层后，去除光刻胶层。
所述第二阻挡层的材料包括：底部抗反射涂层材料、有机平坦层材料或者旋涂碳材料中的一种或多种。
参考图10和图11，图10为图8基础上的示意图，图11为图10中切割线M-N的截面图；在所述第一槽211内形成填充层230，所述填充层230填充满第一槽211。
本实施例中，所述填充层230顶部表面与第一掩膜层210顶部表面齐平。
所述填充层230的形成方法包括：在所述第一槽211内和第一掩膜层210上形成初始填充层(未图示)，所述初始填充层填充满第一槽211；回刻蚀所述初始填充层，直至暴露出第一掩膜层210表面，形成所述填充层230。
形成所述初始填充层的工艺包括：化学气相沉积工艺或者旋涂工艺。
所述填充层230的材料包括含碳有机材料。
本实施例中，所述初始填充层的形成工艺为旋涂工艺。
在一实施例中，参考图12，图12为图9基础上的示意图，在所述第一槽211内形成填充层230，所述填充层230填充满第一槽211。所述填充层230覆盖第一掩膜层210表面，所述填充层230顶部表面高于第一掩膜层210顶部表面。
接着，刻蚀去除部分第一掩膜层和部分填充层，形成多个沿第一方向排布的分立的第二槽。
所述第二槽的形成方法包括：在所述第一掩膜层和填充层上形成第一阻挡层，所述第一阻挡层内具有多个沿第一方向X排布的分立的第一开口，所述第一开口暴露出部分填充层和部分第一掩膜层表面；形成第一阻挡层后，以所述第一阻挡层为掩膜，刻蚀去除部分第一掩膜层和部分填充层，在第一掩膜层内形成所述第二槽。所述第二槽的形成方法请参考图13至图18。
参考图13和图14，图13为图10基础上的示意图，图14为图13中切割线M-N的截面图；在第一掩膜层210和填充层230上形成初始第一阻挡层240；在初始第一阻挡层240上形成第二图形化层204，所述第二图形化层204内具有多个相互分立且沿第一方向X平行排布的第二光刻开口203，所述第二光刻开口203暴露部分初始第一阻挡层240表面。
所述第二图形化层204为形成第一阻挡层提供掩膜层。
所述第二图形化层204的材料为光刻胶。
本实施例中，形成填充层230后，形成初始第一阻挡层240前，在第一掩膜层210和填充层230上形成第一停止层202。
所述第一停止层202为后续刻蚀初始第一阻挡层时的停止层。
所述第一停止层202的材料包括氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
本实施例中，所述第一停止层202的材料为氧化钛。
所述第一停止层202的材料与初始第一阻挡层的材料不同。
形成所述初始第一阻挡层240的工艺包括：化学气相沉积工艺或者旋涂工艺。
本实施例中，形成所述初始第一阻挡层240的工艺为旋涂工艺。
所述初始第一阻挡层240可以为单层结构，也可以为多层结构。
所述第二光刻开口203暴露出部分填充层230和部分第一掩膜层210上的初始第一阻挡层240表面。
本实施例中，所述第二光刻开口203暴露出部分填充层230和位于相邻填充层230之间的第一掩膜层210上的初始第一阻挡层240表面。
在一实施例中，所述填充层覆盖第一掩膜层，则所述第一停止层覆盖填充层表面。
参考图15和图16，图15为图13基础上的示意图，图16为图15中切割线M-N的截面图；以第二图形化层204为掩膜刻蚀初始第一阻挡层240，直至暴露部分填充层230和部分第一掩膜层210表面，使初始第一阻挡层240形成第一阻挡层241，所述第一阻挡层241内具有多个相互分立且沿第一方向X平行排布的第一开口212。
所述第一阻挡层241为后续形成第二槽提供掩膜层。
所述第一阻挡层241的材料包括：底部抗反射涂层材料、有机平坦层材料或者旋涂碳材料中的一种或多种。
本实施例中，所述第一阻挡层241的材料为底部抗反射涂层材料。
所述第一阻挡层241可以为单层结构或者多层结构，当所述第一阻挡层241为多层结构时，各层的材料不同。
所述第一阻挡层241的材料与第一掩膜层210和填充层230的材料均不相同，能够保证刻蚀去除部分第一掩膜层210和部分填充层230时，第一阻挡层230的刻蚀损耗较小，图形传递的稳定性较高。
本实施例中，所述第一开口212暴露出部分填充层和部分第一掩膜层上的第一停止层212表面。
本实施例中，还包括，以第二图形化层为掩膜刻蚀初始第一阻挡层240后，去除第二图形化层204。
去除第二图形化层204的工艺为干法刻蚀工艺。
参考图17和图18，图17为图15基础上的示意图，图18为图17中切割线M-N的截面图；形成第一阻挡层241后，以所述第一阻挡层241为掩膜，刻蚀去除第一开口212暴露出的第一掩膜层210和填充层230，在相邻第一凹槽之间形成多个相互分立且沿第一方向X平行排布的第二槽205。
所述第二槽205贯穿第一掩膜层210。
所述第二槽205为后续形成第二凹槽提供空间，同时所述第二槽205定义了后续形成的隔离侧墙的位置和形状。
本实施例中，刻蚀去除部分第一掩膜层210和部分填充层230前，还包括：去除第一开口212底部暴露出的第一停止层202。
在一实施例中，形成第一阻挡层后，以所述第一阻挡层为掩膜，刻蚀去除第一开口暴露出的第一停止层和第一停止层底部的填充层和第一掩膜层，形成第二槽。
刻蚀去除部分第一掩膜层210和部分填充层230的工艺包括各向异性的干法刻蚀工艺。
所述第一阻挡层241的材料与第一掩膜层210的材料不同，所述第一阻挡层241的材料与填充层230的材料也不同。选择对第一掩膜层210和填充层230刻蚀速度较快，对第一阻挡层241刻蚀速度较慢的刻蚀参数，能保证在刻蚀去除部分第一掩膜层210和部分填充层230的基础上，对第一阻挡层241损耗较小，图形传递的稳定性较高。
本实施例中，还包括，刻蚀去除部分第一掩膜层210和部分填充层230后，去除第一阻挡层241。
去除第一阻挡层241的工艺为干法刻蚀工艺。
接着，在所述第二槽205侧壁形成隔离侧墙。所述隔离侧墙的形成方法请参考图19至图21。
参考图19，图19为图18基础上的示意图，在所述第二槽205底部和侧壁、填充层230上和第一掩膜层210上形成初始隔离侧墙材料层206。
所述初始隔离侧墙材料层206为后续形成隔离侧墙提供材料层。
本实施例中，在所述第二槽205底部和侧壁、第一停止层202上形成初始隔离侧墙材料层206。
形成所述初始隔离侧墙材料层206的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种或多种。
所述初始隔离侧墙材料层206的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
参考图20和图21，图20为图17基础上的示意图，图21为图20中切割线M-N的截面图；回刻蚀所述初始隔离侧墙材料层206，直至暴露出第一掩膜层210和填充层230表面，形成所述隔离侧墙250，且使得所述第二槽205形成为第二凹槽215。
本实施例中，回刻蚀所述初始隔离侧墙材料层和第一停止层202，直至暴露出第一掩膜层210和填充层230表面，形成隔离侧墙250。
在一实施例中，回刻蚀所述初始隔离侧墙材料层和第一停止层，直至暴露出填充层表面，形成隔离侧墙。
所述隔离侧墙250为回刻蚀初始隔离侧墙材料层206所形成的，故所述隔离侧墙250的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
本实施例中，所述隔离侧墙250的材料为氧化钛。
所述隔离侧墙250的厚度为5nm～30nm。
所述隔离侧墙250厚度大于30nm，则所述第二凹槽215面积较小，后续形成的第二互连层的电阻较大，半导体器件的性能不佳。所述隔离侧墙250的厚度小于5nm，则后续形成的第一互连层和第二互连层之间的隔离效果不佳。
参考图22和图23，图22为图20基础上的示意图，图23为图22中切割线M-N的截面图；去除填充层230，在第一掩膜层210内形成第一凹槽221。
去除填充层230的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，去除填充层230的工艺为灰化工艺。采用灰化工艺去除填充层230，工艺简单，易于实现。
刻蚀去除填充层230的工艺对隔离侧墙250具有第一刻蚀速率，且对填充层230具有第二刻蚀速率，第一刻蚀速率与第二刻蚀速率的比值为1：50～1：100。
形成隔离侧墙250后，形成第一凹槽221过程中不需要进行图形化工艺，合理选择填充层230的材料，去除填充层230时，刻蚀填充层230的选择比相对于隔离侧墙250和第一掩膜层210的选择比较大，对隔离侧墙250的损伤较小，隔离侧墙250的形状规则，后续刻蚀待刻蚀层200形成第一目标槽和第二目标槽，第一目标槽和第二目标槽之间的距离稳定，提高了图形化方法的可靠性。同时，填充层230材料的选择范围较多，第一掩膜层210和隔离侧墙250的材料选择范围也较多，制程的参数可调节范围较广，有利于制程能力的提高。
所述图形化的方法还包括：形成第一凹槽和第二凹槽后，刻蚀第一凹槽底部的待刻蚀层200，在待刻蚀层200的中形成第一目标槽；刻蚀第二凹槽底部的待刻蚀层200，在待刻蚀层200的中形成第二目标槽；在第一目标槽中形成第一互联层；在第二目标槽中形成第二互联层。
相应的，本实施例还提供一种采用上述方法形成半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种图形化方法，其特征在于，包括：
提供待刻蚀层；
在所待刻蚀层上形成第一掩膜层；
在所述第一掩膜层内形成多个相互分立且沿第一方向平行排布的第一槽；
在所述第一槽内形成填充层，所述填充层填充满第一槽；
刻蚀去除部分第一掩膜层和部分填充层，在相邻第一凹槽之间形成多个相互分立且沿第一方向平行排布的第二槽，所述第二槽暴露出填充层侧壁；
在所述第二槽侧壁形成隔离侧墙，使得所述第二槽形成为第二凹槽；
去除填充层，在第一掩膜层内形成第一凹槽。
2.根据权利要求1所述的图形化方法，其特征在于，所述隔离侧墙的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
3.根据权利要求1所述的图形化方法，其特征在于，所述隔离侧墙的厚度为5nm～30nm。
4.根据权利要求1所述的图形化方法，其特征在于，所述填充层的材料包括含碳的有机材料。
5.根据权利要求1所述的图形化方法，其特征在于，所述填充层的形成方法包括：在所述第一槽内和第一掩膜层上形成初始填充层，所述初始填充层填充满第一槽；回刻蚀所述初始填充层，直至暴露出第一掩膜层表面，形成所述填充层。
6.根据权利要求1所述的图形化方法，其特征在于，所述第一槽的形成方法包括：在第一掩膜层上形成第一图形化层，所述第一图形化层内具有多个沿第一方向排布的分立的第一光刻开口，所述第一光刻开口暴露出部分第一掩膜层表面；以所述第一图形化层为掩膜，刻蚀第一掩膜层，在第一掩膜层内形成第一槽。
7.根据权利要求1所述的图形化方法，其特征在于，所述第二槽的形成方法包括：在所述第一掩膜层和填充层上形成第一阻挡层，所述第一阻挡层内具有多个沿第一方向排布的分立的第一开口，所述第一开口暴露出部分填充层和部分第一掩膜层表面；形成第一阻挡层后，以所述第一阻挡层为掩膜，刻蚀去除第一开口暴露出的第一掩膜层和填充层，在相邻第一凹槽之间形成多个相互分立且沿第一方向平行排布的第二槽；刻蚀去除部分第一掩膜层和部分填充层后，去除第一阻挡层。
8.根据权利要求7所述的图形化方法，其特征在于，所述第一阻挡层的形成方法包括：在第一掩膜层和填充层上形成初始第一阻挡层；在初始第一阻挡层上形成第二图形化层，所述第二图形化层内具有多个沿第一方向排布的分立的第二光刻开口，所述第二光刻开口暴露部分初始第一阻挡层表面；以第二图形化层为掩膜刻蚀初始第一阻挡层，直至暴露出部分填充层和部分第一掩膜层表面，使初始第一阻挡层形成第一阻挡层；以第一图形化层为掩膜刻蚀初始第一阻挡层后，去除第二图形化层。
9.根据权利要求7所述的图形化方法，其特征在于，所述第一阻挡层的材料包括：底部抗反射涂层材料、有机平坦层材料或者旋涂碳材料中的一种或多种。
10.根据权利要求8所述的图形化方法，其特征在于，形成填充层后，形成第一阻挡层前，在第一掩膜层和填充层上形成第一停止层；所述第一开口暴露出部分填充层和部分第一掩膜层上的第一停止层表面。
11.根据权利要求10所述的图形化方法，其特征在于，所述第一停止层的材料包括氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
12.根据权利要求1所述的图形化方法，其特征在于，所述隔离侧墙的形成方法包括：在所述第二槽底部和侧壁、填充层上和第一掩膜层上形成初始隔离侧墙材料层；回刻蚀所述初始隔离侧墙材料层，直至暴露出第一掩膜层和填充层表面，形成所述隔离侧墙。
13.根据权利要求12所述的图形化方法，其特征在于，形成所述初始隔离侧墙材料层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种或多种。
14.根据权利要求1所述的图形化方法，其特征在于，刻蚀去除填充层的工艺对隔离侧墙具有第一刻蚀速率，且对填充层具有第二刻蚀速率，第一刻蚀速率与第二刻蚀速率的比值为1：50～1：100。
15.根据权利要求1所述的图形化方法，其特征在于，还包括：形成第一凹槽和第二凹槽后，刻蚀第一凹槽底部的待刻蚀层，在待刻蚀层的中形成第一目标槽；刻蚀第二凹槽底部的待刻蚀层，在待刻蚀层的中形成第二目标槽；在第一目标槽中形成第一互联层；在第二目标槽中形成第二互联层。
16.根据权利要求1所述的图形化方法，其特征在于，所述填充层覆盖第一掩膜层表面。
17.一种采用权利要求1至16任一项方法所形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910407360.6A CN111952154A (zh) | 2019-05-15 | 2019-05-15 | 图形化方法及其形成的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910407360.6A CN111952154A (zh) | 2019-05-15 | 2019-05-15 | 图形化方法及其形成的半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111952154A true CN111952154A (zh) | 2020-11-17 |
Family
ID=73335536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910407360.6A Pending CN111952154A (zh) | 2019-05-15 | 2019-05-15 | 图形化方法及其形成的半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111952154A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681270A (zh) * | 2012-09-03 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN104347371A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20160240387A1 (en) * | 2015-02-13 | 2016-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method Of Fabricating Semiconductor Device |
| CN109545684A (zh) * | 2017-09-22 | 2019-03-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111834203A (zh) * | 2019-04-22 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
-
2019
- 2019-05-15 CN CN201910407360.6A patent/CN111952154A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681270A (zh) * | 2012-09-03 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN104347371A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20160240387A1 (en) * | 2015-02-13 | 2016-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method Of Fabricating Semiconductor Device |
| CN109545684A (zh) * | 2017-09-22 | 2019-03-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111834203A (zh) * | 2019-04-22 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111640656B (zh) | 半导体器件及其形成方法 | |
| CN108417631B (zh) | 鳍状结构旁的绝缘层和移除鳍状结构的方法 | |
| CN112151608B (zh) | 半导体结构及其形成方法 | |
| CN111834203B (zh) | 半导体器件及其形成方法 | |
| US11251044B2 (en) | Semiconductor devices and fabrication methods thereof | |
| CN111640659B (zh) | 半导体器件及其形成方法 | |
| KR102327667B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111640665B (zh) | 半导体器件及其形成方法 | |
| CN111640666B (zh) | 半导体器件及其形成方法 | |
| CN111640664B (zh) | 半导体器件及其形成方法 | |
| CN111640667B (zh) | 半导体器件及其形成方法 | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN111986989B (zh) | 半导体结构及其形成方法 | |
| CN111834212B (zh) | 半导体器件及其形成方法 | |
| CN112053947B (zh) | 图形化方法及其形成的半导体器件 | |
| CN111952154A (zh) | 图形化方法及其形成的半导体器件 | |
| CN111834213A (zh) | 半导体器件及其形成方法 | |
| CN111668155B (zh) | 图形化方法及其形成的半导体器件 | |
| CN111952170B (zh) | 半导体器件及其形成方法 | |
| CN111640653B (zh) | 半导体结构及其形成方法 | |
| CN111668091B (zh) | 半导体器件及其形成方法 | |
| CN112086346B (zh) | 半导体器件及其形成方法 | |
| CN111668156B (zh) | 图形化方法及其形成的半导体器件 | |
| CN118039461A (zh) | 图形化方法 | |
| CN111640668A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |