CN104347371A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN104347371A CN104347371A CN201310315297.6A CN201310315297A CN104347371A CN 104347371 A CN104347371 A CN 104347371A CN 201310315297 A CN201310315297 A CN 201310315297A CN 104347371 A CN104347371 A CN 104347371A
- Authority
- CN
- China
- Prior art keywords
- layer
- etched
- formation method
- patterned masking
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 348
- 230000000873 masking effect Effects 0.000 claims description 78
- 239000000463 material Substances 0.000 claims description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 49
- 239000013047 polymeric layer Substances 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000003989 dielectric material Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 230000003667 anti-reflective effect Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000460 chlorine Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910003855 HfAlO Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052794 bromium Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 238000011010 flushing procedure Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供衬底，所述衬底表面具有待刻蚀层；在待刻蚀层表面形成第一图形化掩膜层，所述第一图形沿第一方向的尺寸和间距等于在第一方向上待刻蚀图形的长度和间距；以第一图形化掩膜层为掩膜刻蚀待刻蚀层，形成凹槽；在衬底表面形成与第一图形化掩膜层的表面齐平的介质层；刻蚀第一图形化掩膜层和介质层，形成第二图形化掩膜层，所述第二图形沿第二方向的尺寸和间距等于在第二方向上待刻蚀图形的宽度和间距，所述待刻蚀图形的宽度小于待刻蚀图形的长度；以第二图形化掩膜层为掩膜，刻蚀待刻蚀层，形成待刻蚀图形。所述半导体结构的形成方法可以提高最终形成的待刻蚀图形的准确性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体器件关键尺寸的减小，传统光刻工艺条件下利用一个掩膜版作为掩膜形成图形化工艺遇到了限制，相邻的图形间距过小，由于光学邻近效应，会出现相邻图形粘连的现象。
利用双重图形化(Double patterning)方法可以解决以上所述的问题。
双重图形化方法是将需要形成的掩膜图形拆分成两套图形，分别为第一图形和第二图形，然后分别在掩膜层上进行第一次图形化形成第一图形，进行第二次图形化形成第二图形，最终形成完整的掩膜图形。通过这样双重图形化的方法可以避免出现在曝光过程中由于相邻图形间距过小而导致的光学邻近效应。
现有技术中，通常采用双图形化方法形成长条状栅极。
具体的，请参考图1～图4，为现有技术形成长条状栅极的示意图。
请参考图1，在位于衬底（图中未示出）表面的多晶硅层（图中未示出）表面形成硬掩膜层20和位于所述硬掩膜层20表面的第一图形化的光刻胶层30。所述第一图形化光刻胶层30在宽度方向上定义了长条栅极的宽度和相邻两个长条栅极之间的距离。
请参考图2，以所述第一图形化光刻胶层30（请参考图1）为掩膜，对硬掩膜层20（请参考图1）进行刻蚀，之后去除第一图形化的光刻胶层30（请参考图1），形成第一图形化硬掩膜层20a，暴露出部分多晶硅层10的表面。
请参考图3，在所述多晶硅层10（请参考图2）表面形成介质层30，在所述介质层30表面形成第二图形化光刻胶层40。所述第二图形化光刻胶层40在长度方向定义出待形成的栅极的长度和相邻长条状栅极之间的距离。
请参考图4，以所述第二图形化光刻胶层40（请参考图3）为掩膜对介质层30（请参考图3）和第一图形化硬掩膜层20a（请参考图2）进行刻蚀，然后去除所述第二图形化光刻胶层40和介质层30，形成第二图形化硬掩膜层20b。
后续以所述第二图形化掩膜层20b为掩膜，刻蚀所述多晶硅层10，形成长条状的栅极。
然而，发明人发现用以上方法形成的栅极结构尺寸与设计尺寸偏差较大，会影响后续形成的器件性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高长条状栅极尺寸的准确性。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层用于形成待刻蚀图形，所述待刻蚀图形为矩形，所述待刻蚀图形的长度沿第一方向，所述待刻蚀图形的宽度沿第二方向，并且所述待刻蚀图形的长度大于宽度；在所述待刻蚀层表面形成第一图形化掩膜层，所述第一图形化掩膜层具有第一图形，所述第一图形沿第一方向的尺寸等于待刻蚀图形的长度，沿第一方向上的相邻第一图形之间的间距等于第一方向上相邻待刻蚀图形之间的间距；以所述第一图形化掩膜层为掩膜刻蚀所述待刻蚀层，形成凹槽，所述凹槽暴露出部分衬底的表面；在所述衬底表面形成介质层，所述介质层填充满凹槽，并且所述介质层的表面与第一图形化掩膜层的表面齐平；刻蚀所述第一图形化掩膜层和介质层，形成第二图形化掩膜层，所述第二图形化掩膜层具有第二图形，所述第二图形沿第二方向的尺寸等于待刻蚀图形的宽度，沿第二方向上的相邻第二图形之间的间距等于第二方向上相邻待刻蚀图形之间的间距；以所述第二图形化掩膜层为掩膜，刻蚀待刻蚀层，形成待刻蚀图形。
可选的，所述第一图形沿第二方向上的尺寸等于第二方向上的待刻蚀图形的宽度与第二方向上的相邻待刻蚀图形的间距之和。
可选的，所述第二图形沿第一方向上的尺寸等于或大于第一方向上的待刻蚀图形的长度与第一方向上的相邻待刻蚀图形的间距之和。
可选的，所述第一图形化掩膜层的形成方法包括：在所述待刻蚀层表面形成硬掩膜层和位于所述硬掩膜层表面的第一图形化光刻胶层；以所述第一图形化光刻胶层为掩膜，刻蚀所述硬掩膜层，将第一图形转移到所述硬掩膜层上形成第一图形化掩膜层。
可选的，还包括：在刻蚀所述硬掩膜层之前，在所述第一图形化光刻胶层侧壁形成聚合物层。
可选的，所述聚合物层的材料包括碳、氢、氟、溴、氯元素中的一种或多种元素，采用化学气相沉积工艺形成所述聚合物层。
可选的，所述硬掩膜层的材料为氮化硅、氧化硅、氮氧化硅、氮化硼或氮化钛。
可选的，所述待刻蚀层的材料为多晶硅。
可选的，所述介质层的形成方法包括：在所述凹槽内填充介质材料，所述介质材料填充满凹槽并覆盖第一图形化掩膜层；以所述第一图形化掩膜层为停止层，对所述介质材料进行平坦化，使所述介质材料的表面与第一图形化掩膜层的表面齐平，形成介质层。
可选的，所述介质材料的填充工艺为化学气相沉积、炉管沉积、原子层沉积或旋涂工艺。
可选的，所述介质层的材料为底部抗反射材料、有机绝缘材料、氧化硅或氮化硅。
可选的，所述介质层包括：与待刻蚀层表面齐平的第一介质层、位于所述第一介质层表面的与第一图形化掩膜层表面齐平的第二介质层。
可选的，所述第一介质层的材料为底部抗反射材料、有机绝缘材料、氧化硅或氮化硅。
可选的，所述第二介质层的材料为绝缘介质材料、多晶硅或金属。
可选的，所述第二介质层的材料与第一图形化掩膜层的材料相同。
可选的，所述介质层的形成方法包括：在所述凹槽内填充第一介质材料，所述第一介质材料填充满凹槽并覆盖第一图形化掩膜层；以所述第一图形化掩膜层为停止层，对所述第一介质材料进行平坦化；回刻蚀所述第一介质材料，使所述第一介质材料的表面与待刻蚀层表面齐平，形成第一介质层；在所述第一介质层表面形成填充满凹槽并覆盖第一图形化掩膜层的第二介质材料，以所述第一图形化掩膜层为掩膜，对所述第二介质材料进行平坦化，形成第二介质层。
可选的，所述第二图形化掩膜层的形成方法包括：在第一图形化掩膜层和与所述第一图形化掩膜层表面齐平的介质层表面形成第二图形化光刻胶层；以所述第二图形化光刻胶层为掩膜，刻蚀所述介质层和第一图形化掩膜层，形成第二图形化掩膜层。
可选的，所述第二图形化光刻胶层横跨所述第一图形化掩膜层，并且所述第二图形化光刻胶层沿长度方向的两端均位于所述介质层表面。
可选的，所述衬底包括半导体衬底和位于所述半导体衬底表面的刻蚀阻挡层。
可选的，所述刻蚀阻挡层的材料为SiO2、Si3N4、SiON、HfO2、La2O3、HfSiON、HfAlO2、Al2O3、TiN或TaN。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在所述待刻蚀层表面形成第一图形化掩膜层，所述第一图形化掩膜层的第一图形沿第一方向的尺寸等于待刻蚀图形的长度，沿第一方向上的相邻第一图形之间的间距等于第一方向上相邻待刻蚀图形之间的间距，然后以所述第一图形化掩膜层为掩膜刻蚀所述待刻蚀层；然后在所述待刻蚀层表面形成第二图形化掩膜层，第二图形化掩膜层具有第二图形，所述第二图形沿第二方向的尺寸等于待刻蚀图形的宽度，沿第二方向上的相邻第二图形之间的间距等于第二方向上相邻待刻蚀图形之间的间距。所以，在以第一图形化掩膜层为掩膜刻蚀时，由于所述第一图形化掩膜的长度尺寸较大，图形的收缩效应较小，从而刻蚀所述待刻蚀图形沿第一方向上的长度和相邻待刻蚀图形的间距的尺寸较为准确。
进一步的，本发明的技术方案在介质层和第一图形化掩膜层表面形成第二图形化光刻胶层，然后以所述第二图形化光刻胶层为掩膜刻蚀所述介质层和第一图形化掩膜层，形成第二图形化掩膜层。其中所述第二图形化光刻胶层横跨所述第一图形化掩膜层，并且所述第二图形化光刻胶层沿第一方向的两端均位于介质层表面。可以使形成的第二图形化掩膜层在第一方向上的尺寸大于待刻蚀图形在第一方向上的长度与间距的尺寸之和，从而避免后续刻蚀待刻蚀层的过程中形成的待刻蚀图形的长度方向上产生线端收缩效应，可以提高刻蚀图形的准确性。
附图说明
图1至图4是本发明的现有技术的栅极形成过程的结构示意图；
图5至图21是本发明的实施例的半导体结构形成过程的示意图。
具体实施方式
如背景技术中所述，现有技术形成长条状栅极的尺寸与设计尺寸偏差较大，会影响后续形成的器件的性能。
研究发现，由于现有技术中待刻蚀形成的长条状栅极的宽度尺寸很小，刻蚀的过程中，在栅极的长度方向会发生明显的收缩效应（线端收缩效应），使得实际刻蚀得到的栅极长度小于掩膜图形的长度，从而使得形成的长条状栅极的尺寸不精确，影响后续器件的性能。并且，刻蚀过程中，所述栅极的宽度越小，收缩效应越明显。
现有技术中，可以通过对掩膜层的图形进行光学邻近校正以抵消线端收缩效应，例如在增加掩膜图形在长度方向上的尺寸，从而抵消线端收缩效应，使实际获得的栅极尺寸与设计值相符。但是，随着芯片集成度的提高，相邻图形之间的间距越来越小，对掩膜层的图形进行光学邻近校正可能会导致掩膜图形之间间距更小甚至使掩膜图形之间发生粘连，造成更显著的光学邻近效应，使刻蚀形成的图形不准确。
本发明的技术方案，提出一种半导体结构的形成方法，可以有效改善现有技术中的线端收缩效应，提高刻蚀图形的准确性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
请参考图5，提供衬底，所述衬底包括半导体衬底100和位于所述半导体衬底表面的刻蚀阻挡层101，所述衬底表面具有待刻蚀层200。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
所述刻蚀阻挡层101的材料为SiO2、Si3N4、SiON、HfO2、La2O3、HfSiON、HfAlO2、Al2O3、TiN或TaN。所述刻蚀阻挡101用于在后续刻蚀工艺中保护所述半导体衬底100，避免对半导体衬底100造成过刻蚀。
在本发明的其他实施例中，所述衬底可以仅包括所述半导体衬底100。在本发明的其他实施例中，所述衬底还可以具有鳍部结构，后续再所述衬底上形成鳍式场效应晶体管的栅极结构。
所述待刻蚀层200的材料为多晶硅层，后续刻蚀所述待刻蚀层200，形成待刻蚀图形。所述待刻蚀图形为矩形，所述待刻蚀图形的长度沿第一方向，所述待刻蚀图形的宽度沿第二方向，并且所述待刻蚀图形的长度大于宽度。所述待刻蚀图形可以是多晶硅栅极，或者是后栅工艺中的多晶硅伪栅极。所述待刻蚀层200与衬底之间还可以具有栅介质材料层，或者所述刻蚀阻挡层直接作为栅介质材料层。
在本发明的其他实施例中，所述待刻蚀层200可以其他材料，例如单晶硅、金属、介质材料等。
请参考图6和图7，在所述待刻蚀层表面形成硬掩膜层300和位于所述硬掩膜层300表面的第一图形化光刻胶层400。其中，图6为俯视示意图，图7为图6沿割线AA’方向的剖面示意图。
所述硬掩膜层300的材料为氮化硅、氧化硅、氮氧化硅、氮化硼或氮化钛等材料。本实施例中，所述硬掩膜层300的材料为氮化硅。
在所述硬掩膜层300表面旋涂形成光刻胶层，然后对所述光刻胶层进行曝光显影形成第一图形化光刻胶层400。后续将所述第一图形化光刻胶层400的图形转移到硬掩膜层300上，形成第一图形化硬掩膜层。请参考图6，所述第一图形定义了后续形成的待刻蚀图形在第一方向（Y方向）上的尺寸（长度）和第一方向上的相邻待刻蚀图形的间距。
请参考图8和图9，在所述第一图形化光刻胶层400侧壁形成聚合物层401。其中，图9为图8沿割线BB’方向的剖面示意图。
在本实施例中，还在所述第一图形化光刻胶层400的侧壁表面形成聚合物层401，以抵消后续刻蚀过程中的收缩效应。如果不形成所述聚合物层时，采用所述第一图形化光刻胶层400作为掩膜刻蚀硬掩膜层300，由于刻蚀过程会对所述第一图形化光刻胶层400的侧壁造成损伤，使所述第一图形化光刻胶层400的尺寸缩小，从而在硬掩膜层300上形成的第一图形的尺寸会小于最初的第一图形化光刻胶层400的图形的尺寸。本实施例中，在第一图形化光刻胶层400的侧壁形成聚合物层401，在刻蚀过程中保护可以第一图形化光刻胶层400的侧壁，同时对第一图形的尺寸进行了补偿，从而能够抵消收缩效应对图形尺寸的影响，使得最终刻蚀硬掩膜层300形成的第一图形的尺寸较为准确。
聚合物层401的材料包括碳、氢、氟、溴、氯元素中的一种或多种元素，采用化学气相沉积工艺形成所述聚合物层401。所述聚合物层401的厚度为
聚合物层401的形成工艺中，反应压强为5毫托～100毫托，激发功率为100W～1500W，偏置电压为0～100V，反应气体包括：CH4、HBr、Cl2、O2、He或H2中的一种或几种。
如果直接将光刻胶层的图形尺寸增加补偿的过程中，会导致曝光工艺窗口过小，无法形成准确的第一图形。采用聚合物层对第一图形的尺寸进行补充，可以通过沉积均匀的聚合物层，可以方便的缩小第一图形的尺寸，并且不会增加曝光的难度。
在其它实施例中，也可以不形成所述聚合物层401。
请参考图10和图11，以所述第一图形化光刻胶层400和聚合物层401（请参考图8）为掩膜，刻蚀所述硬掩膜层300（请参考图8），将第一图形转移到所述硬掩膜层上形成第一图形化掩膜层301，然后去除所述第一图形化光刻胶层400和聚合物层401。其中，图11为图10沿割线CC’方向的剖面示意图。
具体的，采用干法刻蚀工艺刻蚀所述硬掩膜层300（请参考图8），将第一图形转移到所述硬掩膜层300上，形成第一图形化掩膜层301。所述第一图形化硬掩膜层301覆盖部分待刻蚀层200的表面，所述第一图形化硬掩膜层301具有第一图形，所述第一图形沿第一方向（Y方向）的尺寸Y1等于待刻蚀图形的长度，沿第一方向上的相邻第一图形之间的间距D1等于第一方向上相邻待刻蚀图形之间的间距，所述第一图形沿第二方向（X方向）上的尺寸等于第二方向（X方向）上的待刻蚀图形的宽度与第二方向上的相邻待刻蚀图形的间距之和。
所述第一图形在宽度方向上的尺寸大于后续形成的若干待刻蚀图形的宽度之和，所以所述第一图形在第一方向（Y方向）和第二方向（X方向）上的尺寸都较大，所以后续以所述第一图形化掩膜层301为掩膜刻蚀所述待刻蚀层200时，图形的收缩效应较小，从而刻蚀所述待刻蚀图形在Y方向上的长度Y1和间距D1的尺寸较为准确。
在本发明的其他实施例中，在形成所述第一图形化掩膜层301之后，可以保留所述第一图形化光刻胶层400和聚合物层401，后续以所述第一图形化光刻胶层400、聚合物层401和第一图形化掩膜层301作为掩膜，刻蚀所述待刻蚀层。
请参考图12和图13，以所述第一图形化掩膜层301为掩膜刻蚀所述待刻蚀层200，形成凹槽210，所述凹槽210暴露出刻蚀阻挡层101的部分表面。其中，图13为图12沿割线DD’方向的剖面示意图。
采用干法刻蚀工艺，刻蚀所述待刻蚀层200（请参考图10），并且以所述刻蚀阻挡层101作为刻蚀停止层，在所述待刻蚀层内形成第一图形，形成第一图形化待刻蚀层201。本实施例中，所述待刻蚀层200的材料为多晶硅，所述干法刻蚀工艺采用的刻蚀气体为SF6、O2、Ar的混合气体，刻蚀腔室的压强设定为5毫托～200毫托。
由于所述第一图形化掩膜层301在Y方向和X方向上的尺寸都比较大，所以以所述第一图形化掩膜层301为掩膜刻蚀所述待刻蚀层200可降低收缩效应的影响，获得的图形尺寸更为准确。
本发明的其他实施例中，在形成所述第一图形化掩膜层301之后，保留所述第一图形化光刻胶层400和聚合物层401（请参考图8），并且以所述第一图形化掩膜层301、第一图形化光刻胶层400和聚合物层401为掩膜刻蚀所述待刻蚀层200，形成第一图形化待刻蚀层201之后，再去除所述第一图形化光刻胶层400和聚合物层401。所述第一图形化光刻胶层400和聚合物层401（请参考图8）在刻蚀过程中，可以保护所述第一图形化掩膜层301，避免在刻蚀过程中，所述第一图形化掩膜层301的厚度减小，影响后续工艺的实现。
请参考图14和图15，在所述刻蚀阻挡层表面形成介质层500，所述介质层填充满凹槽210（请参考图13），并且所述介质层500的表面与第一图形化掩膜层301的表面齐平。图15为图14沿割线EE’方向上的剖面示意图。
所述介质层500的材料可以是底部抗反射材料、有机绝缘材料、氧化硅或氮化硅等介质材料。所述介质层500的材料可以选择与待刻蚀层201之间具有较低刻蚀选择比的材料，减少后续同时刻蚀介质层500和待刻蚀层201过程中的刻蚀速率差。所述介质层500的形成方法可以是化学气相沉积、炉管沉积、原子层沉积或旋涂工艺。
具体的，形成所述介质层500的方法包括：在所述凹槽210（请参考图13）内填充介质材料，所述介质材料填充满凹槽210并覆盖所述第一图形化掩膜层301；以所述第一图形化掩膜层301为停止层，对所述介质材料进行平坦化，使所述介质材料的表面与第一图形化掩膜层301的表面齐平，形成介质层500。
所述介质层500填充满沟槽210，可以保护所述第一图形化待刻蚀层201的侧壁和第一图形化掩膜层301的侧壁。在后续形成第二图形化掩膜层的时候，使所述第一图形化待刻蚀层201和第一图形化掩膜层301的侧壁不会受到损伤，从而确保待刻蚀图形的长度Y1和间距D1不发生变化。
在本发明的其他实施例中，所述介质层500包括位于所述凹槽210内、表面与第一图形化待刻蚀层201齐平的第一介质层、位于所述第一介质层表面与第一图形化掩膜层301表面齐平的第二介质层。所述第一介质层的材料为底部抗反射材料、有机绝缘材料、氧化硅或氮化硅，所述第二介质层的材料为绝缘介质材料、多晶硅或金属。并且，所述第二介质层的材料与第一图形化掩膜层301的材料相同，后续在刻蚀所述介质层和第一图形化掩膜层，形成第二图形化掩膜层的过程中，可以保证所述第二介质层的刻蚀速率与第一图形化掩膜层的刻蚀速率相同，从而可以提高后续形成的第二图形化掩膜层的图形准确性。
具体的，形成所述第一介质层和第二介质层的方法包括：在所述凹槽内填充第一介质材料，所述第一介质材料填充满凹槽并覆盖第一图形化掩膜层；以所述第一图形化掩膜层为停止层，对所述第一介质材料进行平坦化；回刻蚀所述第一介质材料，使所述第一介质材料的表面与待刻蚀层表面齐平，形成第一介质层；在所述第一介质层表面形成填充满凹槽并覆盖第一图形化掩膜层的第二介质材料，以所述第一图形化掩膜层为掩膜，对所述第二介质材料进行平坦化，形成第二介质层。
请参考图16和图17，在所述表面齐平的介质层500和第一图形化掩膜层301表面形成第二图形化光刻胶层410。其中，图17为图16沿割线FF’方向的剖面示意图。
所述第二图形化光刻胶层410定义了后续形成的待刻蚀图形在第二方向（X方向）上的尺寸（宽度）X1和相邻待刻蚀图形在第二方向（X方向）上的间距D2。本实施例中，所述第二图形化光刻胶层410的图形为长条状，并且所述长条状图形的长度方向沿Y方向，横跨所述第一图形化掩膜层301，并且所述长条状图形沿长度方向的两端均位于所述介质层500表面，可以使形成的第二图形化掩膜层在长度方向上的尺寸大于待刻蚀图形在长度方向上的尺寸，从而避免后续刻蚀待刻蚀层的过程中形成的待刻蚀图形的长度方向上产生线端收缩效应，可以提高刻蚀图形的准确性。
在本发明的其他实施例中，还可以在所述第二图形化光刻胶层410侧壁表面形成聚合物层，以保护所述第二图形化光刻胶层的图形尺寸不发生变化，使后续形成的第二图形化掩膜层的尺寸更准确。
请参考图18和图19，以所述第二图形化光刻胶层410（请参考图16）为掩膜，刻蚀所述介质层500（请参考图16）和第一图形化掩膜层410（请参考图16），形成第二图形化掩膜层。其中，图19为图18沿割线GG’方向的剖面示意图。
请参考图19，由于所述第二图形化光刻胶层410部分位于介质层500表面，所以刻蚀所述介质层500和第一图形化掩膜层301之后形成的第二图形化掩膜层包括：位于所述第二图形化光刻胶层410下方的第一部分介质层501和部分第一图形化掩膜层302。所述第二图形化掩膜层暴露出部分第一图形化待刻蚀层201和与所述第一图形化待刻蚀层201表面齐平的第二部分介质层502。所述第二图形化掩膜层具有第二图形，所述第二图形沿第二方向（X方向）的尺寸等于待刻蚀图形的宽度，沿第二方向上的相邻第二图形之间的间距等于第二方向上相邻待刻蚀图形之间的间距，所述第二图形沿第一方向上的尺寸等于或大于第一方向上的待刻蚀图形的长度与第一方向上的相邻待刻蚀图形的间距之和。
由于所述第二图形化掩膜层的沿长度方向的顶端位置位于第一图形化待刻蚀层201沿长度方向的顶端位置外侧，所述第一图形化待刻蚀层201沿X方向上的两端侧壁被所述第一部分介质层501保护，在后续刻蚀过程中不会被刻蚀到，所以可以避免后续形成的待刻蚀图形的长度变小。
请参考图20和图21，以所述第二图形化光刻胶层410（请参考图19）和第二图形化掩膜层为掩膜，以所述半导体衬底100为刻蚀停止层，刻蚀所述第二部分介质层502和第一图形化待刻蚀层201（请参考图19）形成待刻蚀图形202，并去除所述第二图形化光刻胶层410。图21为图20沿割线HH’方向上的剖面示意图。
所述待刻蚀图形202和第一部分介质层501构成长条形图案。所述第一部分介质层501可以作为相邻待刻蚀图形202之间的隔离结构。
所述待刻蚀图形202可以作为晶体管的栅极结构。后续可以在待刻蚀图形202两侧形成侧墙，所述第二图形化掩膜层可以在后续侧墙形成过程中，保护栅极不被刻蚀。
与现有技术相比，本实施例中，形成所述半导体结构的方法可以有效改善刻蚀图形线端收缩效应，可以提高形成的待刻蚀图形的准确度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层用于形成待刻蚀图形，所述待刻蚀图形为矩形，所述待刻蚀图形的长度沿第一方向，所述待刻蚀图形的宽度沿第二方向，并且所述待刻蚀图形的长度大于宽度；
在所述待刻蚀层表面形成第一图形化掩膜层，所述第一图形化掩膜层具有第一图形，所述第一图形沿第一方向的尺寸等于待刻蚀图形的长度，沿第一方向上的相邻第一图形之间的间距等于第一方向上相邻待刻蚀图形之间的间距；
以所述第一图形化掩膜层为掩膜刻蚀所述待刻蚀层，形成凹槽，所述凹槽暴露出部分衬底的表面；
在所述衬底表面形成介质层，所述介质层填充满凹槽，并且所述介质层的表面与第一图形化掩膜层的表面齐平；
刻蚀所述第一图形化掩膜层和介质层，形成第二图形化掩膜层，所述第二图形化掩膜层具有第二图形，所述第二图形沿第二方向的尺寸等于待刻蚀图形的宽度，沿第二方向上的相邻第二图形之间的间距等于第二方向上相邻待刻蚀图形之间的间距；
以所述第二图形化掩膜层为掩膜，刻蚀待刻蚀层，形成待刻蚀图形。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一图形沿第二方向上的尺寸等于第二方向上的待刻蚀图形的宽度与第二方向上的相邻待刻蚀图形的间距之和。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二图形沿第一方向上的尺寸等于或大于第一方向上的待刻蚀图形的长度与第一方向上的相邻待刻蚀图形的间距之和。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一图形化掩膜层的形成方法包括：在所述待刻蚀层表面形成硬掩膜层和位于所述硬掩膜层表面的第一图形化光刻胶层；以所述第一图形化光刻胶层为掩膜，刻蚀所述硬掩膜层，将第一图形转移到所述硬掩膜层上形成第一图形化掩膜层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，还包括：在刻蚀所述硬掩膜层之前，在所述第一图形化光刻胶层侧壁形成聚合物层。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述聚合物层的材料包括碳、氢，氟、溴、氯元素中的一种或多种元素，采用化学气相沉积工艺形成所述聚合物层。
7.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的材料为氮化硅、氧化硅、氮氧化硅、氮化硼或氮化钛。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层的材料为多晶硅。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的形成方法包括：在所述凹槽内填充介质材料，所述介质材料填充满凹槽并覆盖第一图形化掩膜层；以所述第一图形化掩膜层为停止层，对所述介质材料进行平坦化，使所述介质材料的表面与第一图形化掩膜层的表面齐平，形成介质层。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述介质材料的填充工艺为化学气相沉积、炉管沉积、原子层沉积或旋涂工艺。
11.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述介质层的材料为底部抗反射材料、有机绝缘材料、氧化硅或氮化硅。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括：与待刻蚀层表面齐平的第一介质层、位于所述第一介质层表面的与第一图形化掩膜层表面齐平的第二介质层。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料为底部抗反射材料、有机绝缘材料、氧化硅或氮化硅。
14.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第二介质层的材料为绝缘介质材料、多晶硅或金属。
15.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第二介质层的材料与第一图形化掩膜层的材料相同。
16.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述介质层的形成方法包括：在所述凹槽内填充第一介质材料，所述第一介质材料填充满凹槽并覆盖第一图形化掩膜层；以所述第一图形化掩膜层为停止层，对所述第一介质材料进行平坦化；回刻蚀所述第一介质材料，使所述第一介质材料的表面与待刻蚀层表面齐平，形成第一介质层；在所述第一介质层表面形成填充满凹槽并覆盖第一图形化掩膜层的第二介质材料，以所述第一图形化掩膜层为掩膜，对所述第二介质材料进行平坦化，形成第二介质层。
17.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二图形化掩膜层的形成方法包括：在第一图形化掩膜层和与所述第一图形化掩膜层表面齐平的介质层表面形成第二图形化光刻胶层；以所述第二图形化光刻胶层为掩膜，刻蚀所述介质层和第一图形化掩膜层，形成第二图形化掩膜层。
18.根据权利要求17所述的半导体结构的形成方法，其特征在于，所述第二图形化光刻胶层横跨所述第一图形化掩膜层，并且所述第二图形化光刻胶层沿长度方向的两端均位于所述介质层表面。
19.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括半导体衬底和位于所述半导体衬底表面的刻蚀阻挡层。
20.根据权利要求19所述的半导体结构的形成方法，其特征在于，所述刻蚀阻挡层的材料为SiO2、Si3N4、SiON、HfO2、La2O3、HfSiON、HfAlO2、Al2O3、TiN或TaN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310315297.6A CN104347371B (zh) | 2013-07-24 | 2013-07-24 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310315297.6A CN104347371B (zh) | 2013-07-24 | 2013-07-24 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347371A true CN104347371A (zh) | 2015-02-11 |
| CN104347371B CN104347371B (zh) | 2017-06-13 |
Family
ID=52502750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310315297.6A Active CN104347371B (zh) | 2013-07-24 | 2013-07-24 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347371B (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486365A (zh) * | 2015-08-26 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN110896051A (zh) * | 2018-09-13 | 2020-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
| CN110957209A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 多重图形化方法及存储器的形成方法 |
| CN111063655A (zh) * | 2018-10-17 | 2020-04-24 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
| CN111435651A (zh) * | 2019-01-11 | 2020-07-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111508929A (zh) * | 2020-04-17 | 2020-08-07 | 北京北方华创微电子装备有限公司 | 图形片及半导体中间产物 |
| CN111640658A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640665A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640669A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640657A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640660A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111668155A (zh) * | 2019-03-07 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111834212A (zh) * | 2019-04-23 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111952154A (zh) * | 2019-05-15 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN112670175A (zh) * | 2020-12-24 | 2021-04-16 | 长江先进存储产业创新中心有限责任公司 | 半导体结构的制作方法 |
| CN112992784A (zh) * | 2019-12-02 | 2021-06-18 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN113707659A (zh) * | 2020-05-22 | 2021-11-26 | 长鑫存储技术有限公司 | 半导体器件中孔、半导体器件的制备方法及半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127429A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN1721986A (zh) * | 2004-04-08 | 2006-01-18 | 三星电子株式会社 | 掩膜图案及其形成方法、涂料组合物的制备方法、和制造半导体器件的方法 |
| CN1734352A (zh) * | 2004-07-22 | 2006-02-15 | 三星电子株式会社 | 用于半导体器件制造的掩模图形及形成掩模图形的方法以及制造精细地构图的半导体器件的方法 |
| US7923305B1 (en) * | 2010-01-12 | 2011-04-12 | Sandisk 3D Llc | Patterning method for high density pillar structures |
| CN102651312A (zh) * | 2011-02-24 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法 |
-
2013
- 2013-07-24 CN CN201310315297.6A patent/CN104347371B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127429A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN1721986A (zh) * | 2004-04-08 | 2006-01-18 | 三星电子株式会社 | 掩膜图案及其形成方法、涂料组合物的制备方法、和制造半导体器件的方法 |
| CN1734352A (zh) * | 2004-07-22 | 2006-02-15 | 三星电子株式会社 | 用于半导体器件制造的掩模图形及形成掩模图形的方法以及制造精细地构图的半导体器件的方法 |
| US7923305B1 (en) * | 2010-01-12 | 2011-04-12 | Sandisk 3D Llc | Patterning method for high density pillar structures |
| CN102651312A (zh) * | 2011-02-24 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法 |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486365A (zh) * | 2015-08-26 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN110896051A (zh) * | 2018-09-13 | 2020-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
| CN110896051B (zh) * | 2018-09-13 | 2022-06-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
| CN110957209B (zh) * | 2018-09-26 | 2021-12-24 | 长鑫存储技术有限公司 | 多重图形化方法及存储器的形成方法 |
| CN110957209A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 多重图形化方法及存储器的形成方法 |
| CN111063655A (zh) * | 2018-10-17 | 2020-04-24 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
| CN111435651A (zh) * | 2019-01-11 | 2020-07-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111435651B (zh) * | 2019-01-11 | 2024-02-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111640660B (zh) * | 2019-03-01 | 2023-04-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640657B (zh) * | 2019-03-01 | 2023-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640660A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640669B (zh) * | 2019-03-01 | 2023-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640657A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640665B (zh) * | 2019-03-01 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640658A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640658B (zh) * | 2019-03-01 | 2023-04-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640665A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640669A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111668155B (zh) * | 2019-03-07 | 2023-04-28 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111668155A (zh) * | 2019-03-07 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111834212A (zh) * | 2019-04-23 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111952154A (zh) * | 2019-05-15 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN112992784B (zh) * | 2019-12-02 | 2024-01-12 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112992784A (zh) * | 2019-12-02 | 2021-06-18 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN111508929B (zh) * | 2020-04-17 | 2022-02-22 | 北京北方华创微电子装备有限公司 | 图形片及半导体中间产物 |
| CN111508929A (zh) * | 2020-04-17 | 2020-08-07 | 北京北方华创微电子装备有限公司 | 图形片及半导体中间产物 |
| US12106970B2 (en) | 2020-04-17 | 2024-10-01 | Beijing Naura Microelectronics Equipment Co., Ltd. | Pattern sheet, semiconductor intermediate product, and hole etching method |
| CN113707659A (zh) * | 2020-05-22 | 2021-11-26 | 长鑫存储技术有限公司 | 半导体器件中孔、半导体器件的制备方法及半导体器件 |
| CN113707659B (zh) * | 2020-05-22 | 2023-12-12 | 长鑫存储技术有限公司 | 半导体器件中孔、半导体器件的制备方法及半导体器件 |
| CN112670175A (zh) * | 2020-12-24 | 2021-04-16 | 长江先进存储产业创新中心有限责任公司 | 半导体结构的制作方法 |
| CN112670175B (zh) * | 2020-12-24 | 2024-05-03 | 长江先进存储产业创新中心有限责任公司 | 半导体结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347371B (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104347371A (zh) | 半导体结构的形成方法 | |
| US10854605B2 (en) | Replacement gate process for FinFET | |
| CN109786458B (zh) | 半导体器件及其形成方法 | |
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| US10714613B2 (en) | Semiconductor device | |
| US20180308746A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN103794476A (zh) | 自对准三重图形的形成方法 | |
| CN107768308B (zh) | 半导体结构及其形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| US20230238245A1 (en) | Semiconductor structure and forming method thereof | |
| CN106033742A (zh) | 半导体结构的形成方法 | |
| CN113555285A (zh) | 半导体结构的形成方法 | |
| CN104966669A (zh) | 一种全包围栅结构的制造方法 | |
| US20210183655A1 (en) | Semiconductor structure and formation method thereof | |
| CN108155149B (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN102194698B (zh) | 半导体元件的形成方法 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| CN107785318B (zh) | 半导体结构的制造方法 | |
| US10755943B2 (en) | Method for manufacturing semiconductor device | |
| CN107968053B (zh) | 半导体器件及其形成方法 | |
| CN104103589B (zh) | 一种晶体管制造方法 | |
| KR101045092B1 (ko) | 반도체 소자 제조 방법 | |
| CN111952357B (zh) | 半导体器件及其形成方法 | |
| CN107452680A (zh) | 半导体装置及其制造方法 | |
| CN104425223B (zh) | 图形化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |