CN111435651A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN111435651A CN111435651A CN201910027655.0A CN201910027655A CN111435651A CN 111435651 A CN111435651 A CN 111435651A CN 201910027655 A CN201910027655 A CN 201910027655A CN 111435651 A CN111435651 A CN 111435651A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- mask
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 106
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000010410 layer Substances 0.000 claims abstract description 585
- 239000000463 material Substances 0.000 claims abstract description 126
- 229910052751 metal Inorganic materials 0.000 claims abstract description 113
- 239000002184 metal Substances 0.000 claims abstract description 113
- 230000000903 blocking effect Effects 0.000 claims abstract description 108
- 238000005530 etching Methods 0.000 claims abstract description 70
- 230000008569 process Effects 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 238000012546 transfer Methods 0.000 claims description 59
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000003667 anti-reflective effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底、位于衬底上的介质层、位于介质层上的介质掩膜材料层以及位于介质掩膜材料层上的图形定义层；在图形定义层上形成多个分立的图形掩膜层；以图形掩膜层为掩膜刻蚀图形定义层，形成金属阻断层；图形化介质掩膜材料层，形成介质掩膜层；形成介质掩膜层后，以金属阻断层和介质掩膜层为掩膜刻蚀介质层，在介质层中形成多个介质凹槽以及位于介质凹槽之间的介质隔层，介质隔层顶面与介质掩膜层底面齐平，且在刻蚀介质层的过程中，刻蚀工艺对介质层的刻蚀速率大于对金属阻挡层的刻蚀速率。后续填充在介质凹槽中的导电材料不易相接触，实现了器件的隔离，优化了半导体结构的电学性能。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路的集成度不断提高，集成电路向亚微米、深亚微米方向快速发展，其图案线宽也将越来越细，这对半导体工艺提出了更高的要求。因此，对如何实现细线宽图案进行深入研究以适应半导体工艺的新要求已成为一个刻不容缓的课题。
光刻技术(Lithograph)是实现集成电路图案的关键工艺技术。在光刻技术中，将感光材料(光刻胶)涂覆于基底的薄膜上，采用与光刻胶感光特性相应的波段的光，透过具有特定图案的掩膜板照射至光刻胶表面，经显影后形成与掩膜板上的图案相对应的光刻胶图形。在集成电路的后续工艺中，以此光刻胶图形作为阻挡层对其下的薄膜进行选择性刻蚀，便可以将掩膜板上的图案完整地转移到基底的薄膜上。集成电路的图案线宽越细，要求光刻胶的成像分辨率越高，而光刻胶的成像分辨率与曝光光源的波长成反比，因此，缩小曝光光源的波长成为实现细线宽图案的主要途径。
目前，随着集成电路的发展，光刻技术经历了G线光刻(436nm)、I线光刻(365nm)、KrF深紫外光刻(248nm)以及ArF深紫外光刻(193nm)等发展历程。曝光光源的种类包括近紫外光(NearUltra-Violet，NUV)、中紫外光(MidUltra-Violet，MUV)、深紫外光(DeepUltra-Violet，DUV)、极紫外光(Extreme Ultraviolet Lithography，EUV)等多种。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的介质层、位于所述介质层上的介质掩膜材料层以及位于所述介质掩膜材料层上的图形定义层；在所述图形定义层上形成多个分立的图形掩膜层；以所述图形掩膜层为掩膜刻蚀所述图形定义层，形成金属阻断层；图形化所述介质掩膜材料层，形成介质掩膜层；形成介质掩膜层后，以所述金属阻断层和介质掩膜层为掩膜刻蚀所述介质层，在所述介质层中形成多个介质凹槽以及位于所述介质凹槽之间的介质隔层，所述介质隔层的顶面与所述介质掩膜层的底面齐平，且在刻蚀所述介质层的过程中，刻蚀工艺对所述介质层的刻蚀速率大于对所述金属阻挡层的刻蚀速率。
可选的，所述金属阻断层的材料为无定形硅、氮化硅或氮化钛。
可选的，所述金属阻断层的厚度为30纳米至100纳米。
可选的，采用干法刻蚀工艺刻蚀所述图形定义层，形成所述金属阻断层。
可选的，所述图形掩膜层的材料包括氮化硅和氮氧化硅中的一种或两种。
可选的，所述图形掩膜层的厚度为20纳米至60纳米。
可选的，形成多个分立的图形掩膜层的步骤包括：在所述图形定义层上形成具有多个开口的图形转移层；形成覆盖所述图形转移层的图形掩膜材料层；去除露出所述开口的图形掩膜材料层；去除所述图形转移层，形成多个分立的图形掩膜层；所述半导体结构的形成方法还包括：在形成所述金属阻断层后去除所述图形掩膜层。
可选的，采用湿法刻蚀工艺去除所述图形掩膜层。
可选的，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。
可选的，形成具有多个开口的图形转移层的步骤包括：在所述图形定义层上形成图形转移材料层，对所述图形转移材料层进行多次图形转移步骤，形成具有多个开口的图形转移层；所述图形转移步骤包括：在所述图形转移材料层上形成第一底部抗反射层；刻蚀所述第一底部抗反射层，形成剩余第一底部抗反射层和位于所述剩余第一底部抗反射层中的第一通孔；以所述剩余第一底部抗反射层为掩膜刻蚀所述图形转移材料层，形成图形转移层；所述半导体结构的形成方法还包括：形成所述图形转移层后，去除所述剩余第一底部抗反射层。
可选的，采用湿法刻蚀工艺去除所述图形转移层。
可选的，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸稀释溶液。
可选的，图形转移层的材料包括氧化硅或氮氧化硅。
可选的，在形成所述介质凹槽以及位于所述介质凹槽之间的介质隔层后，在所述介质凹槽中填充导电材料。
相应的，本发明实施例还提供一种半导体结构，包括：衬底；介质层，位于所述衬底上；介质掩膜材料层，位于所述介质层上；图形定义层，位于所述介质掩膜材料层上；多个分立的图形掩膜层，位于所述图形定义层上；所述图形定义层中，位于所述图形掩膜层正下方的材料用于作为金属阻断层，所述金属阻断层的被刻蚀难度大于所述介质层的被刻蚀难度。
可选的，所述金属阻断层的厚度为30纳米至100纳米。
可选的，所述金属阻断层的材料为无定形硅、氮化硅或氮化钛。
可选的，所述介质掩膜材料层的材料为氮化硅、氮化钛或无定形碳。
可选的，所述图形掩膜层的材料包括氮化硅和氮氧化硅中的一种或两种。
可选的，所述图形掩膜层的厚度为20纳米至60纳米。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所述基底包括衬底、位于所述衬底上的介质层、位于所述介质层上的介质掩膜材料层，以及位于所述介质掩膜材料层上的图形定义层，在所述图形定义层上形成多个分立的图形掩膜层；以所述图形掩膜层为掩膜刻蚀所述图形定义层，形成金属阻断层；图形化所述介质掩膜材料层，形成介质掩膜层；在后续刻蚀所述介质层的过程中，所述金属阻断层的被刻蚀难度大于所述介质层的被刻蚀难度；以所述金属阻断层为掩膜刻蚀所述介质层时，所述金属阻断层不容易被刻蚀，因此可以起到良好的掩膜作用，在所述介质层中形成多个介质凹槽以及位于介质凹槽之间的介质隔层时，所述介质隔层的顶面与所述介质掩膜层的底面齐平，进而，后续制程在所述介质凹槽中填充导电材料时，所述介质隔层使得各个介质凹槽中导电材料不易相接触，实现了器件的隔离，优化了半导体结构的电学性能。
附图说明
图1至图10是一种半导体结构的形成方法中各步骤对应的结构示意图；
图11至图24是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图10，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，所述半导体结构包括：介质层1、位于所述介质层1上的介质掩膜材料层2以及位于介质掩膜材料层2上的图形定义层3。
参考图2，在所述图形定义层3上形成第一底部抗反射涂层4以及位于所述第一底部抗反射涂层4上的第一光刻胶层5。
参考图3，将所述第一光刻胶层5上的图形转移到所述图形定义层3上，在所述图形定义层3中形成通孔6。
参考图4，在形成有通孔6的图形定义层3上依次形成第一底部抗反射涂层(图未示)和第一光刻胶层(图未示)；将所述第一光刻胶层中的图形转移到所述图形定义层3中，在所述图形定义层3中形成两个通孔6。
在形成两个通孔6后，去除剩余的第一底部抗反射涂层和剩余的第一光刻胶层。
参考图5，在所述图形定义层3中的通孔6中填充阻隔材料，形成所述金属阻断层7。
参考图6和图7，图6为轴侧图，图7为图6中的C向视图，所述C向视图垂直于金属阻断层7的延伸方向。去除所述图形定义层3(如图5所示)，所述金属阻断层7分立的位于所述介质掩膜材料层2上。
参考图8至图10，图8为轴侧示意图，图9为平行于金属阻断层7的延伸方向，在金属阻断层7处的剖面示意图。形成覆盖所述金属阻断层7和介质掩膜材料层2(如图6所示)的第二底部抗反射涂层9和位于所述第二底部抗反射涂层9上的第二光刻胶层(图未示)，将所述第二光刻胶层的图形转移到所述介质掩膜材料层2上，形成介质掩膜层10。以所述介质掩膜层10和金属阻断层7为掩膜刻蚀所述介质层1，在所述介质层1中形成介质凹槽11以及位于所述介质凹槽11之间的介质隔层8。
将第二光刻胶层的图形转移到介质掩膜材料层2上，形成介质掩膜层10时，所述金属阻断层7容易被刻蚀掉一部分；当以所述介质掩膜层10和金属阻断层7为掩膜刻蚀所述介质层1，形成介质凹槽11的过程中，所述金属阻断层7被过早的去除，使得所述介质隔层8顶面低于所述介质层1的顶面，即形成的介质凹槽11的深度低于设计值，后期在所述介质凹槽11中填充导电材料时，导电材料的顶面高于介质隔层8的顶面使得各个介质凹槽11中的导电材料连接，所述介质隔层8不易将各个介质凹槽11中的导电材料隔离开来，所述半导体结构的电学性能不佳。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的介质层、位于所述介质层上的介质掩膜材料层以及位于所述介质掩膜材料层上的图形定义层；在所述图形定义层上形成多个分立的图形掩膜层；以所述图形掩膜层为掩膜刻蚀所述图形定义层，形成金属阻断层；图形化所述介质掩膜材料层，形成介质掩膜层；形成介质掩膜层后，以所述金属阻断层和介质掩膜层为掩膜刻蚀所述介质层，在所述介质层中形成多个介质凹槽以及位于所述介质凹槽之间的介质隔层，所述介质隔层的顶面与所述介质掩膜层的底面齐平，且在刻蚀所述介质层的过程中，刻蚀工艺对所述介质层的刻蚀速率大于对所述金属阻挡层的刻蚀速率。
本发明实施例所述基底包括衬底、位于所述衬底上的介质层、位于所述介质层上的介质掩膜材料层，以及位于所述介质掩膜材料层上的图形定义层，在所述图形定义层上形成多个分立的图形掩膜层；以所述图形掩膜层为掩膜刻蚀所述图形定义层，形成金属阻断层；图形化所述介质掩膜材料层，形成介质掩膜层；在后续刻蚀所述介质层的过程中，所述金属阻断层的被刻蚀难度大于所述介质层的被刻蚀难度；以所述金属阻断层为掩膜刻蚀所述介质层时，所述金属阻断层不容易被刻蚀，因此可以起到良好的掩膜作用，在所述介质层中形成多个介质凹槽以及位于介质凹槽之间的介质隔层时，所述介质隔层的顶面与所述介质掩膜层的底面齐平，进而，后续制程在所述介质凹槽中填充导电材料时，所述介质隔层使得各个介质凹槽中导电材料不易相接触，实现了器件的隔离，优化了半导体结构的电学性能。
图11至图20是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图11，提供基底，所述基底包括衬底(图中未示出)、位于所述衬底上的介质层100、位于所述介质层100上的介质掩膜材料层108以及位于所述介质掩膜材料层108上的图形定义层101。
本实施例中，所述衬底的材料为硅、锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底内还能够形成有元器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。所述衬底表面还能够形成有界面层，所述界面层的材料为氧化硅、氮化硅或氮氧化硅等。
所述介质层100为后续形成导电材料提供工艺平台。
本实施例中，所述介质层100的材料为氧化硅。其他实施例中，所述介质层的材料还可以为氮化硅或者氮氧化硅。
所述介质掩膜材料层108用于后续形成介质掩膜层。
本实施例中，所述介质掩膜材料层108的材料为钛化硅。其他实施例中，所述介质掩膜材料层的材料还可以为氮化硅或无定型硅。
所述图形定义层101用于为后续形成金属阻断层做准备。后续在刻蚀介质层100的过程中，所述图形定义层101的被刻蚀难度大于所述介质掩膜材料层108的被刻蚀难度。
本实施例中，所述图形定义层101的材料为无定型硅。其他实施例中，所述图形定义层的材料还可以为氮化硅或者钛化硅。
需要说明的是，所述图形定义层101不宜过厚也不宜过薄。若所述图形定义层101过厚，会使得后续刻蚀图形定义层101，形成金属阻断层需花费过多的工艺时间；若所述图形定义层101过薄，会导致后续形成的金属阻断层过薄，所述金属阻断层过薄会导致在后续以所述金属阻断层为掩膜刻蚀所述介质层的过程中，所述金属阻断层易过早的被去除，以至于形成的介质隔层的顶面低于所述介质掩膜材料层的底面。本实施例中，所述图形定义层101的厚度为30纳米至100纳米。
参考图12至图18，在所述图形定义层101上形成多个分立的图形掩膜层102(如图18所示)。后续所述图形掩膜层102用于作为掩膜刻蚀所述图形定义层101，以形成金属阻断层。
形成多个分立的图形掩膜层102的步骤包括：
如图12至图16所示，在所述图形定义层101上形成具有多个开口115(如图16所示)的图形转移层116(如图16所示)。
具体地，形成具有多个开口115的图形转移层116的步骤包括：在所述图形定义层101上形成图形转移材料层103(如图12所示)，对所述图形转移材料层103进行多次图形转移步骤，形成具有多个开口115的图形转移层116。
继续参考图12，所述图形转移材料层103为后续形成图形掩膜层做准备。
本实施例中，所述图形转移材料层103的材料为氧化硅。其他实施例中，所述图形转移材料层的材料还可以为氮氧化硅。
需要说明的是，所述图形转移材料层103不宜过厚也不宜过薄。若所述图形转移材料层103过厚，会使得后续形成的图形掩膜层过厚，形成图形掩膜层需花费过多的工艺时间；若所述图形转移材料层103过薄，会导致后续形成的图形掩膜层过薄，所述图形掩膜层过薄会导致在后续以所述图形掩膜层为掩膜刻蚀所述图形定义层101的过程中，所述图形掩膜层易过早的被去除，以至于金属阻断层不易形成。本实施例中，所述图形转移材料层103的厚度为20纳米至60纳米。
结合参考图13至图15，所述图形转移步骤包括：在所述图形转移材料层103上形成第一底部抗反射层104；刻蚀所述第一底部抗反射层104，形成剩余第一底部抗反射层107和位于所述剩余第一底部抗反射层107中的第一通孔106；以所述剩余第一底部抗反射层107为掩膜刻蚀所述图形转移材料层103，形成图形转移层116。
第一底部抗反射层104能够提高光刻工艺中关键尺寸均一性。
本实施例中，采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺或者原子层沉积工艺(Atomic layer deposition，ALD)，形成第一底部抗反射层104。
需要说明的是，所述半导体结构的形成方法还包括：在所述第一底部抗反射层104形成光刻胶层105。
形成光刻胶层105的步骤包括：在所述第一底部抗反射层104上形成光刻胶材料层，对所述光刻胶材料层进行曝光处理形成光刻胶层105。
形成通孔106的步骤包括：以所述光刻胶层105为掩膜刻蚀所述第一底部抗反射层104，形成通孔106。
需要说明的是，形成通孔106的步骤中，刻蚀所述第一底部抗反射层104时，所述第一底部抗反射层104不断被消耗。本实施例中，采用干法刻蚀工艺刻蚀所述第一底部抗反射层104，在所述剩余第一底部抗反射层107中，形成通孔106。
本实施例中，采用干法刻蚀工艺刻蚀所述第一底部抗反射层104，形成通孔106的过程中，所述光刻胶层105和第一底部抗反射层104均不断被消耗，当在所述剩余第一底部抗反射层107中形成通孔106时，所述光刻胶层105已被完全刻蚀去除。其他实施例中，在所述剩余第一底部抗反射层中形成通孔时，所述光刻胶层还可以没有被去除。
本实施例中，采用干法刻蚀工艺以所述剩余第一底部抗反射层107为掩膜刻蚀所述图形转移材料层103，形成图形转移层116。
所述半导体结构的形成方法还包括：形成所述图形转移层116后，去除所述剩余第一底部抗反射层107。
去除所述剩余第一底部抗反射层107为后续再次形成第一底部抗反射层104进行下一个图形转移步骤做准备。
本实施例中，采用灰化工艺，去除所述剩余第一底部抗反射层107。其他实施例中，还可以采用干法刻蚀工艺去除所述第一底部抗反射层。
继续参考图16，经过多次图形转移步骤形成具有多个开口115的图形转移层116。所述图形转移层116中的开口115为后续形成图形掩膜层做准备。
如图17至图18所示，形成覆盖所述图形转移层116的图形掩膜材料层(图中未示出)；去除露出所述开口115的图形掩膜材料层；去除所述图形转移层116，形成多个分立的图形掩膜层102。
图形掩膜层102后续用于作为掩膜来刻蚀所述图形定义层101形成金属阻断层。
本实施例中，采用流动化学气相沉积工艺(Flowable Chemical VaporDeposition)形成图形掩膜材料层。
本实施例中，采用平坦化处理去除露出所述开口115的图形掩膜材料层。具体的，采用化学机械平坦化(Chemical-Mechanical Planarization，CMP)工艺去除露出所述开口115的图形掩膜材料层。
本实施例中，图形掩膜层102的材料包括氮化硅。其他实施例中，所述图形掩膜层的材料还可以包括氮氧化硅。
因为所述图形转移层116的厚度为20纳米至60纳米，所述图形掩膜层为去除露出所述开口115的图形掩膜材料层形成，因此所述图形掩膜层的厚度为20纳米至60纳米。所述图形掩膜层102的厚度不宜过厚也不宜过薄，若所述图形掩膜层102过厚，形成图形掩膜层102需花费过多的工艺时间；若所述图形掩膜层102过薄，后续以所述图形掩膜层102为掩膜刻蚀所述图形定义层101的过程中，所述图形掩膜层102易过早的被去除，以至于金属阻断层不易形成，后续工艺操作不能进行，不利于提高半导体结构的良品率。
本实施例中，采用湿法刻蚀工艺去除所述图形转移层116，形成多个分立的图形掩膜层102。
在湿法刻蚀所述图形转移层116的过程中，所述图形转移层116的被刻蚀速度大于所述图形掩膜层102的被刻蚀速率，从而保证在去除所述图形转移层116的同时，所述图形掩膜层102被保留。
具体的，湿法刻蚀工艺采用的刻蚀溶液为氢氟酸稀释溶液。
参考图19至图21，图20和图21为去除图形掩膜层102后的示意图，图20为轴测图，图21为图20中的A向视图。以所述图形掩膜层102为掩膜刻蚀所述图形定义层101，形成金属阻断层117。
以所述图形掩膜层102为掩膜刻蚀所述图形定义层101，形成金属阻断层117；后续图形化所述介质掩膜材料层108，形成介质掩膜层；在后续刻蚀所述衬底100的过程中，所述金属阻断层117的被刻蚀难度大于所述介质层100的被刻蚀难度；以所述金属阻断层117为掩膜刻蚀所述介质层100时，所述金属阻断层117不容易被刻蚀，因此可以起到良好的掩膜作用，后续在所述介质层100中形成多个介质凹槽以及位于介质凹槽之间的介质隔层时，所述介质隔层的顶面与所述介质掩膜层的底面齐平，进而，后续制程在所述介质凹槽中填充导电材料时，所述介质隔层使得各个介质凹槽中导电材料不易相接触，实现了器件的隔离，优化了半导体结构的电学性能。
本实施例中，所述金属阻断层117的被刻蚀难度还大于所述介质掩膜材料层108的被刻蚀难度。后续以所述金属阻断层117为掩膜刻蚀所述介质掩膜材料层108时，所述金属阻断层117的受损伤的概率小于介质掩膜材料层108受损伤的概率。
本实施例中，采用干法刻蚀工艺刻蚀所述图形定义层101，形成金属阻断层117。干法刻蚀工艺具有各向异性的特点，且能精准的实现图形转移，采用干法刻蚀工艺，露出所述掩膜图形层102的图形定义层101被刻蚀去除。
本实施例中，所述金属阻断层117为去除露出所述掩膜图形层102的图形定义层101形成的，因此所述金属阻挡层117的厚度与图形定义层101的厚度相同，相应的，金属阻挡层117的厚度也为30纳米至100纳米。
需要说明的是，所述金属阻断层117不宜过厚也不宜过薄。若所述金属阻断层117过厚，会使得形成金属阻断层117需花费过多的工艺时间；若所述金属阻断层117过薄，后续以所述金属阻断层117为掩膜刻蚀所述介质层100的过程中，所述金属阻断层117过早的被去除，以至于形成的介质隔层的顶面低于所述介质掩膜层的底面，各个介质隔层之间的导电结构没有被分隔开，不易实现器件的隔离，不利于优化半导体结构的电学性能。
本实施例中，所述金属阻断层117的材料与所述图形定义层101的材料相同，因此所述金属阻断层117的材料包括无定型硅。其他实施例中，所述金属阻断层117的材料还可以包括氮化硅或者钛化硅。
结合参考图20至图21，所述半导体结构的形成方法还包括：在形成所述金属阻断层117后去除所述图形掩膜层102。
本实施例中，采用湿法刻蚀工艺去除所述图形掩膜层102。在湿法去除所述图形掩膜层102的过程中，所述金属阻断层117的被刻蚀速率小于图形掩膜层102的被刻蚀速率。
具体的，所述湿法刻蚀工艺中采用的湿法刻蚀溶液为磷酸溶液。
参考图22和图23，图22为轴侧视图，图23为图22中的平行于B向视图的剖视图，所述B向视图平行于所述金属阻断层117的延伸方向。图形化所述介质掩膜材料层108，形成介质掩膜层111。
本实施例中，图形化所述介质掩膜材料层108，形成介质掩膜层111的步骤包括：形成覆盖所述金属阻断层117和介质掩膜材料层108的第二底部抗反射层112和位于所述第二底部抗反射层112上的介质光刻胶材料层(图未示)，对所述介质光刻胶材料层进行曝光处理，形成介质光刻胶层(图未示)；将所述介质光刻胶层的图形转移到介质掩膜材料层108中，形成介质掩膜层111。
需要说明的是，所述金属阻断层117位于所述第二底部抗反射层112中，图形化所述介质掩膜材料层108，形成介质掩膜层111的步骤中，所述金属阻断层117也起到掩膜的作用。
本实施例中，采用干法刻蚀工艺刻蚀所述介质掩膜材料层108形成介质掩膜层111。
参考图24，形成介质掩膜层111(如图22所示)后，以所述金属阻断层117和介质掩膜层111为掩膜刻蚀所述介质层100，在所述介质层100中形成多个介质凹槽109以及位于所述介质凹槽109之间的介质隔层110，所述介质隔层110的顶面与所述介质掩膜层111的底面齐平，且在刻蚀所述介质层100的过程中，刻蚀工艺对所述介质层100的刻蚀速率大于对所述金属阻挡层117的刻蚀速率。
本实施例中，所述金属阻断层117的刻蚀难度也大于所述介质掩膜层111的刻蚀难度。以所述介质掩膜层111和金属阻断层117为掩膜，形成介质凹槽109的过程中，所述金属阻断层117被完全去除；在所述金属阻断层117被刻蚀去除后，继续刻蚀所述介质掩膜层111，形成介质掩膜层凹槽113；原先所述金属阻断层117露出的所述介质掩膜层111在刻蚀介质层100的过程中，形成所述介质凹槽109的过程中被去除部分厚度，形成剩余介质掩膜层114。在其他实施例中，所述金属阻断层的刻蚀难度还可以远大于所述介质掩膜材料层的刻蚀难度，在形成所述介质凹槽的过程后，所述金属阻断层还没有被完全刻蚀去除。
需要说明的是，所述介质掩膜层111的底面与剩余介质掩膜层114的底面位置相同。本实施例中，所述介质隔层110的顶面与所述介质掩膜层111的底面齐平指代的是所述介质隔层110的顶面与所述剩余介质掩膜层114的底面齐平。
以所述介质掩膜层111和金属阻断层117为掩膜，刻蚀所述介质层100，在所述介质层100中形成多个介质凹槽109以及位于介质凹槽109之间的介质隔层110后，在所述介质凹槽109中填充导电材料，所述介质隔层110使得各个介质凹槽109中导电材料不易相接触，实现了器件的隔离，优化了半导体结构的电学性能。
相应的，本发明实施例还提供一种半导体结构。参考图18，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：衬底(图未示)；介质层100位于所述衬底上；介质掩膜材料层108，位于所述介质层100上；图形定义层101，位于所述介质掩膜材料层上；多个分立的图形掩膜层102，位于所述图形定义层101上，所述图形定义层101中，位于所述图形掩膜层102正下方的材料用于作为金属阻断层117(如图21所示)，所述金属阻断层117的刻蚀难度大于所述介质层100的刻蚀难度。
所述金属阻断层117的被刻蚀难度大于所述介质层100的被刻蚀难度，后续以所述金属阻断层117为掩膜刻蚀介质层100，在所述介质层100中形成介质凹槽109(如图24所示)时，所述金属阻断层117不易受损。
本实施例中，所述金属阻断层117的刻蚀难度还大于所述介质掩膜材料层108的刻蚀难度。后续以所述金属阻断层117为掩膜刻蚀所述介质掩膜材料层108时，所述金属阻断层117的受损伤的概率小于介质掩膜材料层108受损伤的概率。
在所述图形定义层101上形成多个分立的图形掩膜层102；后续以所述图形掩膜层102为掩膜刻蚀所述图形定义层101，形成金属阻断层117；图形化所述介质掩膜材料层108，形成介质掩膜层111(如图22所示)；在后续刻蚀所述介质层100的过程中，所述金属阻断层117的被刻蚀难度大于所述介质层100的被刻蚀难度；以所述金属阻断层117为掩膜刻蚀所述介质层100时，所述金属阻断层117不容易被刻蚀，因此可以起到良好的掩膜作用，后续在所述介质层100中形成多个介质凹槽109以及位于介质凹槽109之间的介质隔层110时，所述介质隔层110的顶面与所述介质掩膜层111的底面齐平，进而，后续制程在所述介质凹槽109中填充导电材料时，所述介质隔层110使得各个介质凹槽109中导电材料不易相接触，实现了导电材料的隔离，优化了半导体结构的电学性能。
本实施例中，所述衬底的材料为硅、锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底内还能够形成有元器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。所述衬底表面还能够形成有界面层，所述界面层的材料为氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述介质层100的材料包括氧化硅，其他实施例中，所述介质层的材料还可以包括氮氧化硅或者氮化硅。
本实施例中，所述图形定义层101的材料包括无定型硅。其他实施例中，所述图形定义层的材料还可以包括氮化硅或者钛化硅。
需要说明的是，所述图形定义层101不宜过厚也不宜过薄。若所述图形定义层101过厚，会使得后续刻蚀图形定义层101，形成金属阻断层117需花费过多的工艺时间；若所述图形定义层101过薄，会导致后续形成的金属阻断层117过薄，所述金属阻断层117过薄会导致在后续以所述金属阻断层117为掩膜刻蚀所述介质层100的过程中，所述金属阻断层117易过早的被去除，以至于形成的介质隔层110(如图24所示)的顶面低于所述介质掩膜层111的底面。本实施例中，所述图形定义层101的厚度为30纳米至100纳米。
本实施例中，所述图形定义层101的材料无定型硅。其他实施例中，所述图形定义层的材料还可以为氮化硅或者钛化硅。相应的，后续以所述图形掩膜层102为掩膜刻蚀所述图形定义层101形成的金属阻断层117的材料无定型硅。在其他实施例中，所述金属阻断层的材料还可以为氮化硅或者钛化硅。
所述介质掩膜材料层108为后续制程中形成介质掩膜层111(如图19所示)做准备。
本实施例中，所述介质掩膜材料层108的材料包括钛化硅。其他实施例中，所述介质掩膜材料层的材料还可以包括氮化硅或无定型硅。
后续制程中，以所述金属阻断层117和介质掩膜层111为掩膜刻蚀所述介质层100，在所述介质层100中形成多个介质凹槽109(如图24所示)以及位于介质凹槽之间的介质隔层110(如图24所示)。形成所述介质凹槽109后，在所述介质凹槽109中填充导电材料，各个介质隔层110之间的填充材料不易相接触，实现了器件的隔离，优化了半导体结构的电学性能。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、位于所述衬底上的介质层、位于所述介质层上的介质掩膜材料层以及位于所述介质掩膜材料层上的图形定义层；
在所述图形定义层上形成多个分立的图形掩膜层；
以所述图形掩膜层为掩膜刻蚀所述图形定义层，形成金属阻断层；
图形化所述介质掩膜材料层，形成介质掩膜层；
形成介质掩膜层后，以所述金属阻断层和介质掩膜层为掩膜刻蚀所述介质层，在所述介质层中形成多个介质凹槽以及位于所述介质凹槽之间的介质隔层，所述介质隔层的顶面与所述介质掩膜层的底面齐平，且在刻蚀所述介质层的过程中，刻蚀工艺对所述介质层的刻蚀速率大于对所述金属阻挡层的刻蚀速率。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属阻断层的材料为无定形硅、氮化硅或氮化钛。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属阻断层的厚度为30纳米至100纳米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述图形定义层，形成所述金属阻断层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形掩膜层的材料包括氮化硅和氮氧化硅中的一种或两种。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形掩膜层的厚度为20纳米至60纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成多个分立的图形掩膜层的步骤包括：在所述图形定义层上形成具有多个开口的图形转移层；形成覆盖所述图形转移层的图形掩膜材料层；去除露出所述开口的图形掩膜材料层；去除所述图形转移层，形成多个分立的图形掩膜层；所述半导体结构的形成方法还包括：在形成所述金属阻断层后去除所述图形掩膜层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述图形掩膜层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，形成具有多个开口的图形转移层的步骤包括：在所述图形定义层上形成图形转移材料层，对所述图形转移材料层进行多次图形转移步骤，形成具有多个开口的图形转移层；
所述图形转移步骤包括：在所述图形转移材料层上形成第一底部抗反射层；刻蚀所述第一底部抗反射层，形成剩余第一底部抗反射层和位于所述剩余第一底部抗反射层中的第一通孔；以所述剩余第一底部抗反射层为掩膜刻蚀所述图形转移材料层，形成图形转移层；
所述半导体结构的形成方法还包括：形成所述图形转移层后，去除所述剩余第一底部抗反射层。
11.如权利要求7所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述图形转移层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸稀释溶液。
13.如权利要求7所述的半导体结构的形成方法，其特征在于，图形转移层的材料包括氧化硅或氮氧化硅。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述介质凹槽以及位于所述介质凹槽之间的介质隔层后，在所述介质凹槽中填充导电材料。
15.一种半导体结构，其特征在于，包括：
衬底；
介质层，位于所述衬底上；
介质掩膜材料层，位于所述介质层上；
图形定义层，位于所述介质掩膜材料层上；
多个分立的图形掩膜层，位于所述图形定义层上；所述图形定义层中，位于所述图形掩膜层正下方的材料用于作为金属阻断层，所述金属阻断层的被刻蚀难度大于所述介质层的被刻蚀难度。
16.如权利要求15所述的半导体结构，其特征在于，所述金属阻断层的厚度为30纳米至100纳米。
17.如权利要求15所述的半导体结构，其特征在于，所述金属阻断层的材料为无定形硅、氮化硅或氮化钛。
18.如权利要求15所述的半导体结构，其特征在于，所述介质掩膜材料层的材料为氮化硅、氮化钛或无定形碳。
19.如权利要求15所述的半导体结构，其特征在于，所述图形掩膜层的材料包括氮化硅和氮氧化硅中的一种或两种。
20.如权利要求19所述的半导体结构，其特征在于，所述图形掩膜层的厚度为20纳米至60纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910027655.0A CN111435651B (zh) | 2019-01-11 | 2019-01-11 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910027655.0A CN111435651B (zh) | 2019-01-11 | 2019-01-11 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111435651A true CN111435651A (zh) | 2020-07-21 |
| CN111435651B CN111435651B (zh) | 2024-02-06 |
Family
ID=71580194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910027655.0A Active CN111435651B (zh) | 2019-01-11 | 2019-01-11 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111435651B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113053899A (zh) * | 2021-03-12 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122633A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 制作接触孔的方法 |
| CN103515228A (zh) * | 2012-06-18 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103943559A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 金属硬掩膜结构、制造方法及铜互连结构制造方法 |
| US20140361352A1 (en) * | 2013-06-06 | 2014-12-11 | United Microelectronics Corp. | Semiconductor device and fabrication method thereof |
| CN104253081A (zh) * | 2013-06-26 | 2014-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| WO2015000203A1 (zh) * | 2013-07-03 | 2015-01-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104347488A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| CN104347371A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20150187601A1 (en) * | 2013-12-30 | 2015-07-02 | Semiconductor Manufacturing International (Shanghai) Corporation | Interconnect structure and method for forming the same |
| CN105720004A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9536980B1 (en) * | 2015-07-28 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate spacers and methods of forming same |
| US20170256627A1 (en) * | 2016-03-07 | 2017-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device structure |
-
2019
- 2019-01-11 CN CN201910027655.0A patent/CN111435651B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122633A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 制作接触孔的方法 |
| CN103515228A (zh) * | 2012-06-18 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20140361352A1 (en) * | 2013-06-06 | 2014-12-11 | United Microelectronics Corp. | Semiconductor device and fabrication method thereof |
| CN104253081A (zh) * | 2013-06-26 | 2014-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| WO2015000203A1 (zh) * | 2013-07-03 | 2015-01-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104347371A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104347488A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| US20150187601A1 (en) * | 2013-12-30 | 2015-07-02 | Semiconductor Manufacturing International (Shanghai) Corporation | Interconnect structure and method for forming the same |
| CN103943559A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 金属硬掩膜结构、制造方法及铜互连结构制造方法 |
| CN105720004A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9536980B1 (en) * | 2015-07-28 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate spacers and methods of forming same |
| US20170256627A1 (en) * | 2016-03-07 | 2017-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device structure |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113053899A (zh) * | 2021-03-12 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
| CN113053899B (zh) * | 2021-03-12 | 2023-04-28 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111435651B (zh) | 2024-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10049919B2 (en) | Semiconductor device including a target integrated circuit pattern | |
| US9831117B2 (en) | Self-aligned double spacer patterning process | |
| US9911646B2 (en) | Self-aligned double spacer patterning process | |
| KR100866735B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US8470711B2 (en) | Tone inversion with partial underlayer etch for semiconductor device formation | |
| US20110006402A1 (en) | Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices | |
| CN112017946A (zh) | 半导体结构的形成方法、晶体管 | |
| KR102128515B1 (ko) | 에칭 마스크를 제거하는 방법 | |
| US8048764B2 (en) | Dual etch method of defining active area in semiconductor device | |
| CN113948371A (zh) | 半导体图案化及所得的结构 | |
| US9412612B2 (en) | Method of forming semiconductor device | |
| US11500293B2 (en) | Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer | |
| CN111435651B (zh) | 半导体结构及其形成方法 | |
| US12002682B2 (en) | Tip-to-tip graphic preparation method | |
| CN112951718B (zh) | 半导体结构及其形成方法 | |
| CN111383920B (zh) | 半导体结构及其形成方法 | |
| CN112670168B (zh) | 半导体结构的形成方法、晶体管 | |
| US20080305635A1 (en) | Method for fabricating a pattern | |
| CN111834213A (zh) | 半导体器件及其形成方法 | |
| JP3683570B2 (ja) | 半導体装置の製造方法 | |
| US20230253205A1 (en) | Photoactive metal-based hard mask integration | |
| CN112687528A (zh) | 半导体结构及其形成方法 | |
| CN117438295A (zh) | 半导体结构的形成方法 | |
| KR100561513B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리 방법 | |
| KR20080002493A (ko) | 반도체 소자의 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |