CN112670168B - 半导体结构的形成方法、晶体管 - Google Patents
半导体结构的形成方法、晶体管 Download PDFInfo
- Publication number
- CN112670168B CN112670168B CN201910977751.1A CN201910977751A CN112670168B CN 112670168 B CN112670168 B CN 112670168B CN 201910977751 A CN201910977751 A CN 201910977751A CN 112670168 B CN112670168 B CN 112670168B
- Authority
- CN
- China
- Prior art keywords
- blocking
- layer
- forming
- organic layer
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 208
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 230000000903 blocking effect Effects 0.000 claims abstract description 293
- 239000010410 layer Substances 0.000 claims abstract description 204
- 239000000463 material Substances 0.000 claims abstract description 179
- 230000008569 process Effects 0.000 claims abstract description 171
- 239000012044 organic layer Substances 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000000059 patterning Methods 0.000 claims abstract description 76
- 239000012792 core layer Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 8
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052582 BN Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 230000002708 enhancing effect Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 abstract description 8
- 230000002349 favourable effect Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 19
- 239000007789 gas Substances 0.000 description 12
- 230000009286 beneficial effect Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000011368 organic material Substances 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法、晶体管,形成方法包括:提供基底;在基底上形成有机层,有机层中具有露出基底的开口;进行多次阻断图形化处理,在开口露出的基底上形成阻断结构,阻断图形化处理的步骤包括:在有机层的表面以及基底上保形覆盖阻断材料层;去除高于有机层的顶面的阻断材料层;去除部分厚度的有机层;去除剩余的有机层露出的阻断材料层;去除剩余的有机层。本发明实施例中,阻断图形化处理的过程中,阻断材料层中的中间区域和边缘区域的被刻蚀速率差异降低,有利于提高形成的阻断结构的顶面的平坦度,使得阻断结构在后续过程中能起到更好的掩膜作用。
Description
技术领域
本发明实施例涉及半导体制造领域,尤其涉及一种半导体结构的形成方法、晶体管。
背景技术
随着集成电路的集成度不断提高,集成电路向亚微米、深亚微米方向快速发展,其图案线宽也将越来越细,这对半导体工艺提出了更高的要求。因此,对如何实现细线宽图案进行深入研究以适应半导体工艺的新要求已成为一个刻不容缓的课题。
光刻技术(Lithograph)是实现集成电路图案的关键工艺技术。在光刻技术中,将感光材料(光刻胶)涂覆于基底的薄膜上,采用与光刻胶感光特性相应的波段的光,透过具有特定图案的掩膜板照射至光刻胶表面,经显影后形成与掩膜板上的图案相对应的光刻胶图形。在集成电路的后续工艺中,以此光刻胶图形作为阻挡层对其下的薄膜进行选择性刻蚀,便可以将掩膜板上的图案完整地转移到基底的薄膜上。集成电路的图案线宽越细,要求光刻胶的成像分辨率越高,而光刻胶的成像分辨率与曝光光源的波长成反比,因此,缩小曝光光源的波长成为实现细线宽图案的主要途径。
目前,随着集成电路的发展,光刻技术经历了G线光刻(436nm)、I线光刻(365nm)、KrF深紫外光刻(248nm)以及ArF深紫外光刻(193nm)等发展历程。曝光光源的种类包括近紫外光(NearUltra-Violet,NUV)、中紫外光(MidUltra-Violet,MUV)、深紫外光(DeepUltra-Violet,DUV)、极紫外光(Extreme Ultraviolet Lithography,EUV)等多种。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法、晶体管,提升半导体结构的电学性能。
为解决上述问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底;在所述基底上形成有机层,所述有机层中具有露出所述基底的开口;进行多次阻断图形化处理,在所述开口露出的所述基底上形成阻断结构,所述阻断结构适于作为刻蚀所述基底的掩膜,所述阻断图形化处理的步骤包括:在所述有机层的表面以及所述基底上保形覆盖阻断材料层;去除高于所述有机层的顶面的所述阻断材料层;去除高于所述有机层顶面的所述阻断材料层后,去除部分厚度的所述有机层;去除部分厚度的所述有机层后,去除剩余的所述有机层露出的所述阻断材料层;形成所述阻断结构后,去除剩余的所述有机层。
可选的,所述半导体结构的形成方法还包括:去除剩余的所述有机层后,对所述阻断结构进行离子掺杂,适于增强所述阻断结构的硬度。
可选的,采用离子注入的方式对所述阻断结构进行离子掺杂。
可选的,对所述阻断结构进行离子掺杂的步骤中,掺杂的离子包括C、N、Si和B中的一种或多种。
可选的,采用原子层沉积工艺形成所述阻断材料层。
可选的,所述阻断材料层的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
可选的,形成所述阻断结构后,所述阻断结构的顶面的最高点至最低点的距离小于10纳米。
可选的,所述阻断图形化处理的次数为2次至5次。
可选的,去除部分厚度的所述有机层的过程中,去除部分厚度的所述有机层的厚度为10纳米至30纳米。
可选的,采用干法刻蚀工艺或者灰化工艺去除部分厚度的所述有机层。
可选的,采用干法刻蚀工艺去除剩余的所述有机层露出的所述阻断材料层。
可选的,去除剩余的所述有机层露出的所述阻断材料层的过程中,所述干法刻蚀工艺采用的刻蚀气体包括:碳氟气体和碳氢氟气体中的一种或两种。
可选的,所述基底包括:衬底、位于所述衬底上的分立的核心层、以及保形覆盖所述核心层和衬底的侧墙材料层;形成所述有机层的步骤中,所述开口露出所述核心层之间的区域;形成所述阻断结构的过程中,所述阻断结构形成在所述核心层之间,且所述阻断结构顶面高于或齐平于所述核心层顶部的所述侧墙材料层的顶面。
可选的,形成所述阻断结构的步骤中,所述阻断结构顶面至所述核心层顶部的所述侧墙材料层的顶面的距离小于10纳米。
相应的,本发明实施例还提供一种晶体管,包括采用如上述方法形成的半导体结构。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例在每一次阻断图形化处理的过程中,都会去除部分厚度的所述阻断材料层,且易在所述开口中剩余的所述阻断材料层的中间区域产生凹陷,因此,完成第一次阻断图形化处理后,后续进行的每一次阻断图形化处理的过程中,形成的阻断材料层均能够填充所述凹陷,相应的,后续每一次的阻断图形化处理中,去除剩余的所述有机层露出的所述阻断材料层的过程中,同时去除第一次阻断图形化处理形成的阻断材料层和本次阻断图形化处理形成的阻断材料层;因此,在相继进行的两次断图形化处理中,与前一次阻断图形化处理相比,后一次阻断图形化处理的过程中,所述阻断材料层中的中间区域和边缘区域的被去除速率的差异降低,使得剩余的所述阻断材料层顶面的平坦度更高,从而通过多次阻断图形化处理,有利于提高所述阻断结构的顶面的平坦度,进而使得所述阻断结构在后续过程中能起到更好的掩膜作用。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图;
图5至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前所形成的半导体结构仍有性能不佳的问题。现结合一种半导体结构的形成方法分析半导体结构性能不佳的原因。
图1至图4,是一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示,提供基底1,所述基底1上形成有有机层2,所述有机层2中具有露出所述基底1的开口3。
如图2所示,在所述开口3以及所述开口3露出的所述基底1上保形覆盖阻挡材料层4。
如图3所示,去除位于所述有机层2顶端的所述阻挡材料层4;去除所述有机层2顶端的所述阻挡材料层4后,刻蚀所述有机层2和剩余的所述阻挡材料层4,刻蚀后剩余的所述阻断材料层4作为所述阻挡层5。
如图4所示,以所述阻挡层5为掩膜刻蚀所述基底1,形成衬底6和位于所述衬底6上的目标图形7。
所述阻挡材料层4的材料通常为氧化硅,通常采用原子层沉积工艺(Atomic layerdeposition,ALD)等台阶覆盖性好的工艺在所述有机层2以及所述有机层2露出的基底1上形成所述阻挡材料层4,所述在沉积过程中,一般先向所述开口3中通入硅烷,所述硅烷吸附在所述阻挡材料层4的表面,之后再向所述开口3中通入含氧气体,硅烷与含氧气体反应形成氧化硅。在形成所述阻挡材料层4的过程中,随着沉积厚度的逐渐增加,所述开口3侧壁上的所述阻挡材料层4之间的缝隙越来越接小,硅烷和含氧气体不易进入缝隙中,导致所述开口3中间区域的氧化硅形成质量较差,相应的中间区域的所述阻挡材料层4的所述硬度较低,在后续以所述阻挡层5为掩膜刻蚀所述基底1的过程中,所述阻挡层5的中间区域易过快的被去除,因此所述阻挡层5不能很好的起到掩膜作用,导致目标图形的形成质量较差。
为了解决所述技术问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底;在所述基底上形成有机层,所述有机层中具有露出所述基底的开口;进行多次阻断图形化处理,在所述开口露出的所述基底上形成阻断结构,所述阻断结构适于作为刻蚀所述基底的掩膜,所述阻断图形化处理的步骤包括:在所述有机层的表面以及所述基底上保形覆盖阻断材料层;去除高于所述有机层的顶面的所述阻断材料层;去除高于所述有机层顶面的所述阻断材料层后,去除部分厚度的所述有机层;去除部分厚度的所述有机层后,去除剩余的所述有机层露出的所述阻断材料层;形成所述阻断结构后,去除剩余的所述有机层。
本发明实施例在每一次阻断图形化处理的过程中,都会去除部分厚度的所述阻断材料层,且易在所述开口中剩余的所述阻断材料层的中间区域产生凹陷,因此,完成第一次阻断图形化处理后,后续进行的每一次阻断图形化处理的过程中,形成的阻断材料层均能够填充所述凹陷,相应的,后续每一次的阻断图形化处理中,去除剩余的所述有机层露出的所述阻断材料层的过程中,同时去除第一次阻断图形化处理形成的阻断材料层和本次阻断图形化处理形成的阻断材料层;因此,在相继进行的两次断图形化处理中,与前一次阻断图形化处理相比,后一次阻断图形化处理的过程中,所述阻断材料层中的中间区域和边缘区域的被去除速率的差异降低,使得剩余的所述阻断材料层顶面的平坦度更高,从而通过多次阻断图形化处理,有利于提高所述阻断结构的顶面的平坦度,进而使得所述阻断结构在后续过程中能起到更好的掩膜作用。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图5至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
如图5所示,图5包括图5a和图5b,图5b为图5a在CC方向的剖面图,提供基底。
基底为后续形成半导体结构提供工艺基础。
本实施例中,所述基底包括衬底(图中未示出)、位于所述衬底上的介质层100、分立于所述介质层100上的核心层101,以及保形覆盖所述核心层101和介质层100的侧墙材料层102。其他实施例中,所述基底还可以仅包含介质层。
本实施例中,所述衬底的材料为硅、锗、碳化硅、砷化镓或镓化铟,所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底内还能够形成有元器件,例如,PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。
所述介质层100为后续形成导电材料提供工艺平台。
本实施例中,所述介质层100的材料为氧化硅。其他实施例中,所述介质层的材料还可以为氮化硅或者氮氧化硅。
所述核心层101和侧墙材料层102为后续形成侧墙层做准备。
后续制程还包括:无掩膜刻蚀位于所述核心层101顶部的侧墙材料层102,形成侧墙层,形成所述侧墙层后,去除所述核心层101。所述侧墙材料层102的材料与所述核心层101具有刻蚀选择比,因此,后续去除所述核心层101的过程中,所述侧墙层不易受到损伤。
所述核心层101的材料包括氮化硅、氧化硅、硅、非晶硅、氮氧化硅和碳化硅中的一种或多种。本实施例中,所述核心层101的材料为氧化硅。氧化硅具有较高的工艺兼容性,有利于降低形成核心层101的工艺难度和工艺成本。
所述侧墙材料层102的材料包括氮化硅、氧化硅、硅、非晶硅、氮氧化硅和碳化硅中的一种或多种。本实施例中,所述侧墙材料层102的材料为氮化硅。所述氮化硅的硬度和致密度较高,与氧化硅具有较大的刻蚀选择比。
参考图6,图6包括图6a和图6b,图6b为图6a在CC方向的剖面图,在所述基底上形成有机层103,所述有机层103中具有露出所述基底的开口104。
所述开口104为后续形成阻断材料层提供空间。
本实施例中,所述有机层103的材料为有机材料,例如:BARC(bottom anti-reflective coating,底部抗反射涂层)材料、ODL(organic dielectric layer,有机介电层)材料、光刻胶、DARC(dielectric anti-reflective coating,介电抗反射涂层)材料、DUO(Deep UV Light Absorbing Oxide,深紫外光吸收氧化层)材料或APF(AdvancedPatterning Film,先进图膜)材料。
其他实施例中,所述有机层还可以为其他易于去除的材料,使得在后续去除有机层时减少对基底以及后续形成的阻断结构的损伤。
具体的,形成有机层103的步骤包括:形成覆盖所述基底的有机材料膜(图中未示出);图形化所述有机材料膜,在所述有机材料膜中形成所述开口104,剩余的所述有机材料膜作为有机层103。
本实施例中,采用旋涂工艺形成所述有机材料膜,所述有机材料膜的表面平坦度较高。
需要说明的是,本实施例中,所述开口104的延伸方向与所述核心层101的延伸方向相垂直。其他实施例中,所述开口的延伸方向还可以与核心层的延伸方向相平行。
需要说明的是,所述开口104露出所述核心层101之间的区域,为后续在所述核心层101之间的区域形成阻断材料层做准备,从而使所述阻断材料层填充所述核心层101之间的区域。
参考图7至图11,进行多次阻断图形化处理,在所述开口104露出的所述基底上形成阻断结构106(如图11所示),所述阻断结构106适于作为刻蚀所述基底的掩膜,所述阻断图形化处理的步骤包括:在所述有机层103的表面以及所述基底上保形覆盖阻断材料层105(如图7所示);去除高于所述有机层103的顶面的所述阻断材料层105;去除高于所述有机层103顶面的所述阻断材料层105后,去除部分厚度的所述有机层103;去除部分厚度的所述有机层103后,去除剩余的所述有机层103露出的所述阻断材料层105,剩余的所述阻断材料层105作为所述阻断结构106或者作为下一次阻断图形化处理的阻断材料层105。
本发明实施例中,在每一次阻断图形化处理的过程中,都会去除部分厚度的所述阻断材料层105,且易在所述开口104中剩余的所述阻断材料层105的中间区域产生凹陷109,因此,完成第一次阻断图形化处理后,后续进行的每一次阻断图形化处理的过程中,形成的阻断材料层105均能够填充所述凹陷109,相应的,后续每一次的阻断图形化处理中,去除剩余的所述有机层103露出的所述阻断材料层105的过程中,同时去除第一次阻断图形化处理形成的阻断材料层105和本次阻断图形化处理形成的阻断材料层105;因此,在相继进行的两次断图形化处理中,与前一次阻断图形化处理相比,后一次阻断图形化处理的过程中,所述阻断材料层105中的中间区域和边缘区域的被去除速率的差异降低,使得剩余的所述阻断材料层105顶面的平坦度更高,从而通过多次阻断图形化处理,有利于提高所述阻断结构的顶面的平坦度,进而使得所述阻断结构在后续过程中能起到更好的掩膜作用。
还需要说明的是,本实施例中,所述中间区域指代的是所述阻断材料层105延伸方向上与所述缝隙108相对应的区域;所述边缘区域指代的是所述阻断材料层105中所述中间区域两侧的剩余区域。
具体的,以进行一次阻断图形化处理为例,所述阻断图形化处理的步骤包括:
如图7所示,图7包括图7a、图7b和图7c,其中图7b是图7a在AA方向的剖面图,图7c是图7a在CC方向的剖面图,在所述有机层103的表面以及所述基底上保形覆盖阻断材料层105。
所述阻断材料层105为后形成阻断结构106做准备。
本实施例中,所述阻断材料层105的材料为介电材料。
具体的,阻断材料层105的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中,所述阻断材料层105的材料为氧化硅。氧化硅具有较高的工艺兼容性,有利于降低形成阻断材料层105的工艺难度和工艺成本。
本实施例中,采用原子层沉积工艺(Atomic layer deposition,ALD)形成所述阻断材料层105。原子层沉积工艺包括进行多次的原子层沉积循环,原子层沉积工艺的间隙填充性能和阶梯覆盖性好,相应提高了所述阻断材料层105的保形覆盖能力。在其他实施例中,还可以采用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical VaporDeposition,PECVD)形成所述阻断材料层。
本实施例中,形成所述阻断材料层105的过程中,所述开口104侧壁上的所述阻断材料层105逐渐增厚直至最后接触,与所述开口104相对应的所述阻断材料层105中形成凹陷109,所述凹陷109延伸方向与所述开口104延伸方向相同,且所述凹陷109延伸方向的两端还均具有两个分叉的凹陷109,本实施例中,所述分叉的凹陷109不具有延伸方向。
需要说明的是,图7a和图7b中,所述阻断材料层105中的黑线为所述开口104不同侧壁上的所述阻断材料层105接触面,所述接触面的底端高于所述核心层101顶部的侧墙材料层102。
所述接触面的底端高于所述核心层101顶部的侧墙材料层102,为后续形成的阻断结构的顶部高于所述核心层101顶部的侧墙材料层102做准备。
如图8所示,图8包括图8a和图8b,图8b为图8a在CC方向的剖视图,去除高于所述有机层103的顶面的所述阻断材料层105。
去除高于所述有机层103的顶面的所述阻断材料层105,为后续去除部分厚度的有机层103做准备。
本实施例中,采用干法刻蚀工艺去除高于所述有机层103的顶面的所述阻断材料层105。干法刻蚀工艺具有各向异性的刻蚀特性,干法刻蚀工艺的过程中,能够以所述有机层103的顶部作为刻蚀停止层,易于控制刻蚀停止位置,降低对其他膜层结构的损伤。
本实施例中,所述阻断材料层105的材料为氧化硅,相应的,采用干法刻蚀工艺去除高于所述有机层103的顶面的所述阻断材料层105的过程中,采用的刻蚀气体包括碳氟气体或者碳氢氟气体中的一种或两种。
如图9所示,图9包括图9a和图9b,图9b为图9a在CC方向的剖面图,去除高于所述有机层103顶面的所述阻断材料层105后,去除部分厚度的所述有机层103。
去除部分厚度的所述有机层103,露出阻断材料层105的部分侧壁,使得后续去除剩余的所述有机层103露出的所述阻断材料层105的过程中,产生的聚合物杂质能够较快的去除,从而露出所述有机层103的阻断材料层105易去除干净,有利于提高刻蚀质量,且刻蚀过程中能够以所述有机层103的顶面为刻蚀停止层,使得被所述有机层103覆盖的膜层结构不易受到损伤。
本实施例中,采用干法刻蚀工艺刻蚀部分厚度的所述有机层103。干法刻蚀工艺有利于精确控制所述有机层103的去除厚度。其他实施例中,还可以采用灰化工艺去除部分厚度的所述有机层。
需要说明的是,去除所述有机层103的厚度不易过大,也不宜过小。若去除所述有机层103的厚度过大,相应的,剩余的所述有机层103露出的所述阻断材料层105过多,后续去除剩余的所述有机层103露出的所述阻断材料层105的过程中产生的聚合物杂质(polymer)过多,所述聚合物杂质清除不及时,易对去除所述阻断材料层105产生影响,易导致剩余的所述阻断材料层105的顶面平坦度较差;另外,若去除所述有机层103的厚度过大,相应的进行所述阻断图形化处理的次数变少,不利于提高后续形成的所述阻断结构顶面的平坦度。若去除所述有机层103的厚度过小,会需要较多次数的阻断图形化处理,不利于提高阻断结构的形成效率。本实施例中,所述阻断图形化处理中,去除所述有机层103的厚度为10纳米至30纳米。
如图10所示,图10包括图10a和图10b,图10b为图10a在CC方向的剖面图,去除部分厚度的所述有机层103后,去除剩余的所述有机层103露出的所述阻断材料层105。
本实施例中,采用干法刻蚀工艺去除剩余的所述有机层103露出的所述阻断材料层105。干法刻蚀工艺具有较快的刻蚀速率,干法刻蚀工艺的过程中,能够以剩余的所述有机层103的顶部作为刻蚀停止层,能够控制刻蚀停止位置,降低对其他膜层结构的损伤。
本实施例中,所述阻断材料层105的材料为氧化硅,相应的,采用干法刻蚀工艺去除高于剩余的所述有机层103的顶面的所述阻断材料层105的过程中,采用的刻蚀气体包括碳氟气体或者碳氢氟气体中的一种或两种。
需要说明的是,因为开口104中心区域的阻断材料层105的形成质量较差,因此在前一次阻断图形化处理的过程中,都会去除部分厚度的所述阻断材料层105,且易在所述开口104中剩余的所述阻断材料层105的中间区域产生凹陷109,在后一次的阻断图形化处理的过程中,形成的阻断材料层105填充所述凹陷,相应的,后一次的阻断图形化处理中,去除剩余的所述有机层103露出的所述阻断材料层105的过程中,同时去除第一次阻断图形化处理形成的阻断材料层105和本次阻断图形化处理形成的阻断材料层105,与前一次阻断图形化处理相比,因此所述阻断材料层105中的中间区域和边缘区域的被去除速率差异降低,从而后一次阻断图形化处理后剩余的所述阻断材料层105顶面的平坦度更高。
还需要说明的是,当去除剩余的所述有机层103露出的所述阻断材料层105后,剩余的所述阻断材料层105作为所述阻断结构或者作为下一次阻断图形化处理的阻断材料层105。
具体的展开说,当所述阻断图形化处理为最后一次时,当去除剩余的所述有机层103露出的所述阻断材料层105后,剩余的所述阻断材料层105作为所述阻断结构;当所述阻断图形化处理不为最后一次时,当去除剩余的所述有机层103露出的所述阻断材料层105后,剩余的所述阻断材料层105作为下一次阻断图形化处理的阻断材料层105。
如图11所示,图11包括图11a和图11b,图11b为图11a在CC方向的剖面图,经过多次所述阻断图形化处理后,形成所述阻断结构106。
需要说明的是,所述阻断图形化处理的次数不宜过多也不宜过少。若所述阻断图形化处理的次数过多,相应的形成所述阻断结构106的工艺时间过长,工艺稳定性难以控制。若所述阻断图形化处理的次数过少,易导致形成的阻断结构106顶面的平坦度较低,阻断结构106在后续形成目标图形的过程中不易很好的起到掩膜作用。本实施例中,所述阻断图形化处理的次数为2次至5次。
在后续刻蚀基底的过程中,所述阻断结构106作为刻蚀掩膜。
需要说明的是,所述阻断结构106的顶面的最高点至最低点的距离不宜过大也不宜过小,通常是所述阻断结构106的中间区域低于所述阻断结构106的边缘区域。若所述最高点至最低点的距离过大,相应的所述阻断结构106顶面的平坦度较低,在后续刻蚀基底的过程中,所述阻断结构106的中间区域易过快的被刻蚀,从而所述阻断结构106不能很好的起到掩膜的作用,易导致刻蚀所述基底形成的目标图形的质量较差。本实施例中,所述阻断结构106的顶面的最高点至最低点的距离小于10纳米。
本实施例中,形成所述阻断结构106的步骤中,所述阻断结构106顶面高于或齐平于所述核心层101顶部的所述侧墙材料层102的顶面。
需要说明的是,所述阻断结构106的顶面至所述核心层101顶部的所述侧墙材料层102的顶面的距离不宜过大。若所述距离过大,易导致所述核心层101顶端侧墙材料层102上的所述阻断结构106在后续刻蚀过程中起到掩膜作用,从而所述阻断结构106下方的所述核心层101在后续过程中不易被去除,进而易导致被所述核心层101覆盖的所述介质层100不易被去除,导致后续刻蚀所述基底形成的目标图形的质量较差。本实施例中,形成所述阻断结构106的步骤中,所述阻断结构106的顶面至所述核心层101顶部的所述侧墙材料层102的顶面的距离小于10纳米。
还需要说明的是,所述阻断材料层105(如图7所示)填充在所述核心层101之间,相应的,所述阻断结构106也形成在所述核心层101之间。
参考图12,图12包括图12a和图12b,图12b为图12a在CC方向的剖面图,形成所述阻断结构106后,去除剩余的所述有机层103。
去除剩余的所述有机层103,为后续以所述阻断结构106为掩膜刻蚀所述介质层100形成目标图形做准备。
本实施例中,采用灰化工艺去除所述有机层103。
如图13所示,图13包括图13a和图13b,图13b为图13a在CC方向的剖面图,所述半导体结构的形成方法还包括:去除剩余的所述有机层103后,对所述阻断结构106进行离子掺杂,适于增强所述阻断结构106的硬度。
通过增强所述阻断结构106的硬度,使得后续以所述阻断结构106为掩膜刻蚀所述基底的过程中,所述阻断结构106中较薄的中间区域不易过早的被去除,有利于提高所述目标图形的形成质量。
本实施例中,采用离子注入的方式对所述阻断结构106进行离子掺杂。
离子注入的过程中会赋予离子能量,使得离子较为均匀的分布在所述阻断结构106中各处,有利于提高阻断结构106耐刻蚀度的均一性,且离子注入操作简单且易于实现。
具体的,对所述阻断结构106进行离子掺杂的步骤中,掺杂的离子包括C、N、Si和B中的一种或多种。本实施例中,所述阻断结构106的材料为氧化硅,对所述阻断结构106掺杂硅离子,形成富硅氧化硅。所述富硅氧化硅的耐刻蚀度大于所述氧化硅的耐刻蚀度,在后续刻蚀所述基底的过程中,有利于增大阻断结构106的耐刻蚀度。
参考图14,图14包括图14a和图14b,图14b为图14a在CC方向的剖面图,所述半导体结构的形成方法还包括:对所述阻断结构106进行离子掺杂后,回刻蚀所述侧墙材料层102,去除所述衬底100表面的侧墙材料层102和所述核心层101顶部的所述侧墙材料层102,剩余的所述侧墙材料层102作为侧墙层108;形成所述侧墙层108后,去除所述核心层101;去除所述核心层101后,以所述侧墙层108和阻断结构106为掩膜刻蚀所述介质层100,形成剩余介质层110和位于所述剩余介质层110上的目标图形107。
本实施例中,采用无掩膜干法刻蚀工艺去除所述衬底100表面的侧墙材料层102和所述核心层101顶部的所述侧墙材料层102。干法刻蚀工艺具有各向异性刻蚀的特性,有利于保证将所述核心层101顶部以及所述衬底100表面的侧墙材料层102完全去除的同时,对其他膜层结构的损伤较小,而且有利于避免对侧墙材料层102横向刻蚀,使得形成的侧墙层108的厚度不易减薄,从而保证所述侧墙层108能够在形成目标图形107的步骤中起到刻蚀掩膜的作用。另外,无掩膜干法刻蚀工艺能够省去一张光罩(mask),降低形成所述侧墙层108的工艺成本。
需要说明的是,在形成所述侧墙层108的过程中,形成在所述核心层101之间的所述阻挡结构106也被刻蚀,相应的所述阻挡结构106的厚度降低。
本实施例中,采用干法刻蚀工艺以所述侧墙层108和阻断结构106为掩膜刻蚀所述介质层100,形成目标图形107。干法刻蚀工艺具有各向异性刻蚀特性,具有较好的刻蚀剖面控制性,有利于使所述目标图形107的形貌满足工艺需求。
相应的,继续参考图14,本发明实施例还提供一种晶体管,包括采用前述形成方法所形成的半导体结构。
所述晶体管包括:衬底(图中未示出);剩余介质层110,位于所述衬底上;目标图形107,分立于所述剩余介质层110上。
本发明实施例中,在每一次阻断图形化处理的过程中,都会去除部分厚度的所述阻断材料层105(如图7所示),且易在所述开口104(如图6所示)中剩余的所述阻断材料层105的中间区域产生凹陷109(如图7c所示),因此,完成第一次阻断图形化处理后,后续进行的每一次阻断图形化处理的过程中,形成的阻断材料层105均能够填充所述凹陷109,相应的,后续每一次的阻断图形化处理中,去除剩余的所述有机层103露出的所述阻断材料层105的过程中,同时去除第一次阻断图形化处理形成的阻断材料层105和本次阻断图形化处理形成的阻断材料层105;因此,在相继进行的两次断图形化处理中,与前一次阻断图形化处理相比,后一次阻断图形化处理的过程中,所述阻断材料层105中的中间区域和边缘区域的被去除速率的差异降低,使得剩余的所述阻断材料层105顶面的平坦度更高,从而通过多次阻断图形化处理,有利于提高所述阻断结构的顶面的平坦度,进而使得所述阻断结构在后续过程中能起到更好的掩膜作用。
所述衬底为后续形成半导体结构提供工艺基础。
本实施例中,所述衬底的材料为硅、锗、碳化硅、砷化镓或镓化铟,所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底内还能够形成有元器件,例如,PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。
所述目标图形107围成的区域为后续形成导电材料提供空间位置。
本实施例中,所述目标图形107的材料为氧化硅。其他实施例中,所述目标图形的材料还可以为氮化硅或者氮氧化硅。
需要说明的是,本实施例中,所述剩余介质层110和目标图形107的材料相同。
本实施例中,阻断结构106的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中,所述阻断结构106的材料为氧化硅。氧化硅具有较高的工艺兼容性,有利于降低形成阻断结构106的工艺难度和工艺成本。
需要说明的是,本实施例中,所述阻断结构106的延伸方向与所述侧墙层108的延伸方向相垂直。其他实施例中,所述阻断结构的延伸方向还可以与侧墙层的延伸方向相平行。
还需要说明的是,所述阻断结构106中还具有掺杂离子,离子掺杂适于增强所述阻断结构106的硬度,使得以所述阻断结构106为掩膜刻蚀所述基底形成目标图形107的过程中,所述阻断结构106不易过早的被去除,有利于提高所述目标图形107的形成质量。
具体的,掺杂的离子包括C、N、Si和B中的一种或多种。本实施例中,对所述阻断结构106中的掺杂离子为硅,形成富硅氧化硅。所述富硅氧化硅的耐刻蚀度大于所述氧化硅的耐刻蚀度。
需要说明的是,所述半导体结构还包括:侧墙层108,位于所述目标图形层107上。
本实施例中,所述侧墙层108的材料包括氮化硅、氧化硅、硅、非晶硅、氮氧化硅和碳化硅中的一种或多种。本实施例中,所述侧墙层108的材料为氮化硅。所述氮化硅的硬度和致密度较高,与氧化硅具有较大的刻蚀选择比。
需要说明的是,位于阻断结构106与所述目标图形107之间的侧墙层108呈U型,所述U型的侧墙层108包括位于所述阻断结构106底部的侧墙层第一部分(图中未示出)、以及位于所述阻断结构106的两个延伸侧壁上的侧墙层第二部分(图中未示出),且所述侧墙层第二部分与侧墙层第一部分连接。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成,也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述,可参考前述实施例中的相应描述,本实施例在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体结构的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成有机层,所述有机层中具有露出所述基底的开口;
进行多次阻断图形化处理,在所述开口露出的所述基底上形成阻断结构,所述阻断结构适于作为刻蚀所述基底的掩膜,所述阻断图形化处理的步骤包括:在所述有机层的表面以及所述基底上保形覆盖阻断材料层;去除高于所述有机层的顶面的所述阻断材料层;去除高于所述有机层顶面的所述阻断材料层后,去除部分厚度的所述有机层;去除部分厚度的所述有机层后,去除剩余的所述有机层露出的所述阻断材料层;
形成所述阻断结构后,去除剩余的所述有机层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述半导体结构的形成方法还包括:去除剩余的所述有机层后,对所述阻断结构进行离子掺杂,适于增强所述阻断结构的硬度。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,采用离子注入的方式对所述阻断结构进行离子掺杂。
4.如权利要求2所述的半导体结构的形成方法,其特征在于,对所述阻断结构进行离子掺杂的步骤中,掺杂的离子包括C、N、Si和B中的一种或多种。
5.如权利要求1至4任一项所述的半导体结构的形成方法,其特征在于,采用原子层沉积工艺形成所述阻断材料层。
6.如权利要求1至4任一项所述的半导体结构的形成方法,其特征在于,所述阻断材料层的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
7.如权利要求1至4任一项所述的半导体结构的形成方法,其特征在于,形成所述阻断结构后,所述阻断结构的顶面的最高点至最低点的距离小于10纳米。
8.如权利要求1至4任一项所述的半导体结构的形成方法,其特征在于,所述阻断图形化处理的次数为2次至5次。
9.如权利要求1至4任一项所述的半导体结构的形成方法,其特征在于,去除部分厚度的所述有机层的过程中,去除部分厚度的所述有机层的厚度为10纳米至30纳米。
10.如权利要求1至4任一项所述的半导体结构的形成方法,其特征在于,采用干法刻蚀工艺或者灰化工艺去除部分厚度的所述有机层。
11.如权利要求1至4任一项所述的半导体结构的形成方法,其特征在于,采用干法刻蚀工艺去除剩余的所述有机层露出的所述阻断材料层。
12.如权利要求11所述的半导体结构的形成方法,其特征在于,去除剩余的所述有机层露出的所述阻断材料层的过程中,所述干法刻蚀工艺采用的刻蚀气体包括:碳氟气体和碳氢氟气体中的一种或两种。
13.如权利要求1至4任一项所述的半导体结构的形成方法,其特征在于,所述基底包括:衬底、位于所述衬底上的分立的核心层、以及保形覆盖所述核心层和衬底的侧墙材料层;
形成所述有机层的步骤中,所述开口露出所述核心层之间的区域;
形成所述阻断结构的过程中,所述阻断结构形成在所述核心层之间,且所述阻断结构顶面高于或齐平于所述核心层顶部的所述侧墙材料层的顶面。
14.如权利要求13所述的半导体结构的形成方法,其特征在于,形成所述阻断结构的步骤中,所述阻断结构顶面至所述核心层顶部的所述侧墙材料层的顶面的距离小于10纳米。
15.一种晶体管,其特征在于,采用如权利要求1至14任一项所述方法形成的半导体结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910977751.1A CN112670168B (zh) | 2019-10-15 | 2019-10-15 | 半导体结构的形成方法、晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910977751.1A CN112670168B (zh) | 2019-10-15 | 2019-10-15 | 半导体结构的形成方法、晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112670168A CN112670168A (zh) | 2021-04-16 |
CN112670168B true CN112670168B (zh) | 2024-03-01 |
Family
ID=75399910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910977751.1A Active CN112670168B (zh) | 2019-10-15 | 2019-10-15 | 半导体结构的形成方法、晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112670168B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4396460A (en) * | 1981-06-10 | 1983-08-02 | Hitachi, Ltd. | Method of forming groove isolation in a semiconductor device |
KR20020044682A (ko) * | 2000-12-06 | 2002-06-19 | 박종섭 | 반도체소자의 소자 격리막 형성 방법 |
JP2003234401A (ja) * | 2001-12-07 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
CN102915960A (zh) * | 2012-10-19 | 2013-02-06 | 上海宏力半导体制造有限公司 | 金属互连结构的制作方法 |
-
2019
- 2019-10-15 CN CN201910977751.1A patent/CN112670168B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4396460A (en) * | 1981-06-10 | 1983-08-02 | Hitachi, Ltd. | Method of forming groove isolation in a semiconductor device |
KR20020044682A (ko) * | 2000-12-06 | 2002-06-19 | 박종섭 | 반도체소자의 소자 격리막 형성 방법 |
JP2003234401A (ja) * | 2001-12-07 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
CN102915960A (zh) * | 2012-10-19 | 2013-02-06 | 上海宏力半导体制造有限公司 | 金属互连结构的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112670168A (zh) | 2021-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9831117B2 (en) | Self-aligned double spacer patterning process | |
US9911646B2 (en) | Self-aligned double spacer patterning process | |
US10020196B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
CN107112212B (zh) | 使用接枝聚合物材料图案化基底 | |
US10103032B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
US10347501B2 (en) | Enhanced patterning of integrated circuit layer by tilted ion implantation | |
US7354847B2 (en) | Method of trimming technology | |
US9472414B2 (en) | Self-aligned multiple spacer patterning process | |
CN112017946A (zh) | 半导体结构的形成方法、晶体管 | |
KR102650776B1 (ko) | 반도체 패터닝 및 형성된 구조 | |
CN115088057A (zh) | 具有选择性芯轴形成的多重图案化 | |
CN110690117B (zh) | 半导体结构及其形成方法 | |
WO2018222915A1 (en) | Two-dimensional patterning of integrated circuit layer by tilted ion implantation | |
CN112670168B (zh) | 半导体结构的形成方法、晶体管 | |
CN111370309B (zh) | 半导体结构及其形成方法 | |
CN111435651B (zh) | 半导体结构及其形成方法 | |
CN112928057B (zh) | 半导体结构及其形成方法 | |
CN111383920B (zh) | 半导体结构及其形成方法 | |
US20060154184A1 (en) | Method for reducing feature line edge roughness | |
CN112951718A (zh) | 半导体结构及其形成方法 | |
CN111834213A (zh) | 半导体器件及其形成方法 | |
CN112687528A (zh) | 半导体结构及其形成方法 | |
CN114823293A (zh) | 半导体结构的形成方法 | |
CN115775726A (zh) | 半导体结构的形成方法 | |
CN111640668A (zh) | 半导体器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |