CN102915960A

CN102915960A - 金属互连结构的制作方法

Info

Publication number: CN102915960A
Application number: CN2012104020594A
Authority: CN
Inventors: 夏建慧; 顾以理; 奚裴
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-10-19
Filing date: 2012-10-19
Publication date: 2013-02-06
Anticipated expiration: 2032-10-19
Also published as: CN102915960B

Abstract

一种金属互连结构的制作方法，包括：在半导体衬底上从下至上形成介质层、第一缓冲层、第一硬掩膜层、第二缓冲层和第二硬掩膜层，第二硬掩膜层的线条状图形和第一硬掩膜层的线条状图形互相交叉，并共同限定第一、二接触孔的位置与尺寸；在第二硬掩膜层上形成暴露第一接触孔所在的位置的第一光刻胶图形，刻蚀至露出介质层，形成第一通孔；再形成暴露第二接触孔所在的位置的第二光刻胶图形，刻蚀形成第二通孔；以第一、二通孔的图形刻蚀介质层，形成第一接触孔与第二接触孔；而后形成连接第一、二接触孔的沟槽。本发明采用具有通孔（小洞）掩模结构限定接触孔大小，多次光刻和刻蚀来分别打开距离较近的通孔，可突破现有光刻机技术节点的限制。

Description

金属互连结构的制作方法

技术领域

本发明涉及半导体制造工艺，尤其涉及一种金属互连结构的制作方法。

背景技术

半导体集成电路制作工艺中的金属互连意指由不同的导电材料，如铝、多晶硅或铜等制得的连线实现芯片上各个器件之间的互相连接，以将电信号传输到芯片的不同部分。通常，金属互连结构包括接触结构/通孔结构、金属互连槽。其中接触结构指实现芯片内器件与第一金属层之间在硅片表面的连接的结构，通孔结构指实现穿过各层介质层从某一金属层到相邻的另一金属层形成电通路的结构，金属互连槽是指位于介质层中实现多个接触结构或通孔结构之间连接的沟槽结构。为了便于说明，在本文后面的篇幅中把接触结构和通孔结构统一称为接触孔。

现在普遍采用Cu-CMP的大马士革镶嵌工艺形成IC制造中的金属互连结构。镶嵌结构（大马士革结构）一般常见两种：单镶嵌结构以及双镶嵌结构。单镶嵌结构是把单层金属导线的制作方式由传统的金属刻蚀+介电层填充改为镶嵌方式的介电层刻蚀+金属填充；双镶嵌结构则是将接触孔以及金属互连槽结合一起形成，然后用一道金属填充步骤填充。双镶嵌结构的制作方法一般有：1、全通孔优先法（Full VIA First）；2、半通孔优先法（Partial VIA First）；3、金属导线优先法（Full Trench First）；4、自对准法（Self-alignment method）等几种。但上述几种方法形成的双镶嵌结构的尺寸都受限于现有技术中光刻工艺的局限。

而随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方向发展，半导体器件的制造技术将会进入22nm工艺节点。而光刻能力是22nm技术节点上一项重要的指标。目前的光刻技术致力发展波长为13.5nm的极紫外（EUV）光刻技术。采用EUV光刻技术可能会得到特征尺寸小于32nm的芯片。但是到目前为止，EUV光刻技术也还未处于量产阶段。公开发表的关于22nm器件的报道也很少，即使是实验室器件也是如此。若依赖于现有技术，实现特征尺寸为22nm以下的半导体器件的金属互连结构的制作是非常困难的。如何形成更小尺寸的金属互连结构以适应半导体制造技术飞速发展的需求就成为本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供一种利用现有光刻技术即可实现的小尺寸的金属互连结构的制作方法。

为实现上述目的，本发明提供了一种金属互连结构的制作方法，所述金属互连结构包括位于同层的第一接触孔与第二接触孔，以及位于上层并连接该两接触孔的沟槽，所述制作方法包括：

提供半导体衬底；

在所述半导体衬底上形成介质层和位于所述介质层上的第一缓冲层；

在所述第一缓冲层上形成第一硬掩膜层，所述第一硬掩膜层包括间隔分布的多个线条状图形；

在所述第一硬掩膜层上形成第二缓冲层；

在所述第二缓冲层上形成第二硬掩膜层，所述第二硬掩膜层包括间隔分布的多个线条状图形，所述第二硬掩膜层的图形和所述第一硬掩膜层的图形互相交叉，并共同限定了所述金属互连结构的第一、二接触孔的位置与尺寸；

在第二硬掩膜层上形成第一光刻胶图形，所述第一光刻胶图形暴露所述第一接触孔所在的位置；

以所述第一光刻胶图形及第一、二硬掩膜层为掩模，刻蚀所述第二缓冲层和第一缓冲层至露出所述介质层，在第一缓冲层和第二缓冲层中形成第一通孔；

去除第一光刻胶图形；

在所述第一通孔内填充有机涂层，而后在第二缓冲层上形成第二光刻胶图形，所述第二光刻胶图形暴露所述第二接触孔所在的位置；

以所述第二光刻胶图形及第一、二硬掩膜层为掩模，刻蚀所述第二缓冲层和第一缓冲层至露出所述介质层，在第一缓冲层和第二缓冲层中形成第二通孔；

去除第二光刻胶图形；

利用具有第一、二通孔的第二缓冲层和第一缓冲层为掩模，刻蚀所述介质层，在所述介质层内形成所述第一接触孔与第二接触孔；

在所述第一、二接触孔内填充有机涂层，而后形成第三光刻胶图形，所述第三光刻胶图形包括暴露第一、二接触孔的中间区域的图形；

以所述第三光刻胶图形为掩模，对所述介质层进行刻蚀，形成连接所述第一、二接触孔的沟槽。

可选的，所述第一缓冲层的材料与所述第二缓冲层的材料相同。

可选的，所述介质层的材料包括氧化硅；所述第一缓冲层的材料包括多晶硅或氮化硅。

可选的，所述第一硬掩膜层的材料与所述第二硬掩膜层的材料相同。

可选的，所述第一缓冲层与所述第一硬掩膜层的刻蚀选择比大于或等于10。

可选的，所述第一缓冲层的材料包括多晶硅或氮化硅；所述第一硬掩膜层的材料包括氧化硅。

可选的，所述介质层的厚度范围为

至

可选的，所述第一、第二硬掩膜层的厚度范围为

可选的，所述第一硬掩膜层采用自对准式双重曝光光刻工艺形成。

可选的，所述第二硬掩膜层采用自对准式双重曝光光刻工艺形成。

可选的，所述第一硬掩膜层为纵向排布的线条状图形。

可选的，所述第二硬掩膜层为横向排布的线条状图形。

可选的，所述第一、二、三光刻胶图形的材料为负性或者正性光刻胶。

本发明还提供了一种金属互连结构的制作方法，所述金属互连结构包括位于同层的第一接触孔与第二接触孔，以及位于上层并连接该两接触孔的沟槽，包括：

提供半导体衬底；

在所述半导体衬底上形成介质层和位于所述介质层上的掩膜层；

通过双重图形曝光技术在所述掩膜层内形成呈阵列排布的若干通孔，所述若干通孔中的第一、二通孔分别与待形成的所述金属互连结构的所述第一、二接触孔的位置、大小相对应；

在所述掩膜层上形成第一光刻胶图形，所述第一光刻胶图形包括对准所述第一通孔的第一开口，且所述第一开口的口径大于所述第一通孔；

以所述第一光刻胶图形及所述掩膜层为掩模，进行刻蚀，在所述介质层中形成所述第一接触孔；

去除第一光刻胶图形；

在所述第一接触孔内填充有机涂层，而后在所述掩膜层上形成第二光刻胶图形，所述第二光刻胶图形包括对准所述第二通孔的第二开口，且所述第二开口的口径大于所述第二通孔；

以所述第二光刻胶图形及所述掩膜层为掩模，进行刻蚀，在所述介质层中形成所述第二接触孔；

去除第二光刻胶图形；

在所述第二接触孔内填充有机涂层，而后在所述掩膜层上形成第三光刻胶图形，所述第三光刻胶图形包括沟槽图形，所述沟槽图形暴露所述第一通孔和第二通孔的中间区域；

以所述第三光刻胶图形为掩模，进行刻蚀，在所述介质层内形成连接所述第一、二接触孔的所述沟槽。

可选的，呈阵列排布的所述若干通孔的径宽及间距小于或等于45nm。

可选的，填充的所述有机涂层为底部有机抗反射层。

可选的，所述第一接触孔与第二接触孔的间距小于或等于45nm。

与现有技术相比，本发明具有以下优点：

本发明采用具有较小径宽的通孔（小洞）掩模结构进行即将形成的接触孔大小的限定，而采用光刻胶来打开对应即将形成的接触孔位置的小洞，由于有具有较小径宽的通孔的掩模结构作为接触孔大小的限定，所述光刻胶曝光时候的工艺可以不需要满足足够小的精度，可突破现有光刻机技术节点的限制，形成尺寸较小的金属互连结构。

而本发明采用多次光刻和刻蚀来分别打开距离较近的通孔，再形成大小和通孔相同、位置和通孔对应的接触孔，然后再利用一次光刻和刻蚀来形成沟槽来连通需要连通的接触孔。这样的方式，避免了曝光精度达不到而产生的套刻误差的影响。

附图说明

图1至图8是本发明实施例一形成金属互连结构的结构示意图；

图9至图26是本发明实施例二形成金属互连结构的结构示意图；

图27至图28是本发明实施例三形成金属互连结构的结构示意图。

具体实施方式

本发明采用具有较小径宽的通孔（小洞）的掩模结构进行即将形成的接触孔大小的限定，而采用光刻胶来打开对应即将形成的接触孔位置的小洞，由于有具有较小径宽的通孔的掩模结构作为接触孔大小的限定，所述光刻胶曝光时候的工艺可以不需要满足足够小的精度，即可突破现有光刻机技术节点的限制，形成尺寸较小的金属互连结构。

所述具有较小径宽的通孔（小洞）掩模结构可以分别在上下两层掩膜层中形成两层线条（line）互相交叉作为掩模图形，来刻蚀形成较通孔（小洞）的结构。由于线条刻蚀的精度比孔刻蚀的精度要简单易控制，所以刻蚀形成的小洞具有更好的精度。其中，形成线条的工艺中结合自对准式双重曝光光刻（SADP，Spacer or self-aligned double-patterning）工艺，从而可以使得形成的孔（小洞）的尺寸成倍缩小于现有光刻机能够达到的尺寸。

由于介质层一般为氧化硅，干法刻蚀中刻蚀速率很低，所以在刻蚀氧化硅的时候，需要足够厚的掩膜层才能够实现在其上形成图形。若希望在介质层上进行自对准式双重曝光光刻工艺形成较精细的孔或者线条，则需要多次在介质层上形成非常厚的掩模，这样的方式在实际工艺中几乎不能实现。本发明两次利用较薄的掩膜层分别接受两个维度的线条图形，再利用足够厚的缓冲层中接受两层线条互相交叉形成的图形，然后再以缓冲层作为掩模来刻蚀需要形成孔（hole）的介质层。这样，所述较薄的掩膜层中的线条可以通过结合自对准式双重曝光光刻工艺形成，这样的方式中，不需要在介质层上多次形成非常厚的掩模来进行自对准式双重曝光光刻工艺才可能形成较精细的孔或者线条。解决了前述的问题，最终能够在介质层中形成精细的孔或线条。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

实施例一

具体如图1所示，提供半导体衬底11，其上形成有介质层10和具有小尺寸通孔的掩膜层20。在图中，仅在掩膜层20中画出了两个通孔1a、1b以简要说明，实际中，掩膜层20中可以具有若干阵列状排布的通孔，其径宽和间距为22nm、23nm、32nm等小于光刻机所能达到的最小精度的尺寸。制作掩膜层20中的通孔时可以通过双重图形曝光技术来缩小一般光刻能够实现的尺寸，从而形成本实施例中径宽和间距的尺寸均小的通孔。在本实施例中，通孔1a、1b的径宽为22nm，两者之间的间距为22nm。

本实施例需要在介质层中形成由两个接触孔和连通两者的沟槽组成的金属互连结构，两个接触孔的具体位置分别对应通孔1a、1b。在本实施例中，由于客观条件的限制，比如在通孔1a和通孔1b之间相隔的若干通孔，而两者之间相隔的若干通孔下的介质层是不需要被刻蚀的情况下，通孔1a和通孔1b需要有由光刻胶中两个分开的开口暴露出来。但是由于通孔1a、1b的间距比较近，从而在曝光的过程中，分别对准通孔1a、1b的掩模板图形中所透过的曝光光线可能会相互迭加或抵消，使得所获得的对应的光刻胶图形中，本不该有图案的位置出现了图案，产生了桥接。而在其它情况下，还可能出现在光刻胶图形中本该有图案的位置，图案却未曝光成功等现象。

于是本实施例中，按照光刻设备的分辨率，将待形成的金属互连结构中的接触孔图案拆分成两部分，每部分分别采用一次光刻工艺形成，每次曝光的关键尺寸都大于光刻设备的分辨率。需要说明的是，在本发明的其他实施例中，当形成的接触孔图案的间距比较远时，可以采用一次光刻工艺形成；当形成的接触孔比较多且间距比较近时，还可以采用三次及三次以上光刻工艺形成，其不限制本发明的保护范围。

具体如图2所述，在通孔1a、1b中填充有机涂层40，比如底部有机抗反射层（BARC），以便于在掩膜层20表面涂覆第一光刻胶。第一光刻胶可以为正胶或者负胶。在本实施例中，第一光刻胶均为正胶。通过曝光显影等工艺步骤，在第一光刻胶中形成第一光刻胶图形31，所述第一光刻胶图形31包括对准其中一个通孔1a的第一开口2a。在本实施例中，第一开口2a的径宽为55nm，这样的径宽为现在大规模应用的光刻机所能达到的最小的精度。在别的实施方式中，第一开口2a的径宽也可以为别的光刻机精度能够实现的大于通孔的径宽，且小于通孔径宽和两倍间距的总和的尺寸。

以第一光刻胶图形31为掩模刻蚀掉通孔1a中的有机涂层40，再以第一光刻胶图形31和具有通孔1a的掩膜层20为掩模进行刻蚀，直至刻蚀到介质层10中形成宽度为通孔1a的径宽的第一接触孔3a，如图3所示。再利用有机涂层40填满所示接触孔3a。随后在掩膜层20表面形成第二光刻胶，曝光显影后形成第二光刻胶图形32。所述第二光刻胶图形32包括对准另外一个通孔1b的第二开口2b，如图4所示。所述第二开口2b和前述的第一开口2a的大小一致。在掩膜层20内的通孔为若干阵列状排布的通孔的实施方式中，第二开口2b对准的另一个通孔1b可以不是和前一个通孔1a相邻的通孔，而是与之相隔若干个通孔，但与之距离小于光刻精度尺寸的一个。

以第二光刻胶图形32为掩模进行刻蚀，直至刻蚀到介质层10中形成和通孔径宽一致的第二接触孔3b，如图5所示。

而后去除第二光刻胶图形32。再利用有机涂层40填满所示接触孔3b，随后在掩膜层20表面形成第三光刻胶，曝光显影后形成第三光刻胶图形33。所述第三光刻胶图形33具有至少完全暴露所述通孔1a、1b（即后来刻蚀形成的接触孔3a、3b）之间区域的沟槽图形4，如图6所示。

然后以第三光刻胶图形33为掩膜进行刻蚀，刻蚀进行至刻蚀掉部分厚度的介质层10，从而在接触孔3b和接触孔3a上方形成使其互连的沟槽4c，如图7所示。

去掉第三光刻胶图形33和掩膜层20、以及接触孔3a、3b中的有机涂层40。如图8所示，在介质层10中形成了由精细的、仅22nm宽的接触孔3a、3b和连通两者的沟槽4c组成的金属互连结构。

这样，本发明对应于要形成的接触孔的位置的“小洞”（通孔1a、1b）限定要形成的接触孔的大小，然后利用光刻胶曝光依次形成“大洞”（第一开口2a或2b）分别暴露小洞（通孔1a或1b）进行刻蚀，即采用“大洞打开小洞”的工艺，来形成接触孔，再利用一次曝光和刻蚀来形成槽连通两个接触孔从而形成本发明的金属互连结构。由于最终成型的接触孔是通过通孔1a、1b的形状和位置实现的，这样就弥补了传统只是通过曝光形成光刻胶图形来作为掩膜的方式中，不能实现尺寸和间距小于光刻精度的两个或多个接触孔的不足，并且通过两次曝光产生对准小洞的大洞，避免了对准误差的影响。

实施例二

本实施例采用两维的线条交叉形成的结构作为掩膜层来形成本发明要形成的结构，所述结构包括接触孔和沟槽的金属互连结构。

提供如图9所示的半导体结构，所述半导体结构包括半导体衬底100，以及形成在半导体衬底100上的介质层200。其中，后续会在介质层200中形成本发明的金属互连结构。作为一个实施方式，在介质层200上具有第一缓冲层300，第一缓冲层300之上还形成有第一硬掩膜层400，第一硬掩膜层400由间距为k的多个线条组成，所述多个线条排布成第一图案。所述k为22nm、23nm、32nm等小于光刻机所能达到的最小精度的尺寸。第一图案的线条之间以及其上覆盖有第二缓冲层600，第二缓冲层600上形成有具有第二图案的第二硬掩膜层700。所述第二图案由间距为d的线条组成，第二图案的线条与第一图案的线条交叉排布。所述d为22nm、23nm、32nm等小于光刻机所能达到的最小精度的尺寸。优选的，第一图案和第二图案的线条互为异面垂直关系。若定义沿着纸面水平方向为横向，和纸面垂直方向为纵向，则第一图案为纵向线条，第二图案为横向线条。图10为图9中的第一图案和第二图案俯视示意图。如图10所示，由第一硬掩膜层400和第二硬掩膜层700中的线条交叉构成了其间的通孔图案，如通孔图案10、20、30等，其中本实施例中要打开的通孔图案为通孔图案10、20。所述第一图案和第二图案的线条可以分别通过双重图形曝光技术来形成，这样其宽度和间距可以通过双重图形曝光技术而得到成倍的缩小，从而使得第一硬掩膜层400和第二硬掩膜层700中的线条交叉构成的通孔图案的尺寸也可以远小于一般光刻能够实现的尺寸。

其中，介质层200可以为氧化硅，或其它的低k材料、超低k材料等。厚度范围可以为：

至

如：

或

在本实施例中所述介质层200为氧化硅。

第一缓冲层300可以为多晶硅或氮化硅等。可以这样设置第一缓冲层300的厚度，使得其与介质层200的厚度比，与后续它们刻蚀过程中的刻蚀选择比大致相当。作为一种实施方式，选择第一缓冲层300与介质层200的刻蚀比为1:1，相应的，优选设置第一缓冲层300的厚度与介质层200相等。即第一缓冲层300的厚度范围也为

至对应上述介质层200可选择的厚度，第一缓冲层300的厚度可以选择的厚度如：

或作为另一种实施方式，所述第一缓冲层300与介质层200的刻蚀比为1:3，对应的，设置所述第一缓冲层300的厚度为介质层200的三分之一，其范围可以为

至

对应上述介质层200可选择的厚度，第一缓冲层300可以选择的厚度如：

或

第二缓冲层600材质可以和第一缓冲层300相同，其厚度可以与第一缓冲层300相同。

第一硬掩膜层400可以为氧化硅或其它刻蚀速率明显小于第一缓冲层300的材质。并且较优的，第一硬掩膜层400与第一缓冲层300的厚度比可与它们的刻蚀选择比大致相当。在本实施例中，第一硬掩膜层400的材料为二氧化硅（SiO₂）；第一硬掩膜层400与所述第一缓冲层300的刻蚀比为1：10，其厚度为第一缓冲层300的十分之一。

第二硬掩膜层700与所述第一缓冲层300或第二缓冲层600的刻蚀比越小越好，从而在后续刻蚀未被第一硬掩膜层400覆盖的第一缓冲层300时，可以保护第二硬掩膜层700不被同时腐蚀。本实施例中，所述第二硬掩膜层700与第一硬掩膜层400的材质相同，也同样与第二缓冲层600的刻蚀比为1:10，其厚度为第一缓冲层300的十分之一。

需要说明的是，虽然第一硬掩膜层400、第二硬掩膜层700和介质层200的材料都可以是二氧化硅，但当选用不同的刻蚀气体进行刻蚀时，第一硬掩膜层400、第二硬掩膜层700该两硬掩膜层与第一缓冲层400的刻蚀选择比，和介质层200与第一缓冲层400的刻蚀选择比之间的差别很大，这可以由形成二氧化硅的方式不同而导致其致密程度或其它物质的含量不同而实现，此实现方式对于本领域的技术人员是熟知的，在此不再赘述。

同实施例一类似的，本实施例需要在介质层中形成由两个接触孔和连通两者的沟槽组成的金属互连结构，两个接触孔的具体位置分别对应两个相隔较近的通孔图案10和通孔图案20。由于通孔图案10和通孔图案20的间距比较近，从而在曝光的过程中，通孔图案10和通孔图案20所对应的掩模板中的图形中所透过的曝光光线可能会相互迭加或抵消，使得所获得的对应的光刻胶图形中，本不该有图案的位置出现了图案，产生了桥接。而在其它情况下，还可能出现光刻胶图形中本该有图案的位置，图案却未曝光成功等现象。

接下来，旋涂第一光刻胶在第二缓冲层600的表面，曝光显影后形成第一光刻胶图形910，如图11、图12所示。所述第一光刻胶图形910包括一与通孔图案10相比尺寸较大的开口91，所述开口91暴露出一个通孔图案10。另外，沿着图11中与纸面水平的方向得到的第一光刻胶图形形成在第二缓冲层600和第二硬掩膜层700上的结构的剖面图如图13所示，沿着图11中与纸面垂直的方向得到的第一光刻胶图形910形成在第二缓冲层600和第二硬掩膜层700上的结构的剖面图如图14所示。

在本实施例中，通孔图案的边长（第一图案中线条的间距k和第二图案中线条的间距d）为22nm，各通孔图案之间的间距（第一图案和第二图案中线条的宽度）也为22nm。开口91的径宽为55nm，这样的径宽为现在大规模应用的光刻机所能达到的最小的精度。在别的实施方式中，开口91的径宽也可以为别的大于通孔图案的，小于等于通孔图案的边长和两倍间距的总和的尺寸，且光刻机精度能够实现。

以第一光刻胶图形910为掩模进行刻蚀，刻蚀所述第二缓冲层600和第一缓冲层300至露出介质层200，在缓冲层（包括第一缓冲层300与第二缓冲层600）中形成图案。其大致过程如下：

首先，刻蚀掉开口91和第二硬掩膜层700第二图案中两相邻的线条共同暴露出来的第二缓冲层600，刻蚀至暴露出第一硬掩膜层400的第一图案中两相邻的线条；然后，再继续以第一硬掩膜层400中第一图案为掩模刻蚀第一缓冲层300，直至刻蚀到暴露出介质层200的表面，从而第一缓冲层300和第二缓冲层600中形成通孔1。通孔1的底部暴露出介质层200。通孔1在第一缓冲层300中的尺寸（即通孔1的底部暴露出介质层的大小）由第一图案的间距k和第二图案的间距d共同来决定。沿两个方向的截面的结构示意图如图15和图16所示。其中，本领域技术人员能够理解的是，在这个刻蚀过程中，暴露出来的第二硬掩膜层700和第一硬掩膜层400在刻蚀过程中也被刻蚀掉一部分。

然后去除光刻胶910，可以采用灰化法去除。

接下来，利用有机涂层填满所示第一缓冲层300中的通孔1和第二缓冲层600中被刻蚀掉的部分；再在第二硬掩膜层700表面形成第二光刻胶，曝光显影后形成第二光刻胶图形920。所述第二光刻胶图形920包括对准另一通孔图案20（参照图10）的开口92，形成结构的两个截面的示意图如图17和图18所示。在别的实施方式中，此时开口92对准的另一个通孔图案也可以不是和第一通孔图案相邻的通孔图案，而是与第一通孔图案之间距离若干个通孔图案但与之距离小于光刻精度尺寸的一个，或者如图10中通孔图案30那样与所述第一通孔图案10即不在同一行，也不在同一列但与之距离小于光刻精度尺寸的一个。

以第二光刻胶图形920为掩模进行刻蚀，类似前述形成通孔1的过程，所述刻蚀进行到介质层200表面，在第一缓冲层300和第二缓冲层600中形成通孔2。通孔2的底部暴露出介质层200。通孔1在第一缓冲层300中的尺寸（即通孔1的底部暴露出介质层的大小）形成结构的两个方向截面的示意图如图19和图20所示。通孔2形成后，采用灰化法去除第二光刻胶图形920。

至此，在第一缓冲层300中形成了通孔1和通孔2，去除光刻胶920后，沿着类似图11中与纸面水平的方向得到结构图如图21所示。

以第二硬掩膜层700、第二缓冲层600、第一硬掩膜层400和第一缓冲层300为掩模，刻蚀介质层200，刻蚀进行至所述半导体衬底100的表面。如图22所示，在介质层中刻蚀出大小和位置与通孔1和通孔2分别对应的接触孔1a和接触孔2a。在这个刻蚀过程中，本领域技术人员能够理解的是，在所述介质层200被刻蚀的同时，所述第二硬掩膜层700、第二缓冲层600、第一硬掩膜层400和第一缓冲层300也被会刻蚀掉，只留下部分厚度的第一缓冲层300。

再填充有机涂层，然后在第二掩膜层700表面形成第三光刻胶，曝光显影后形成第三光刻胶图形930，如图23所示。所述第三光刻胶图形930包括暴露接触孔1a和2a的开口93。然后以第三光刻胶图形930为掩膜进行刻蚀，刻蚀掉接触孔1a和2a之间的第一缓冲层300以及部分厚度的介质层200，从而形成连通所述接触孔1a和2a的沟槽（未标示），如图24所示。

去掉介质层200表面的所有薄膜层、以及通孔1、2中的有机涂层。如图25所示，在介质层200中形成了由精细的、仅22nm宽的通孔1a、2a和连通两者的沟槽3a组成的金属互连结构。其立体图如图26所示。

实施例三

同实施例二类似的，提供如图9所示的半导体结构，其俯视图如图27所示。本实施例中需要形成如图中虚线圈所圈的通孔图案所对应的两个金属互连结构，其中一个金属互连结构包括通孔图案31所对准的接触孔、通孔图案34所对准的接触孔和连接该两个接触孔的沟槽，另一个金属互连结构包括紧邻通孔图案34的通孔图案33所对准的接触孔和通孔图案32所对准的接触孔以及连接该两接触孔的沟槽。由于通孔图案34和通孔图案33紧邻，如果要在同一次曝光中形成它们对应的光刻胶图形，那么在曝光的过程中，通孔图案34和通孔图案33所对应的掩模板中的图形中所透过的曝光光线可能会相互迭加或抵消，使得所获得的对应的光刻胶图形中，本不该有图案的位置出现了图案，产生了桥接。而在其它情况下，还可能出现光刻胶图形中本该有图案的位置，图案却未曝光成功等现象。

于是本实施例中，按照光刻设备的分辨率，将待形成的金属互连结构中的接触孔位置所对应的通孔图案所对应的光刻胶图案拆分成两部分（根据图案之间的距离划分）：一部分为暴露虚线框12a和11a内区域的光刻胶图形，另一部分为暴露虚线框21a内区域的光刻胶图形。每部分分别采用一次光刻工艺形成，每次曝光的关键尺寸都大于光刻设备的分辨率。需要说明的是，在本发明的其他实施例中，当形成的接触孔图案的间距比较远时，可以采用一次光刻工艺形成；当形成的接触孔比较多且间距比较近时，还可以采用三次及三次以上光刻工艺形成，其不限制本发明的保护范围。

具体的，可以采取如下的方式：

同实施例二类似的，在第二缓冲层600的表面上涂覆第一光刻胶，进行曝光显影，形成第一光刻胶图形包括和虚线框11a和虚线框12a相同的两个开口，以暴露通孔图案33、通孔图案32以及两者之间的区域和通孔图案31，然后进行刻蚀，刻蚀至暴露介质层200。然后去除第一光刻胶，填充有机涂层。本领域技术人员能够理解并想象到的是，在光刻胶中的开口所暴露出来的第二硬掩膜层700和第一硬掩膜层400在刻蚀过程中也被刻蚀掉一部分，其中包括通孔图案33和通孔图案32之间的第二硬掩膜层700和第一硬掩膜层400。

再在有机涂层和第二缓冲层600的表面上涂覆第二光刻胶，进行第二次曝光，形成第二光刻胶图形包括和虚线框21a相同的开口，以暴露通孔图案34，然后进行刻蚀，刻蚀至暴露介质层200。然后去除第二光刻胶。

再进行刻蚀，刻蚀介质层200，刻蚀进行至所述半导体衬底100的表面。在介质层200中形成分别对应通孔图案31的接触孔和对应通孔图案34的接触孔，以及对应通孔图案32的接触孔和对应通孔图案33的接触孔以及连通两者的沟槽。

同实施例二类似的，在这个刻蚀过程中，本领域技术人员能够理解的是，在所述介质层200被刻蚀的同时，所述第二硬掩膜层700、第二缓冲层600、第一硬掩膜层400和第一缓冲层300也被会刻蚀掉，只留下部分厚度的第一缓冲层300。

再填充有机涂层，然后在第二缓冲层600的表面上涂覆第三光刻胶，进行第三次曝光，如图28所示，形成第三光刻胶图形包括和虚线框31a和虚线框32a形状相同的开口，以暴露出通孔图案31和通孔图案34之间的区域和通孔图案32和通孔图案33之间的区域，然后进行刻蚀，刻蚀掉通孔图案31对应的接触孔和通孔图案34对应的接触孔之间的第一缓冲层300以及部分厚度的介质层200和通孔图案31和通孔图案34之间的有机涂层和第一缓冲层300，从而形成分别连通通孔图案31、通孔图案34对应的两接触孔的沟槽和连通通孔图案31、通孔图案34对应的两接触孔的沟槽。这样，前面所述的光刻和刻蚀工艺打开了通孔图案31和通孔图案34对应的接触孔，通孔图案32和通孔图案33对应的接触孔，并且分别连通了通孔图案31和通孔图案34对应的接触孔，通孔图案32和通孔图案33对应的接触孔，却没有让距离很近的通孔图案33和通孔图案34相连。

和实施例二类似，去掉介质层200表面的所有薄膜层、以及有机涂层。在介质层200中形成前述结构的金属互连结构。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种金属互连结构的制作方法，所述金属互连结构包括位于同层的第一接触孔与第二接触孔，以及位于上层并连接该两接触孔的沟槽，其特征在于，所述制作方法包括：

提供半导体衬底；

在所述第一硬掩膜层上形成第二缓冲层；

去除第一光刻胶图形；

去除第二光刻胶图形；

2.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一缓冲层的材料与所述第二缓冲层的材料相同。

3.如权利要求2所述的金属互连结构的制作方法，其特征在于，所述介质层的材料包括氧化硅；所述第一缓冲层的材料包括多晶硅或氮化硅。

4.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一硬掩膜层的材料与所述第二硬掩膜层的材料相同。

5.如权利要求4所述的金属互连结构的制作方法，其特征在于，所述第一缓冲层与所述第一硬掩膜层的刻蚀选择比大于或等于10。

6.如权利要求5所述的金属互连结构的制作方法，其特征在于，所述第一缓冲层的材料包括多晶硅或氮化硅；所述第一硬掩膜层的材料包括氧化硅。

7.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述介质层的厚度范围为

至

8.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一、第二硬掩膜层的厚度范围为

9.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一硬掩膜层采用自对准式双重曝光光刻工艺形成。

10.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第二硬掩膜层采用自对准式双重曝光光刻工艺形成。

11.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一硬掩膜层为纵向排布的线条状图形。

12.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第二硬掩膜层为横向排布的线条状图形。

13.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一、二、三光刻胶图形的材料为负性或者正性光刻胶。

14.一种金属互连结构的制作方法，所述金属互连结构包括位于同层的第一接触孔与第二接触孔，以及位于上层并连接该两接触孔的沟槽，其特征在于，包括：

提供半导体衬底；

去除第一光刻胶图形；

去除第二光刻胶图形；

15.如权利要求14所述的金属互连结构的制作方法，其特征在于，呈阵列排布的所述若干通孔的径宽及间距小于或等于45nm。

16.如权利要求14所述的金属互连结构的制作方法，其特征在于，填充的所述有机涂层为底部有机抗反射层。

17.如权利要求14所述的金属互连结构的制作方法，其特征在于，所述第一接触孔与第二接触孔的间距小于或等于45nm。