KR100796509B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100796509B1
KR100796509B1 KR1020060068994A KR20060068994A KR100796509B1 KR 100796509 B1 KR100796509 B1 KR 100796509B1 KR 1020060068994 A KR1020060068994 A KR 1020060068994A KR 20060068994 A KR20060068994 A KR 20060068994A KR 100796509 B1 KR100796509 B1 KR 100796509B1
Authority
KR
South Korea
Prior art keywords
photoresist
dry etching
semiconductor device
rie
trench
Prior art date
Application number
KR1020060068994A
Other languages
English (en)
Inventor
윤영제
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060068994A priority Critical patent/KR100796509B1/ko
Priority to US11/780,970 priority patent/US7608545B2/en
Application granted granted Critical
Publication of KR100796509B1 publication Critical patent/KR100796509B1/ko
Priority to US12/560,252 priority patent/US8084832B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

본 발명은 반도체 기판상에 하나 이상의 제 1 포토레지스트를 소정 간격으로 구비하여 노광처리하는 제 1 노광 공정단계; 상기 하나 이상의 제 1 포토레지스트를 구비한 반도체 기판에 대해 소정의 건식식각 방법을 수행하여 제 1 트렌치 패턴을 각각 형성하는 제 1 건식식각단계; 상기 제 1 트렌치 패턴의 각 내측면으로부터 소정의 이격길이로 제 2 포토레지스트를 구비하여 노광처리하는 제 2 노광 공정단계; 및 상기 제 2 포토레지스트에 대해 소정의 건식식각 방법을 수행하여 최종 트렌치 패턴을 각각 형성하는 제 2 건식식각단계를 포함하여 수행되는 것을 특징으로 하는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자, 트렌치 패턴, 해상도, 최소 피치

Description

반도체 소자의 제조방법{Method of Manufacturing Semiconductor Device}
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자의 단면을 도시한 단면도.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 반도체 소자의 단면을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100,200: 반도체 기판 110,210,211: 제 1 포토레지스트
120,230,231: 제 2 포토레지스트 130: 트렌치
220: 제 1 트렌치 240: 최종 트렌치
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 트렌치 패턴을 높은 해상도의 최소 피치로 형성하는 반도체 소자의 제조방법에 관한 것이다.
일반적으로 90nm 노드급 이하의 반도체 소자에서 활성층(Active layer) 또는 Cu 배선의 형성을 위해서는 100nm 이하의 좁은 피치를 가진 트렌치 패턴(trench pattern)의 형성이 필요하다. 그러나, 193nm 파장 이하의 단파장 광원을 사용하는 고가의 노광 장비를 사용하는 경우라 하여도 노광 공정에서 형성 가능한 패턴의 최소피치(pmin)는 pmin=λ/NA와 같이 제한되므로 소자분리막 패턴(isolated pattern)을 형성하는 경우와 다른 패턴 형성 제한이 존재하게 된다. 예를 들어, 248 nm의 파장에 NA=0.68인 노광장비를 이용하여 수행되는 노광 공정의 경우, 구현 가능한 최소피치(pmin)가 365nm로 제한된다.
따라서, 이러한 문제점을 극복하기 위한 방법으로 고안된 것 중 하나의 방법이 이중으로 제작된 마스크를 통해 노광하여 PR 패턴을 형성하는 이중 노광 방법인데, 이중 노광 방법은 반도체 소자의 패턴 피치(pitch)를 감소시키기 위한 목적으로 최종 패턴을 형성하기 위한 2개의 마스크를 적용하여 이중노광(double expose)을 수행함으로서 최종적으로 생성되는 포토레지스트 패턴의 해상도(resolution)를 향상시킬 수 있는 기술이며, 이런 경우 역시 RIE 식각 공정에서 좁고 깊은 패턴을 형성하는 동안 PR 패턴이 에칭 하드 마스크(etch hard mask)로서의 역할을 수행해야 하므로 식각과정 동안 소모가 큰 100nm 이하의 좁은 트렌치 패턴을 형성할 때 구현 가능한 패턴의 피치 크기에 제한이 생기게 된다.
본 발명은 일반적인 노광 장비와 식각 기술을 이용하여 높은 해상도의 최소 피치로 트렌치 패턴을 형성하는 반도체 소자의 제조방법을 제공하는데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 반도체 기판상에 구현하고자 하는 트렌치 패턴의 외측 일방향으로 제 1 포토레지스트를 구비하여 노광처리하는 제 1 노광 공정단계; 상기 제 1 포토레지스트에 대해 소정의 건식식각 방법을 수행하는 제 1 식각단계; 상기 제 1 포토레지스트에 대응하는 상기 트렌치 패턴의 외측 다른 방향으로 제 2 포토레지스트를 구비하여 노광처리하는 제 2 노광 공정단계; 및 상기 제 2 포토레지스트에 대해 소정의 건식식각 방법을 수행하는 제 2 식각단계를 포함하여 트렌치를 형성하는 것을 특징으로 하는 반도체 소자의 제조방법에 관한 것이다.
또한, 본 발명은 반도체 기판상에 하나 이상의 제 1 포토레지스트를 소정 간격으로 구비하여 노광처리하는 제 1 노광 공정단계; 상기 하나 이상의 제 1 포토레지스트를 구비한 반도체 기판에 대해 소정의 건식식각 방법을 수행하여 제 1 트렌치 패턴을 각각 형성하는 제 1 건식식각단계; 상기 제 1 트렌치 패턴의 각 내측면으로부터 소정의 이격길이로 제 2 포토레지스트를 구비하여 노광처리하는 제 2 노광 공정단계; 및 상기 제 2 포토레지스트에 대해 소정의 건식식각 방법을 수행하여 최종 트렌치 패턴을 각각 형성하는 제 2 건식식각단계를 포함하여 수행되는 것을 특징으로 하는 반도체 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자의 단면을 도시한 단면도로서, 최종적으로 요구되는 하나의 트렌치(130) 패턴의 피치를 획득하기 위해 두 번에 걸쳐 노광공정과 식각처리를 수행함으로써 결과적으로 단일 노광/식각을 통한 패턴 형성보다 훨씬 좁은 트렌치를 형성하는 것이 가능하다.
먼저, 도 1a에 도시된 바와 같이 기판(100) 상에 하나의 트렌치(130) 패턴을 형성하기 위해 요구되는 트렌치(130) 패턴의 일측 방향으로 제 1 포토레지스트(110)를 구비하는 제 1 노광 공정을 수행한다.
제 1 노광 공정은 기판(100) 상에 도포된 포토레지스트막에 대해 소정의 노광 마스크(도시하지 않음)를 이용하여 일반적인 노광장비에서 노광처리가 수행되고 베이킹 장비에서 베이킹 처리되며 소정의 현상액을 이용하여 노광처리된 포토레지스트막을 제거하여 도 1a에 도시된 바와 같은 제 1 포토레지스트(110) 만을 남기게 된다.
제 1 포토레지스트(110)가 존재하는 기판(100)에 대해 소정의 건식식각 방법을 이용하는 제 1 식각공정을 수행하여, 도 1b에 도시된 바와 같은 기판(100) 패턴을 형성한다.
도 1b에 도시된 바와 같은 기판(100) 패턴을 형성하기 위해 적용되는 제 1 식각공정에서 소정의 건식식각 방법은 대표적으로 RIE(reactive ion etching) 방법을 이용하며, 기판(100)이 SiO2의 산화막이 형성된 기판인 경우에는 CF4 등의 불화물 가스를 식각가스로 이용하는 RIE 방법으로 건식식각이 수행되거나, 또는 기판(100)이 블랙 다이아몬드와 같은 저유전체(low-k) 기판인 경우에는 CF4, CHF3 등의 불화물 가스를 식각가스로 이용하는 RIE 방법으로 건식식각이 수행될 수 있다.
이어서, 도 1c에 도시된 바와 같이 요구되는 트렌치(130) 패턴의 타측 방향으로 포토레지스트, 즉 제 2 포토레지스트(110)를 구비하는 제 2 노광 공정을 수행한다.
제 2 노광 공정은 제 1 노광 공정과 동일하게 도 1b에 도시된 바와 같은 패턴을 가지는 기판(100) 상에 도포된 포토레지스트막에 대해 소정의 노광 마스크(도시하지 않음)를 이용하여 일반적인 노광장비에서 노광처리가 수행되고 베이킹 장비에서 베이킹 처리되며 소정의 현상액을 이용하여 노광처리된 포토레지스트막을 제거하여 도 1c에 도시된 바와 같은 제 2 포토레지스트(120) 만을 남기게 된다.
제 2 포토레지스트(120)가 존재하는 기판(100)에 대해 소정의 건식식각 방법을 이용하는 제 2 식각공정을 수행하여, 도 1d에 도시된 바와 같은 기판(100) 패턴을 최종적으로 형성한다.
도 1d에 도시된 바와 같은 기판(100) 패턴을 형성하기 위해 적용되는 제 2 식각공정에서 소정의 건식식각 방법은 전술한 제 1 식각공정과 동일하게 RIE 방법을 이용하여 하나의 트렌치(130) 패턴을 최종적으로 형성할 수 있다.
이와 같이 본 발명의 일실시예에 따라 도 1d에 도시된 트렌치가 형성되는 경우, 구현 가능한 트렌치(130)의 최소 피치 크기는 노광 장비의 정렬(align) 정밀도에 따라 결정되어, 최근의 노광 장비가 보통 3σ<10nm의 정렬 정밀도를 구현하므로 해상 가능한 트렌치(130) 패턴의 최소 피치 크기는 10nm 정도로 형성될 수 있다.
이하, 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 도 2a 내지 도 2c를 참조하여 설명한다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 반도체 소자의 단면을 도시한 단면도로서, 예를 들어 플래쉬 반도체 소자와 같이 단순한 트렌치 라인이 셀(cell)의 대부분 영역에서 반복적으로 구비되는 반도체 소자를 예로 들어 설명한다.
먼저, 도 2a는 본 발명의 다른 실시예에 따라 플래쉬 반도체와 같은 반도체 소자의 셀 영역 등에 구비되는 반복적인 트렌치 패턴을 형성하기 위해 포토레지스트 패턴이 구비된 예를 도시하는 단면도로서, 도 2a에 도시된 바와 같이 소정의 기판(200) 상에 소정의 간격으로 다수의 제 1 포토레지스트(210,211)가 각각 구비되고 건식 식각되어 제 1 트렌치 패턴(220) 만이 남게 한다. 여기서, 제 1 트렌치 패턴(220)을 형성하는 과정에서 제 1 포토레지스트(210,211) 사이의 간격은 도 2c에 도시된 최종적으로 구현하고자하는 최종 트렌치(240) 패턴 피치의 두 배 이상으로 구비되어 형성된다.
제 1 트렌치 패턴(220)을 형성하기 위한 건식식각 방법은 예를 들어, RIE(reactive ion etching) 방법을 이용하며, 기판(200)이 SiO2의 산화막이 형성된 기판인 경우에는 CF4 등의 불화물 가스를 식각가스로 이용하는 RIE 방법으로 건식식각이 수행되거나, 또는 기판(200)이 블랙 다이아몬드와 같은 저유전체(low-k) 기판인 경우에는 CF4, CHF3 등의 불화물 가스를 식각가스로 이용하는 RIE 방법으로 건식식각이 수행될 수 있다.
제 1 트렌치 패턴(220)을 형성한 후, 제 1 트렌치 패턴(220) 내에서 제 1 트 렌치 패턴(220)의 측면으로부터 소정 거리로 이격되는 제 2 포토레지스트(230,231)가 각각 구비되고, 제 1 트렌치 패턴(220)의 측면으로부터 이격되는 소정 거리는 차후에 구현하고자하는 최종 트렌치(240) 패턴 피치에 해당한다.
다수의 제 2 포토레지스트(230,231)가 제 1 트렌치 패턴(220) 내에서 최종 트렌치(240) 패턴 피치의 간격으로 각각 구비된 후, 소정의 건식식각 방법을 수행하여 도 2c에 도시된 바와 같은 최종 트렌치(240) 패턴을 최종적으로 형성한다. 여기서, 최종 트렌치(240) 패턴을 형성하는 소정의 건식식각 방법은 제 1 트렌치 패턴(220)을 형성하기 위한 방법과 동일한 RIE 방법을 적용할 수 있다.
이와 같이 제 1 포토레지스트(210,211) 사이의 간격을 넓게 구비하여 제 1 트렌치 패턴(220)을 형성하면, 기존 노광 장치의 한계 해상력보다 훨씬 높은 수준으로 좁은 최종 트렌치(240) 패턴을 쉽게 다수 형성할 수 있고, 본 발명의 실시예에 따라 면적이 2배 이상으로 훨씬 넓은 트렌치 패턴(220)을 형성하여 이용함으로써 종래의 노광 방법에서 문제가 되던 식각 내식성(etch resistance)의 측면에서도 훨씬 유리한 양상을 가지게 된다.
이때 각 단계별 RIE에서 식각되는 트렌치 깊이는 최종 트렌치(240) 패턴의 절반으로 각 단계를 거쳐 최종 깊이의 트렌치(240)를 만족하므로, 각 단계에서 RIE에 대한 마스크로서 필요한 제 1 포토레지스트(210,211)와 제 2 포토레지스트(230,231)의 각 두께도 줄어들게 된다. 여기서, 포토레지스트의 두께가 줄어들면 그만큼 트렌치와 같은 공간 패턴(space pattern)의 해상력은 높아지므로 즉, 포토레지스트가 얇을수록 더 좁은 공간 형성이 가능하므로 종래의 단일 노광/식각 공정 을 통해 얻을 수 있는 해상력보다 훨씬 향상된 트렌치 패턴의 형성 능력을 확보하는 것이 가능해진다.
예를 들어, 248 nm 파장에 NA=0.68인 노광 장치의 경우 단일 노광/식각을 통한 한계 해상 피치는 365 nm 정도이나, 전술한 본 발명의 실시예를 적용한 이중 노광/식각 공정을 이용할 경우 한계 해상 피치는 180nm 이하로 약 2배 이상 크게 향상된다. 따라서, 180nm 정도의 피치는 90 nm 노드 급의 소자가 갖는 트렌치 패턴 크기로서 단일 노광의 경우 보통 193nm 파장의 최신 고가의 노광 장치를 통해 형성할 수 있는 피치의 크기이다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 두 번에 나누어 노광/식각 공정을 수행하는 반도체 소자의 제조방법을 제공하여 높은 해상도의 최소 피치로 트렌치 패턴을 형성할 수 있으므로, 트렌치 패턴의 피치 한계를 향상시킬 수 있다.

Claims (10)

  1. 반도체 기판상에 구현하고자 하는 트렌치 패턴의 외측 일방향으로 제 1 포토레지스트를 구비하여 노광처리하는 제 1 노광 공정단계;
    상기 제 1 포토레지스트에 대해 소정의 건식식각 방법을 수행하는 제 1 식각단계;
    상기 제 1 포토레지스트에 대응하는 상기 트렌치 패턴의 외측 다른 방향으로 제 2 포토레지스트를 구비하여 노광처리하는 제 2 노광 공정단계; 및
    상기 제 2 포토레지스트에 대해 소정의 건식식각 방법을 수행하는 제 2 식각단계
    를 포함하여 트렌치를 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 식각단계와 상기 제 2 식각단계에서 수행되는 상기 소정의 건식식각방법은 RIE(reactive ion etching) 방법인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 RIE 방법은 상기 반도체 기판이 SiO2의 산화막이 형성된 기판인 경우에는 CF4 의 불화물 가스를 식각가스로 이용하는 RIE 방법인 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 2 항에 있어서,
    상기 RIE 방법은 상기 반도체 기판이 저유전체(low-k) 기판인 경우에는 CF4 또는 CHF3 의 불화물 가스를 식각가스로 이용하는 RIE 방법인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 반도체 기판상에 하나 이상의 제 1 포토레지스트를 소정 간격으로 구비하여 노광처리하는 제 1 노광 공정단계;
    상기 하나 이상의 제 1 포토레지스트를 구비한 반도체 기판에 대해 소정의 건식식각 방법을 수행하여 제 1 트렌치 패턴을 각각 형성하는 제 1 건식식각단계;
    상기 제 1 트렌치 패턴의 각 내측면으로부터 소정의 이격길이로 제 2 포토레지스트를 구비하여 노광처리하는 제 2 노광 공정단계; 및
    상기 제 2 포토레지스트에 대해 소정의 건식식각 방법을 수행하여 최종 트렌치 패턴을 각각 형성하는 제 2 건식식각단계
    를 포함하여 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 제 1 건식식각단계와 상기 제 2 건식식각단계에서 수행되는 상기 소정의 건식식각방법은 RIE(reactive ion etching) 방법인 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 5 항에 있어서,
    상기 제 2 노광 공정단계에서
    상기 소정의 이격길이는 상기 최종 트렌치 패턴의 피치 길이에 해당하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 6 항에 있어서,
    상기 RIE 방법은 상기 반도체 기판이 SiO2의 산화막이 형성된 기판인 경우에는 CF4 의 불화물 가스를 식각가스로 이용하는 RIE 방법인 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 6 항에 있어서,
    상기 RIE 방법은 상기 반도체 기판이 저유전체(low-k) 기판인 경우에는 CF4 또는 CHF3의 불화물 가스를 식각가스로 이용하는 RIE 방법인 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 5 항에 있어서,
    상기 제 2 건식식각단계에서
    상기 최종 트렌치 패턴의 피치는 3σ<10nm의 정렬 정밀도로 구현되는 노광 장비를 이용하는 경우 10 nm로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060068994A 2006-07-24 2006-07-24 반도체 소자의 제조방법 KR100796509B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060068994A KR100796509B1 (ko) 2006-07-24 2006-07-24 반도체 소자의 제조방법
US11/780,970 US7608545B2 (en) 2006-07-24 2007-07-20 Semiconductor device
US12/560,252 US8084832B2 (en) 2006-07-24 2009-09-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068994A KR100796509B1 (ko) 2006-07-24 2006-07-24 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100796509B1 true KR100796509B1 (ko) 2008-01-21

Family

ID=38986859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068994A KR100796509B1 (ko) 2006-07-24 2006-07-24 반도체 소자의 제조방법

Country Status (2)

Country Link
US (2) US7608545B2 (ko)
KR (1) KR100796509B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399349B2 (en) * 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
KR100796509B1 (ko) * 2006-07-24 2008-01-21 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US10670425B2 (en) 2018-03-30 2020-06-02 Nxp B.V. System for measuring angular position and method of stray field cancellation
US11486742B2 (en) 2019-08-16 2022-11-01 Nxp B.V. System with magnetic field shield structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331928A (ja) * 1999-04-16 2000-11-30 Lucent Technol Inc リソグラフ方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5531715A (en) * 1993-05-12 1996-07-02 Target Therapeutics, Inc. Lubricious catheters
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6767825B1 (en) * 2003-02-03 2004-07-27 United Microelectronics Corporation Etching process for forming damascene structure of the semiconductor
US7129159B2 (en) * 2004-08-17 2006-10-31 International Business Machines Corporation Integrated dual damascene RIE process with organic patterning layer
US7135406B2 (en) * 2004-11-09 2006-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for damascene formation using plug materials having varied etching rates
KR100796509B1 (ko) * 2006-07-24 2008-01-21 동부일렉트로닉스 주식회사 반도체 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331928A (ja) * 1999-04-16 2000-11-30 Lucent Technol Inc リソグラフ方法

Also Published As

Publication number Publication date
US7608545B2 (en) 2009-10-27
US20100001381A1 (en) 2010-01-07
US20080026587A1 (en) 2008-01-31
US8084832B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
US7687403B2 (en) Method of manufacturing flash memory device
KR100796509B1 (ko) 반도체 소자의 제조방법
KR20060114431A (ko) 반도체소자의 제조방법
US20090061635A1 (en) Method for forming micro-patterns
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
KR100602099B1 (ko) 반도체 소자의 액티브 영역의 트랜치 형성 방법
US20140045124A1 (en) Method of manufacturing semiconductor device
KR101614410B1 (ko) 높은 선택비를 갖는 식각방법 및 이를 이용한 패턴 형성방법
KR100383761B1 (ko) 반도체 소자의 폴리머 제거방법
KR101026472B1 (ko) 반도체 소자의 게이트 형성방법
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
KR100338098B1 (ko) 반도체 소자의 제조 방법
KR20080018422A (ko) 반도체 장치 형성 방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP4589681B2 (ja) 半導体デバイスの形成方法
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법
JP2006041364A (ja) 配線の形成方法及び、電子デバイスの製造方法
KR100382548B1 (ko) 반도체 소자의 제조방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
KR20070066111A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee