JP4589681B2 - 半導体デバイスの形成方法 - Google Patents
半導体デバイスの形成方法 Download PDFInfo
- Publication number
- JP4589681B2 JP4589681B2 JP2004239064A JP2004239064A JP4589681B2 JP 4589681 B2 JP4589681 B2 JP 4589681B2 JP 2004239064 A JP2004239064 A JP 2004239064A JP 2004239064 A JP2004239064 A JP 2004239064A JP 4589681 B2 JP4589681 B2 JP 4589681B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- width
- opening
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体デバイスの形成方法に関するものであり、特に、半導体装置を構成する配線パターンや配線用トレンチパターン等の微細幅パターンをパターン密度の粗密によらず均一に形成するための構成に特徴のある半導体デバイスの形成方法に関するものである。
近年，半導体デバイスの高速化・高密度化の要請に応えるために、半導体基板上に非常に小さいサイズのデバイスパターンを形成することが必要とされている。
この様な半導体デバイスの微細化は、光リソグラフィに用いられる露光装置の光源波長を短波長化することにより実現されており、現在では、半導体デバイスのルールは０．１μｍ以下レベルにまで達している。
この値は、光リソグラフィの際のマスクパターン転写に必要な露光装置の光源波長よりも短い。
例えば、光源として使用されるフッ化アルゴン（ＡｒＦ）エキシマレーザの波長は０．１９３μｍであり、デザインルールの０．１μｍより長い。
例えば、光源として使用されるフッ化アルゴン（ＡｒＦ）エキシマレーザの波長は０．１９３μｍであり、デザインルールの０．１μｍより長い。
このため、光リソグラフィによりマスク上のパターンを半導体基板上に転写する際に、解像限界を超えているために回折等による光近接効果の影響のためパターンの密度により、その転写の余裕度が大きく異なるといった問題が生じていたので、この事情を図８乃至図１０を参照して説明する。
図８乃至図１０参照
図８乃至図１０は、それぞれ孤立した幅０．１μｍのマスクパターン、幅０．１μｍのマスクパターンをピッチ０．２μｍで配列したラインアンドスペース（Ｌ＆Ｓ）パターン、及び、幅０．１２μｍのマスクパターンを用いて基板上に転写したレジストパターンの露光余裕度を示したものである。
図８乃至図１０は、それぞれ孤立した幅０．１μｍのマスクパターン、幅０．１μｍのマスクパターンをピッチ０．２μｍで配列したラインアンドスペース（Ｌ＆Ｓ）パターン、及び、幅０．１２μｍのマスクパターンを用いて基板上に転写したレジストパターンの露光余裕度を示したものである。
ここでは、光の当たった部分のレジストが消失する抜きパターンの場合を示しており、横軸はマスクパターンと基板との距離、即ち、フォーカス値を示しており、また、縦軸は転写されたパターンの寸法を示している。
この場合、転写されたパターンの寸法が所望の設計寸法となる距離( 一般的にベストフォーカス値という）を０としており、フォーカス値がベストフォーカス値からずれると転写パターン寸法が変化して減少し、所望の転写パターン寸法が得られないことを示しており、図８と図９との対比から孤立パターンの方がフォーカス値からずれたときの寸法変動が激しい、即ち、露光余裕度がないことが分かる。
一般に、光リソグラフィ工程においては、光リソグラフィ装置の精度や、基板の平坦度の影響があり、フォーカス値が常に変動しているため、孤立パターンでは寸法ばらつきが発生し、所望の寸法が得られなくなる。
また、図８と図１０との対比からは、孤立パターンでもマスク寸法を大きくすると露光余裕度は上がるが、その場合も所望の寸法は得られないことが分かる。
この様なパターン分布の粗密による影響を受けずに均一なパターン精度の微細幅パターンを形成するために、一旦、全面に密パターンを形成した後、必要としない領域のパターンを除去して所望のパターンを精度良く形成することが提案されている（例えば、特許文献１参照）。
特開２００２−３１９５７３号公報
しかし、上述の提案の場合には、パターンを形成するために多層の薄膜を必要とし、さらに配線用トレンチやホールといった所望のパターンを基板に堀り込む、所謂抜きパターンに適用することができないという問題がある。
したがって、本発明は、抜きパターンや残しパターンのいずれの場合もパターン分布の粗密に依存せずに所望の微細幅パターンを精度良く形成することを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号１は、シリコン基板等の基板である。
図１参照
上記課題を解決するために、本発明は、半導体デバイスの形成方法において、絶縁層上に形成されたマスク層上に、第１幅の開口パターンである第１のパターン部を有するレジストパターンを形成する工程と、前記レジストパターンを用いて、前記マスク層の表面近傍をエッチングする工程と、前記表面近傍をエッチングした前記マスク層上に、前記第１幅よりも狭い第２幅の開口パターンである第２のパターン部を複数形成したレジストパターンを、前記第２のパターン部の少なくともひとつが前記第１のパターン部の内部に重なるように形成する工程と、前記第１のパターン部と第２のパターン部とが重なる領域において前記絶縁層が露出するまで前記マスク層の露出部をエッチング除去する工程と、前記マスク層をマスクとして前記絶縁層をエッチングして埋込配線形成用トレンチを形成する工程とを備えたことを特徴とする。
なお、図における符号１は、シリコン基板等の基板である。
図１参照
上記課題を解決するために、本発明は、半導体デバイスの形成方法において、絶縁層上に形成されたマスク層上に、第１幅の開口パターンである第１のパターン部を有するレジストパターンを形成する工程と、前記レジストパターンを用いて、前記マスク層の表面近傍をエッチングする工程と、前記表面近傍をエッチングした前記マスク層上に、前記第１幅よりも狭い第２幅の開口パターンである第２のパターン部を複数形成したレジストパターンを、前記第２のパターン部の少なくともひとつが前記第１のパターン部の内部に重なるように形成する工程と、前記第１のパターン部と第２のパターン部とが重なる領域において前記絶縁層が露出するまで前記マスク層の露出部をエッチング除去する工程と、前記マスク層をマスクとして前記絶縁層をエッチングして埋込配線形成用トレンチを形成する工程とを備えたことを特徴とする。
この様な工程を採用することによって、孤立パターンと密パターンの線幅をパターンの粗密に影響されることなく精度良く均一に形成することができる。
この場合、所望寸法の孤立パターンを形成する領域においては、第１のパターン部の幅を第２のパターン部のピッチの２倍と第２のパターン部の幅との差より狭くすれば良い。
また、所望寸法のｎ個の第２のパターン部からなる密パターンを形成する領域においては、第１のパターン部の幅を第２のパターン部のピッチのｎ＋１倍と第２のパターン部の幅との差より狭くすれば良い。
なお、本発明における孤立パターンとは、第２のパターン部の幅が０．１２μｍ未満でピッチが０．２５μｍ以上、或いは、第２のパターン部の幅が０．１２μｍ以上且つ０．２０μｍ未満でピッチが０．３０μｍ以上、或いは、第２のパターン部の幅が０．２０μｍ以上且つ０．３０μｍ未満でピッチが第２のパターン部の幅の２倍以上、或いは、第２のパターン部の幅が０．３０μｍ以上でピッチが第２のパターン部の幅の１．５倍以上のいずれかの条件を満たすことを意味する。
本発明によれば、マスクとして機能する薄膜に予め所望寸法より広いパターン部を形成したのち、所望寸法のパターン部を有する密パターンからなるレジストパターンを形成しているので、孤立パターンと密パターンの線幅をパターンの粗密に影響されることなく精度良く均一に形成することができる。
本発明は、半導体基板等の基板上に設けられた絶縁層上に形成されたマスク層上に、第１幅の開口パターンである第１のパターン部を有するレジストパターンを形成したのち、レジストパターンを用いて、マスク層の表面近傍をエッチングし、次いで、表面近傍をエッチングしたマスク層上に、第１幅よりも狭い第２幅の開口パターンである第２のパターン部を複数形成したレジストパターンを、前記第２のパターン部の少なくとも一つが前記第１のパターン部の内部に重なるように形成したのち、第１のパターン部と第２のパターン部とが重なる領域において絶縁層が露出するまでマスク層の露出部をエッチング除去し、次いで、マスク層をマスクとして絶縁層をエッチングして埋込配線形成用トレンチを形成するものである。
この場合、ビアホール等を必要に応じて同時に形成するものである。
ここで、図２乃至図４を参照して、本発明の実施例１の微細幅パターンの形成方法を説明する。
図２参照
まず、トランジスタ等の回路要素を予め形成した半導体基板１１上に厚さが、例えば、０．３μｍで炭素を添加して酸化シリコンからなる層間絶縁膜１２を形成したのち、層間絶縁膜１２上に厚さが、例えば、０．１５μｍで、ＳｉＯ２膜からなる第１マスク薄膜１３及び厚さが、例えば、０．０７μｍでＳｉＮ膜からなる第２マスク薄膜１４を順次形成する。
この第１マスク薄膜１３は、層間絶縁膜１２に所望パターンを転写する際のマスクとして機能する。
図２参照
まず、トランジスタ等の回路要素を予め形成した半導体基板１１上に厚さが、例えば、０．３μｍで炭素を添加して酸化シリコンからなる層間絶縁膜１２を形成したのち、層間絶縁膜１２上に厚さが、例えば、０．１５μｍで、ＳｉＯ２膜からなる第１マスク薄膜１３及び厚さが、例えば、０．０７μｍでＳｉＮ膜からなる第２マスク薄膜１４を順次形成する。
この第１マスク薄膜１３は、層間絶縁膜１２に所望パターンを転写する際のマスクとして機能する。
次いで、厚さが、例えば、０．０８μｍで、有機系、例えば、ノボラック樹脂等からなる反射防止膜１５及び厚さが、例えば、０．２５μｍのレジストを順次塗布したのち、レジストを露光・現像することによって所望の孤立パターンを形成する部分に幅０．１４μｍの開口部１７を有するとともに所望の密パターンを形成する部分はその部分カバーする開口部１８を有するレジストパターン１６を形成する。
次いで、レジストパターン１６をマスクとして、フルオロカーボンをエッチングガスとして用いたプラズマエッチングを施すことによって反射防止膜１５の露出を除去する。
図３参照
引き続いて、レジストパターン１６をマスクとして、フルオロカーボンに酸素を添加したエッチングガスを用いたプラズマエッチングを施すことによって第２マスク薄膜１４の露出部を除去することによって、開口部２０，２１を有する第２マスク薄膜パターン１９を形成する。
引き続いて、レジストパターン１６をマスクとして、フルオロカーボンに酸素を添加したエッチングガスを用いたプラズマエッチングを施すことによって第２マスク薄膜１４の露出部を除去することによって、開口部２０，２１を有する第２マスク薄膜パターン１９を形成する。
次いで、窒素或いはアルゴンを用いたプラズマエッチング、即ち、アッシングによりレジストパターン１６及び反射防止膜１５を除去する。
次いで、再び、第２マスク薄膜１４上の厚さが、例えば、０．０８μｍで、有機系、例えば、ノボラック樹脂等からなる反射防止膜２２及び厚さが、例えば、０．２５μｍのレジストを順次塗布したのち、レジストを露光・現像することによって 幅０．１μｍの開口部２４をピッチ０．２μｍで配置した密レジストパターン２３を形成する。
この際に密レジストパターン２３を構成する開口部２４が第２マスク薄膜パターン１９に形成された開口部２０，２１の内側に重なるように位置合わせする。
この場合、反射防止膜２２によって、レジストは十分平坦化されるため、開口部２４を精度良く露光することができ、また、第２マスク薄膜パターン１９に設けた開口部２０，２１は十分広いため、開口部２４との重ね合わせは厳密に合わせなくても良い。
この場合、反射防止膜２２によって、レジストは十分平坦化されるため、開口部２４を精度良く露光することができ、また、第２マスク薄膜パターン１９に設けた開口部２０，２１は十分広いため、開口部２４との重ね合わせは厳密に合わせなくても良い。
図４参照
次いで、密レジストパターン２３をマスクとして、フルオロカーボンのエッチングガスを用いたプラズマエッチングを施すことによって反射防止膜２２の露出部をエッチングする。
次いで、密レジストパターン２３をマスクとして、フルオロカーボンのエッチングガスを用いたプラズマエッチングを施すことによって反射防止膜２２の露出部をエッチングする。
引き続いて、密レジストパターン２３をマスクとして、フルオロカーボンに酸素およびフルオロ水素カーボンを添加したエッチングガスを用いたプラズマエッチングを施すことによって、第１マスク薄膜１３の露出部をエッチングする。
この場合、第２マスク薄膜パターン１９がエッチングされないため、開口部２０の部分では、幅０．１μｍの開口部２５からなる孤立パターンが第１マスク薄膜１３に転写され、一方、開口部２１の部分では、幅０．１μｍの複数の開口部２６からなる密パターンを形成される。
次いで、窒素或いはアルゴンを用いたアッシングにより密レジストパターン２３及び反射防止膜２２を除去する。
次いで、開口部２５，２６の形成された第１マスク薄膜１３をマスクとして、フルオロカーボンに酸素、一酸化炭素を添加したエッチングガスを用いたプラズマエッチングを施すことによって、層間絶縁膜１２の露出部をエッチングする。
この場合、層間絶縁膜１２に形成された開口部２７，２８は、埋込配線を形成するためのトレンチ或いはビアホールとなる。
この場合、層間絶縁膜１２に形成された開口部２７，２８は、埋込配線を形成するためのトレンチ或いはビアホールとなる。
このように、本発明の実施例１においては、孤立パターンを形成する領域と密パターンを形成する領域に対応する開口部を有する第２マスク薄膜パターンを予め形成してから、レジストの全面に密パターンを形成しているので、孤立パターンを形成する領域におけるレジストパターンの露光・現像に際しても、密パターンを形成する領域を同じ条件で露光・現像が可能になるため、パターンを精度良く形成することが可能になる。
次に、図５乃至図７を参照して、本発明の実施例２の微細幅パターンの形成工程を説明する。
図５参照
まず、トランジスタ等の回路要素を予め形成した半導体基板１１上に厚さが、例えば、０．３μｍで炭素を添加して酸化シリコンからなる層間絶縁膜１２を形成したのち、層間絶縁膜１２上に厚さが、例えば、０．１５μｍでＳｉＮ膜からなるマスク薄膜２９を形成する。
図５参照
まず、トランジスタ等の回路要素を予め形成した半導体基板１１上に厚さが、例えば、０．３μｍで炭素を添加して酸化シリコンからなる層間絶縁膜１２を形成したのち、層間絶縁膜１２上に厚さが、例えば、０．１５μｍでＳｉＮ膜からなるマスク薄膜２９を形成する。
次いで、厚さが、例えば、０．０８μｍで、有機系、例えば、ノボラック樹脂等からなる反射防止膜１５及び厚さが、例えば、０．２５μｍのレジストを順次塗布したのち、レジストを露光・現像することによって所望の孤立パターンを形成する部分に幅０．１４μｍの開口部１７を有するとともに所望の密パターンを形成する部分はその部分カバーする開口部１８を有するレジストパターン１６を形成する。
次いで、レジストパターン１６をマスクとして、フルオロカーボンをエッチングガスとして用いたプラズマエッチングを施すことによって反射防止膜１５の露出を除去する。
図６参照
引き続いて、レジストパターン１６をマスクとして、フルオロカーボンに酸素を添加したエッチングガスを用いたプラズマエッチングを施すことによってマスク薄膜２９の露出部を例えば、０．０７μｍの厚さ分だけ除去することによって、凹部３０，３１を形成する。
引き続いて、レジストパターン１６をマスクとして、フルオロカーボンに酸素を添加したエッチングガスを用いたプラズマエッチングを施すことによってマスク薄膜２９の露出部を例えば、０．０７μｍの厚さ分だけ除去することによって、凹部３０，３１を形成する。
次いで、窒素或いはアルゴンを用いたプラズマエッチング、即ち、アッシングによりレジストパターン１６及び反射防止膜１５を除去する。
次いで、再び、マスク薄膜２９の凹部３０，３１を設けた領域以外の上の厚さが、例えば、０．０８μｍで、有機系、例えば、ノボラック樹脂等からなる反射防止膜２２及び厚さが、例えば、０．２５μｍのレジストを順次塗布したのち、レジストを露光・現像することによって 幅０．１μｍの開口部２４をピッチ０．２μｍで配置した密レジストパターン２３を形成する。
この際に密レジストパターン２３を構成する開口部２４がマスク薄膜２９に形成された開口部３０，３１の内側に重なるように位置合わせする。
この場合も反射防止膜２２によって、レジストは十分平坦化されるため、開口部２４を精度良く露光することができ、また、マスク薄膜２９に設けた開口部３０，３１は十分広いため、開口部２４との重ね合わせは厳密に合わせなくても良い。
この場合も反射防止膜２２によって、レジストは十分平坦化されるため、開口部２４を精度良く露光することができ、また、マスク薄膜２９に設けた開口部３０，３１は十分広いため、開口部２４との重ね合わせは厳密に合わせなくても良い。
図７参照
次いで、密レジストパターン２３をマスクとして、フルオロカーボンのエッチングガスを用いたプラズマエッチングを施すことによって反射防止膜２２の露出部をエッチングする。
次いで、密レジストパターン２３をマスクとして、フルオロカーボンのエッチングガスを用いたプラズマエッチングを施すことによって反射防止膜２２の露出部をエッチングする。
引き続いて、密レジストパターン２３をマスクとして、フルオロカーボンに酸素およびフルオロ水素カーボンを添加したエッチングガスを用いたプラズマエッチングを施すことによって、凹部３０，３１において層間絶縁膜１２が露出するまでマスク薄膜２９の露出部をエッチングする。
この場合、マスク薄膜２９に形成された凹部３０の部分では、幅０．１μｍの開口部３２からなる孤立パターンがマスク薄膜２９に転写され、一方、凹部３１の部分では、幅０．１μｍの複数の開口部３３からなる密パターンを形成されるが、その他の部分では膜厚が異なるため開口部３４が層間絶縁膜１２に達することがない。
次いで、窒素或いはアルゴンを用いたアッシングにより密レジストパターン２３及び反射防止膜２２を除去する。
次いで、開口部３２，３３の形成されたマスク薄膜２９をマスクとして、フルオロカーボンに酸素、一酸化炭素を添加したエッチングガスを用いたプラズマエッチングを施すことによって、層間絶縁膜１２の露出部をエッチングする。
この場合、層間絶縁膜１２に形成された開口部３５，３６は、埋込配線を形成するためのトレンチ或いはビアホールとなる。
この場合、層間絶縁膜１２に形成された開口部３５，３６は、埋込配線を形成するためのトレンチ或いはビアホールとなる。
このように、本発明の実施例２においては、孤立パターンを形成する領域と密パターンを形成する領域に対応する凹部を予め形成してから、レジストの全面に密パターンを形成しているので、孤立パターンを形成する領域におけるレジストパターンの露光・現像に際しても、密パターンを形成する領域を同じ条件で露光・現像が可能になるため、パターンを精度良く形成することが可能になる。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載した条件・構成に限られるものではなく、各種の変更が可能であり、各実施例に記載した層構造、材料、数値等は、それ自体に限られるものではない。
例えば、各実施例で示したパターン疎密の影響は、実際のデバイス上で、密パターンのピッチが１：１との時に最も大きくなるが、この様なパターンルールに従ったデバイスであれば、パターンピッチが一様でない場合にも適用できるものである。
例えば、各実施例で示したパターン疎密の影響は、実際のデバイス上で、密パターンのピッチが１：１との時に最も大きくなるが、この様なパターンルールに従ったデバイスであれば、パターンピッチが一様でない場合にも適用できるものである。
上記各実施例の説明においては、レジストの下地に反射防止膜を形成しているが、反射防止膜は必ずしも必要ではなく、レジスト層をマスクとして機能する薄膜上に直接形成しても良いものである。
また、上記の実施例１，２においては、説明の便宜上、層間絶縁膜に形成する開口部をシリコン基板が露出するまでエッチングして形成しているが、埋込配線用トレンチの場合には、シリコン基板と埋込配線層が直接接触することは避けなければならないので、シリコン基板上に他の絶縁層を介在させるか、或いは、開口部がシリコン基板に達しないように形成する必要がある。
また、上記の実施例１，２においては、層間絶縁膜を炭素添加の酸化シリコン膜で形成し、主たるマスク薄膜をＳｉＮ膜で形成しているが、層間絶縁膜は炭素添加の酸化シリコン膜に限られるものではなく、ＳｉＯ２膜或いはＳｉＮ膜等の他の絶縁膜で形成しても良いものであり、それに応じてこの絶縁膜に対して選択エッチング性の大きな材料からなる絶縁層を主たるマスク薄膜として用いれば良い。
また、エッチングガスも上記のエッチングガスに限られるものではなく、対象となる被エッチング層をエッチングすることができ、且つ、マスクとなる部材に対するエッチレートが低いエッチングガスを用いれば良い。
また、上記の実施例１においては、第２マスク薄膜を最終デバイスにおいて残存させているが、層間絶縁膜に開口部を形成する前に除去しても良いものである。
また、上記の各実施例においては、マスクとして機能する薄膜を絶縁体で形成しているが、最終的にマスクとして機能する薄膜を除去する場合には、導電体で形成しても良いものである。
また、上記の各実施例においては、基板の直上の第１配線層或いは第１埋込配線層用トレンチの製造工程として説明しているが、第２配線層等のより上部の配線層の形成工程としても適用されるものであることは言うまでもないことである。
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） 絶縁層上に形成されたマスク層上に、第１幅の開口パターンである第１のパターン部を有するレジストパターンを形成する工程と、前記レジストパターンを用いて、前記マスク層の表面近傍をエッチングする工程と、前記表面近傍をエッチングした前記マスク層上に、前記第１幅よりも狭い第２幅の開口パターンである第２のパターン部を複数形成したレジストパターンを、前記第２のパターン部の少なくともひとつが前記第１のパターン部の内部に重なるように形成する工程と、前記第１のパターン部と第２のパターン部とが重なる領域において前記絶縁層が露出するまで前記マスク層の露出部をエッチング除去する工程と、前記マスク層をマスクとして前記絶縁層をエッチングして埋込配線形成用トレンチを形成する工程とを備えたことを特徴とする半導体デバイスの形成方法。
（付記２） 所望寸法の孤立パターンを形成する領域においては、上記第１のパターン部の幅を、上記第２のパターン部のピッチの２倍と第２のパターン部の幅との差より狭くすることを特徴とする付記１記載の半導体デバイスの形成方法。
（付記３） 上記所望寸法のｎ個の第２のパターン部からなる密パターンを形成する領域においては、上記第１のパターン部の幅を、上記第２のパターン部のピッチのｎ＋１倍と第２のパターン部の幅との差より狭くすることを特徴とする付記１記載の半導体デバイスの形成方法。
（付記４） 上記孤立パターンは、上記第２のパターン部の幅が０．１２μｍ未満でピッチが０．２５μｍ以上、或いは、第２のパターン部の幅が０．１２μｍ以上且つ０．２０μｍ未満でピッチが０．３０μｍ以上、或いは、第２のパターン部の幅が０．２０μｍ以上且つ０．３０μｍ未満でピッチが第２のパターン部の幅の２倍以上、或いは、第２のパターン部の幅が０．３０μｍ以上でピッチが第２のパターン部の幅の１．５倍以上のいずれかの条件を満たすことを特徴とする付記１乃至３のいずれか１に記載の半導体デバイスの形成方法。
再び、図１参照
（付記１） 絶縁層上に形成されたマスク層上に、第１幅の開口パターンである第１のパターン部を有するレジストパターンを形成する工程と、前記レジストパターンを用いて、前記マスク層の表面近傍をエッチングする工程と、前記表面近傍をエッチングした前記マスク層上に、前記第１幅よりも狭い第２幅の開口パターンである第２のパターン部を複数形成したレジストパターンを、前記第２のパターン部の少なくともひとつが前記第１のパターン部の内部に重なるように形成する工程と、前記第１のパターン部と第２のパターン部とが重なる領域において前記絶縁層が露出するまで前記マスク層の露出部をエッチング除去する工程と、前記マスク層をマスクとして前記絶縁層をエッチングして埋込配線形成用トレンチを形成する工程とを備えたことを特徴とする半導体デバイスの形成方法。
（付記２） 所望寸法の孤立パターンを形成する領域においては、上記第１のパターン部の幅を、上記第２のパターン部のピッチの２倍と第２のパターン部の幅との差より狭くすることを特徴とする付記１記載の半導体デバイスの形成方法。
（付記３） 上記所望寸法のｎ個の第２のパターン部からなる密パターンを形成する領域においては、上記第１のパターン部の幅を、上記第２のパターン部のピッチのｎ＋１倍と第２のパターン部の幅との差より狭くすることを特徴とする付記１記載の半導体デバイスの形成方法。
（付記４） 上記孤立パターンは、上記第２のパターン部の幅が０．１２μｍ未満でピッチが０．２５μｍ以上、或いは、第２のパターン部の幅が０．１２μｍ以上且つ０．２０μｍ未満でピッチが０．３０μｍ以上、或いは、第２のパターン部の幅が０．２０μｍ以上且つ０．３０μｍ未満でピッチが第２のパターン部の幅の２倍以上、或いは、第２のパターン部の幅が０．３０μｍ以上でピッチが第２のパターン部の幅の１．５倍以上のいずれかの条件を満たすことを特徴とする付記１乃至３のいずれか１に記載の半導体デバイスの形成方法。
本発明の活用例としては、半導体集積回路装置の配線層、埋込配線用トレンチ、ビアホール或いはビアの形成工程が典型的なものであるが、半導体集積回路装置に限られるものではなく、超電導回路装置、強誘電体光デバイス、薄膜磁気センサ等の電子デバイスにおける微細幅パターンの形成工程にも転用されるものであり、さらには、マイクロマシンにおける微細幅パターンの形成工程にも適用されるものである。
１ 基板
２ 絶縁層
３ 第１の凹部
４ 第２の凹部
５ 第１の薄膜
６ 第１の開口部
７ 第２の開口部
８ 第２の薄膜
９ 第３の開口部
１０ 第４の開口部
１１ 半導体基板
１２ 層間絶縁膜
１３ 第１マスク薄膜
１４ 第２マスク薄膜
１５ 反射防止膜
１６ レジストパターン
１７ 開口部
１８ 開口部
１９ 第２マスク薄膜パターン
２０ 開口部
２１ 開口部
２２ 反射防止膜
２３ 密レジストパターン
２４ 開口部
２５ 開口部
２６ 開口部
２７ 開口部
２８ 開口部
２９ マスク薄膜
３０ 凹部
３１ 凹部
３２ 開口部
３３ 開口部
３４ 開口部
３５ 開口部
３６ 開口部
２ 絶縁層
３ 第１の凹部
４ 第２の凹部
５ 第１の薄膜
６ 第１の開口部
７ 第２の開口部
８ 第２の薄膜
９ 第３の開口部
１０ 第４の開口部
１１ 半導体基板
１２ 層間絶縁膜
１３ 第１マスク薄膜
１４ 第２マスク薄膜
１５ 反射防止膜
１６ レジストパターン
１７ 開口部
１８ 開口部
１９ 第２マスク薄膜パターン
２０ 開口部
２１ 開口部
２２ 反射防止膜
２３ 密レジストパターン
２４ 開口部
２５ 開口部
２６ 開口部
２７ 開口部
２８ 開口部
２９ マスク薄膜
３０ 凹部
３１ 凹部
３２ 開口部
３３ 開口部
３４ 開口部
３５ 開口部
３６ 開口部
Claims (1)
- 絶縁層上に形成されたマスク層上に、第１幅の開口パターンである第１のパターン部を有するレジストパターンを形成する工程と、
前記レジストパターンを用いて、前記マスク層の表面近傍をエッチングする工程と、
前記表面近傍をエッチングした前記マスク層上に、前記第１幅よりも狭い第２幅の開口パターンである第２のパターン部を複数形成したレジストパターンを、前記第２のパターン部の少なくともひとつが前記第１のパターン部の内部に重なるように形成する工程と、
前記第１のパターン部と第２のパターン部とが重なる領域において前記絶縁層が露出するまで前記マスク層の露出部をエッチング除去する工程と、
前記マスク層をマスクとして前記絶縁層をエッチングして埋込配線形成用トレンチを形成する工程と
を備えたことを特徴とする半導体デバイスの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004239064A JP4589681B2 (ja) | 2004-08-19 | 2004-08-19 | 半導体デバイスの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004239064A JP4589681B2 (ja) | 2004-08-19 | 2004-08-19 | 半導体デバイスの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006059944A JP2006059944A (ja) | 2006-03-02 |
| JP4589681B2 true JP4589681B2 (ja) | 2010-12-01 |
Family
ID=36107176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004239064A Expired - Fee Related JP4589681B2 (ja) | 2004-08-19 | 2004-08-19 | 半導体デバイスの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4589681B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5101091B2 (ja) * | 2006-11-29 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197551A (ja) * | 2004-01-09 | 2005-07-21 | Toshiba Corp | 半導体装置の製造方法 |
-
2004
- 2004-08-19 JP JP2004239064A patent/JP4589681B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197551A (ja) * | 2004-01-09 | 2005-07-21 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006059944A (ja) | 2006-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100912990B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR20090029521A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US20060292497A1 (en) | Method of forming minute pattern of semiconductor device | |
| JP2008066713A (ja) | フラッシュメモリ素子の製造方法 | |
| JP4340319B2 (ja) | 露光用マスク及びパターン転写方法 | |
| KR20100030125A (ko) | 포토키 및 이를 이용한 반도체 소자의 제조방법 | |
| JP4961750B2 (ja) | 半導体装置の製造方法及び露光方法 | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| KR20110119896A (ko) | 비휘발성 메모리 장치 제조 방법 | |
| KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
| US20120135341A1 (en) | Method for double patterning lithography and photomask layout | |
| US6601314B2 (en) | Method of manufacturing alignment mark | |
| US20070082472A1 (en) | Method of manufacturing contact hole | |
| JP4589681B2 (ja) | 半導体デバイスの形成方法 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| CN111640657A (zh) | 半导体器件及其形成方法 | |
| KR20090069091A (ko) | 오버레이 버니어 형성 방법 | |
| JP2008258493A (ja) | 半導体記憶装置の配線の形成方法 | |
| KR100802296B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040057634A (ko) | 정렬 버니어 형성 방법 | |
| KR20080100682A (ko) | 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법 | |
| KR20030033808A (ko) | 반도체소자의 얼라인개선용 얼라인키 구조 및 그 제조방법 | |
| KR20090044591A (ko) | 얼라인먼트 키용 노광 마스크 및 이를 이용한 얼라인먼트키 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |