KR100802296B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100802296B1
KR100802296B1 KR1020060134829A KR20060134829A KR100802296B1 KR 100802296 B1 KR100802296 B1 KR 100802296B1 KR 1020060134829 A KR1020060134829 A KR 1020060134829A KR 20060134829 A KR20060134829 A KR 20060134829A KR 100802296 B1 KR100802296 B1 KR 100802296B1
Authority
KR
South Korea
Prior art keywords
photoresist
mask layer
hard mask
patterned
etching
Prior art date
Application number
KR1020060134829A
Other languages
English (en)
Inventor
김주현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060134829A priority Critical patent/KR100802296B1/ko
Application granted granted Critical
Publication of KR100802296B1 publication Critical patent/KR100802296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자의 제조 방법은 소정의 구조물이 형성된 기판 상에 하드 마스크층을 형성하는 단계; 상기 하드 마스크층 상에 제 1 포토 레지스트를 형성하는 단계; 사진 공정을 진행하여 상기 제 1 포토 레지스트를 패터닝하는 단계; 패터닝된 제 1 포토 레지스트를 식각 마스크로 이용하여 상기 하드 마스크층을 식각하는 단계; 상기의 패터닝된 제 1 포토 레지스트 상에 제 2 포토 레지스트를 형성하는 단계; 사진 공정을 진행하여 상기 제 2 포토 레지스트를 패터닝하는 단계; 상기의 패터닝된 제 2 포토 레지스트를 식각 마스크로 이용하여 상기 하드 마스크층을 식각하는 단계; 및 상기 하드 마스크층을 식각 마스크로 이용하여 상기 기판을 식각하는 단계;가 포함된다.
하드 마스크층, KrF, 마스크

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor device}
도 1은 0.13㎛ 플래시 소자의 플로팅 게이트의 셀 쪽 DB를 나타낸 도면.
도 2는 0.13㎛ 플래시 소자 공정 조건으로 250nm 피치 패턴을 디파인하는 경우를 시뮬레이션한 결과를 나타내는 도면.
도 3 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면.
도 9는 웨이퍼 식각시 스탠딩 웨이브가 발생되는 경우를 설명하기 위한 사진.
도 10은 본 발명의 실시예에 따라 제조된 반도체 소자를 설명하기 위한 사진.
본 발명은 반도체 소자의 제조 방법에 대한 것으로서, 상세하게는, KrF 포토 공정을 이용하여서도 미세 패턴을 형성할 수 있는 방법에 대하여 개시한다.
반도체 소자의 패턴이 미세화됨에 따라 플래시 메모리 소자의 비트 라인 컨택홀 형성시 사용되는 포토레지스트로 KrF 포토 레지스트에서 ArF 포토 레지스트로 변경되는 것이 일반적이다.
이는, 결국 기존의 KrF 포토레지스트 공정을 변경하는 것을 의미하므로, 설비 재투자가 필요하게 된다.
도 1은 0.13㎛ 플래시 소자의 플로팅 게이트의 셀 쪽 DB를 나타낸 도면이다.
도 1을 참조하면, 플래시 소자는 로직과는 달리 덴스 패턴(dense pattern)으로만 셀(cell)이 구성되어 있다. 현재, 0.13㎛ 플래시 소자의 경우에는 KrF로 디파인(define)하는 것이 가능하지만, 90㎛ 플래시 소자의 경우에는 피치(pitch)가 240nm 이하가 되어 기존의 공정 조건으로는 진행하는 것이 불가능하다.
도 2는 0.13㎛ 플래시 소자 공정 조건으로 250nm 피치 패턴을 디파인하는 경우를 시뮬레이션한 결과를 나타내는 도면이다.
도 2를 참조하면, 퍼필 필드(Pupil field)에서 제 1 오더 빔(order beam)이 거의 들어오지 않는 것으로 보아 패턴 형성은 불가능한 것임을 알 수 있다.
이러한 문제점을 해결하기 위한 방법으로, 사입사 조명(off-axis illumination)을 사용하는 방법이 제안되고 있기는 하나, 이 경우에는 OPC 작업을 하는 것에 많은 문제가 발생하게 된다.
사입사 조명 방법은 패턴의 방향성에 대해서 의존이 크므로, 여러 방향에 대해서 각각 패턴 사이즈를 달리 가져가야 하기 때문에 레시피(recipe) 설정에 문제가 발생하기 쉽다.
본 발명은 상기되는 문제점을 해결하기 위하여 제안되는 것으로서, 기존의 KrF 장비를 사용하면서 250nm이하의 피치 패턴을 디파인할 수 있는 반도체 소자의 제조 방법에 대하여 제안하는 것을 목적으로 한다.
상기되는 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 제조 방법은 소정의 구조물이 형성된 기판 상에 하드 마스크층을 형성하는 단계; 상기 하드 마스크층 상에 제 1 포토 레지스트를 형성하는 단계; 사진 공정을 진행하여 상기 제 1 포토 레지스트를 패터닝하는 단계; 패터닝된 제 1 포토 레지스트를 식각 마스크로 이용하여 상기 하드 마스크층을 식각하는 단계; 상기의 패터닝된 제 1 포토 레지스트 상에 제 2 포토 레지스트를 형성하는 단계; 사진 공정을 진행하여 상기 제 2 포토 레지스트를 패터닝하는 단계; 상기의 패터닝된 제 2 포토 레지스트를 식각 마스크로 이용하여 상기 하드 마스크층을 식각하는 단계; 및 상기 하드 마스크층을 식각 마스크로 이용하여 상기 기판을 식각하는 단계;가 포함된다.
이하에서는 본 발명의 실시예를 첨부되는 도면을 참조하여 상세하게 설명한다. 다만, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상의 범위 내에 든다고 할 것이다.
첨부되는 도면에는 여러 층 및 영역을 명확하게 표현하기 위하여 그 두께가 확대되어 도시된다. 그리고, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
도 3 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명 하기 위한 도면이다.
먼저, 도 3을 참조하면, 소정의 구조물이 형성된 기판(100) 상에 하드 마스크층(110)을 형성한다.
여기서, 상기 하드 마스크층(110)은 상기 기판(100) 식각시 스탠딩 웨이프(standing wave) 현상이 발생하는 것을 방지하기 위하여 SiO2로 이루어지며, 이에 대해서는 도 9 및 도 10을 참조하여 좀더 살펴보기로 한다.
상기 하드 마스크층(110) 상에 제 1 포토 레지스트(120)를 도포하고, 상기 제 1 포토 레지스트(120)를 패터닝하기 위한 작업을 준비한다. 상기 제 1 포토 레지스트(120)를 패터닝하기 위하여 사용되는 마스크(200)는 기존의 KrF 장비에서 사용되던 것이라도 무방하다.
여기서, 상기 마스크(200)에는 빛이 투과할 수 있는 다수의 오픈 영역들이 형성되어 있고, 상기의 오픈 영역들간의 피치는 기존의 KrF 포토 레지스트에 적용되는 것이 될 수 있다.
상기 마스크(200)에 형성된 오픈 영역들로 빛이 투과될 수 있도록 사진 공정을 진행하여 도 4에 도시된 바와 같이 상기 제 1 포토 레지스트(120)를 패터닝한다.
그 다음, 도 5를 참조하면, 패터닝된 제 1 포토레지스트(120)를 식각 마스크로 하여 상기 하드 마스크층(110)을 식각하는 공정이 수행된다.
이로써, 상기 하드 마스크층(110)에는 복수의 제 1 개구부(130)들이 형성된다.
그 다음, 도 6을 참조하면, 상기 하드 마스크층(110) 상에 제 2 포토 레지스트(121)를 형성하고, 상기 제 2 포토 레지스트(121)를 패터닝하기 위한 작업을 준비한다.
특히, 상기 제 2 포토 레지스트(121)를 패터닝하기 위한 마스크(200)를 기설정된 거리 만큼 쉬프팅(shifting)하며, 상기 마스크(200)에 형성된 오픈 영역들이 상기 하드 마스크층(110)에 형성된 제 1 개구부(130)들 사이의 영역에 위치하도록 한다.
즉, 상기 마스크(200)의 형성된 각각의 오픈 영역(201)을 상기 하드 마스크층(110)의 제 1 개구부(130)들 사이의 공간에 위치할 수 있도록 상기 마스크(200)를 쉬프팅한다.
그리고, 상기 마스크(200)에 빛을 조사하여 상기 제 2 포토 레지스트(121)가 상기 마스크(200)의 오픈 영역(201)에 따라 패터닝되도록 한다.
그 다음, 도 7을 참조하면, 패터닝된 상기 제 2 포토 레지스트(121)를 식각 마스크로 이용하여, 상기 하드 마스크층(110)을 식각함으로써, 상기 하드 마스크층(110)에는 제 1 포토 레지스트를 이용하여 형성된 제 1 개구부(130)와, 상기 제 2 포토 레지스트를 이용하여 형성된 제 2 개구부(131)가 형성된다.
여기서, 상기 제 1 개구부(130)와 제 2 개구부(131)들은 상호 교차하여 형성되며, 환언하면, 상기 하드 마스크층(110)에 형성된 개구부들은 인접한 개구부들간에 시간적 순서를 갖으면서 형성되는 것이다.
그 다음, 도 8을 참조하면, 복수의 개구부들이 형성된 하드 마스크층(110)을 식각 마스크로 하여, 상기 기판(100)을 소정 깊이 식각하는 과정이 수행된다.
이로써, 상기 기판(100)에 복수의 홀들이 형성되고, 각각의 홀들간의 피치는 250nm로 제작될 수 있다.
결국, 사진 공정과 식각 공정이 2회 반복되는 특징을 갖으면서, 사진 공정을 위한 마스크를 기 설정된 거리 만큼 쉬프팅 시키는 것을 특징으로 한다.
도 9는 웨이퍼 식각시 스탠딩 웨이브가 발생되는 경우를 설명하기 위한 사진이고, 도 10은 본 발명의 실시예에 따라 제조된 반도체 소자를 설명하기 위한 사진이다.
먼저, 도 9를 참조하면, 앞서 설명한 하드 마스크층으로 SiN을 사용한 경우를 나타내며, 상기 SiN을 식각 마스크로 이용하여 웨이퍼를 식각하는 경우에는 그 식각 부위에 스탠딩 웨이브가 발생하여 도시된 바와 같이 식각 프로파일(profile)이 현저히 저하되는 문제점이 발생한다.
그러나, 도 10에 도시된 바와 같이, 본 발명의 실시예에 따라 하드 마스크층으로 SiO2를 사용하는 경우에는 식각 부위에 발생되는 스탠딩 웨이브 현상이 현저히 줄어들게 된다.
제안되는 바와 같은 본 발명의 실시예에 의해서, 기존의 KrF 장비를 사용하면서 250nm이하의 피치 패턴을 디파인할 수 있는 장점이 있다.

Claims (5)

  1. 소정의 구조물이 형성된 기판 상에 하드 마스크층을 형성하는 단계;
    상기 하드 마스크층 상에 제 1 포토 레지스트를 형성하는 단계;
    사진 공정을 진행하여 상기 제 1 포토 레지스트를 패터닝하는 단계;
    패터닝된 제 1 포토 레지스트를 식각 마스크로 이용하여 상기 하드 마스크층을 식각하는 단계;
    상기의 패터닝된 제 1 포토 레지스트 상에 제 2 포토 레지스트를 형성하는 단계;
    사진 공정을 진행하여 상기 제 2 포토 레지스트를 패터닝하는 단계;
    상기의 패터닝된 제 2 포토 레지스트를 식각 마스크로 이용하여 상기 하드 마스크층을 식각하는 단계; 및
    상기 하드 마스크층을 식각 마스크로 이용하여 상기 기판을 식각하는 단계;가 포함되는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 포토 레지스트를 패터닝하기 위한 사진 공정은,
    상기 제 1 포토 레지스트를 패터닝하기 위하여 사용된 마스크를 이용하고, 상기 마스크를 기설정된 거리만큼 쉬프팅(shifting)한 다음에 빛을 조사하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 포토 레지스트 및 제 2 포토 레지스트를 패터닝하기 위하여 조사되는 빛은 KrF 빔인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 하드 마스크층은 SiO2로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기의 패터닝된 제 1 포토 레지스트를 이용한 식각 공정에 의해 상기 하드 마스크층에는 제 1 개구부가 형성되고,
    상기의 패터닝된 제 2 포토 레지스트를 이용한 식각 공정에 의해 상기 하드 마스크층에는 제 2 개구부가 형성되고,
    상기 제 1 개구부와 제 2 개구부간의 피치는 기 설정된 간격을 유지하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020060134829A 2006-12-27 2006-12-27 반도체 소자의 제조 방법 KR100802296B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134829A KR100802296B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134829A KR100802296B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100802296B1 true KR100802296B1 (ko) 2008-02-11

Family

ID=39342839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134829A KR100802296B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100802296B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011143A (ko) * 1999-07-26 2001-02-15 김영환 반도체소자의 미세패턴 형성방법
KR20010028305A (ko) * 1999-09-20 2001-04-06 윤종용 위치정합 보정 방법
KR20010026120A (ko) * 1999-09-03 2001-04-06 윤종용 반도체장치의 미세패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011143A (ko) * 1999-07-26 2001-02-15 김영환 반도체소자의 미세패턴 형성방법
KR20010026120A (ko) * 1999-09-03 2001-04-06 윤종용 반도체장치의 미세패턴 형성방법
KR20010028305A (ko) * 1999-09-20 2001-04-06 윤종용 위치정합 보정 방법

Similar Documents

Publication Publication Date Title
KR100819673B1 (ko) 반도체 소자 및 그의 패턴 형성 방법
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20070059914A1 (en) Method of forming micro patterns in semiconductor devices
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
US8753976B1 (en) Methods and apparatus for etching photo-resist material through multiple exposures of the photo-resist material
KR100796509B1 (ko) 반도체 소자의 제조방법
JPS62276552A (ja) パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
KR100802296B1 (ko) 반도체 소자의 제조 방법
KR20100042941A (ko) 하드마스크에 이중 패턴이 필요한 영역과 필요치 않는 영역을 구분하는 단차를 둠으로써, 하나의 마스크로 두 영역을 동시에 노광하는 반도체 소자의 제조방법
US8236697B2 (en) Method for manufacturing semiconductor device
KR100946026B1 (ko) 반도체 소자의 패턴 형성방법
KR100390963B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100602129B1 (ko) 다단계 노광공정을 이용한 패턴 형성 방법
JP4589681B2 (ja) 半導体デバイスの形成方法
KR100658937B1 (ko) 포토레지스트막패턴 형성방법
US7964325B2 (en) Mask and method for forming a semiconductor device using the same
US8057987B2 (en) Patterning method of semiconductor device
KR100480811B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
KR20080017833A (ko) 반도체 소자의 포토레지스트패턴 형성방법
KR20060086611A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20030073875A (ko) 반도체소자의 소자분리패턴 형성방법
KR20090069091A (ko) 오버레이 버니어 형성 방법
KR20090078087A (ko) 노광 마스크 및 이를 이용한 레지스트 패턴의 형성 방법
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
KR100489521B1 (ko) 복수레벨의 패턴 형성을 위한 래티클

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee