KR100912990B1 - 반도체 소자의 미세 패턴 형성방법 - Google Patents

반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR100912990B1
KR100912990B1 KR1020070108195A KR20070108195A KR100912990B1 KR 100912990 B1 KR100912990 B1 KR 100912990B1 KR 1020070108195 A KR1020070108195 A KR 1020070108195A KR 20070108195 A KR20070108195 A KR 20070108195A KR 100912990 B1 KR100912990 B1 KR 100912990B1
Authority
KR
South Korea
Prior art keywords
photoresist film
exposure
pattern
photoresist
forming
Prior art date
Application number
KR1020070108195A
Other languages
English (en)
Other versions
KR20090042438A (ko
Inventor
안상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070108195A priority Critical patent/KR100912990B1/ko
Priority to US12/037,144 priority patent/US8101338B2/en
Priority to JP2008059810A priority patent/JP2009111329A/ja
Priority to CN200810085517XA priority patent/CN101419906B/zh
Publication of KR20090042438A publication Critical patent/KR20090042438A/ko
Application granted granted Critical
Publication of KR100912990B1 publication Critical patent/KR100912990B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 식각 대상막이 형성된 반도체 기판상에 노광 타입이 다른 제1 포토레지스트막 및 제2 포토레지스트막을 형성하는 단계와, 상기 제2 포토레지스트막 및 제1 포토레지스트막에 노광 공정을 실시하는 단계와, 상기 제2 포토레지스트막을 현상하여 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 제1 포토레지스트막을 식각하여 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 현상하여 보조 패턴을 형성하는 단계와, 상기 보조 패턴을 이용하여 상기 식각 대상막을 식각하는 단계를 포함한다.
미세 패턴, 네거티브 포토레지스트막, 포지티브 포토레지스트막, 노광 공정, 노광 에너지

Description

반도체 소자의 미세 패턴 형성방법{Method of forming a micro pattern in a semiconductor device}
본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 특히, 노광 공정의 해상도보다 더 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성방법에 관한 것이다.
반도체 소자 제조 공정에서 집적도가 증가하면서 최소 패턴의 크기가 점점 줄어들고 있다. 이때 줄어드는 정도가 현재 사용하고 있는 노광 장비의 해상 능력 한계를 넘어서고 있어, 보다 작은 미세 패턴을 형성하기 위해서는 해상 능력이 좋은 짧은 파장의 광원을 갖는 장비를 사용해야만 한다.
소자의 고집적화로 인해 요구되는 미세 선 폭을 구현하기 위해 엑스 선(X-ray)이나 전자빔(E-beam)을 사용하는 것이 바람직하나, 기술적인 문제와 생산성 문제로 인해 실험 수준에 머무르고 있는 실정이다. 현재, 미세 패턴을 형성하기 위해서는 이중 노광 식각 기술(Double Exposure and Etch Technology; DEET) 방법이 제 안되고 있다.
그러나, 이중 노광 식각 기술(DEET) 방법을 이용할 경우, 인접한 패턴 사이의 중첩 정확도(overlay accuracy)에 의해 임계 치수(Critical Demension; CD)가 불량하게 된다. 이러한 이중 노광 식각 기술(DEET) 방법에 따른 회로 분리로 인해 OPC(Optical Proximity Correction) 제어에 어려움이 있다.
본 발명은 중첩(overlay)에 의해 임계 치수(Critical Demension; CD)가 불량해지는 문제를 제거하여 노광 공정의 해상도보다 더 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공한다.
본 발명의 제1 실시 예에 따른 반도체 소자의 미세 패턴 형성방법은, 식각 대상막이 형성된 반도체 기판상에 노광 타입이 다른 제1 포토레지스트막 및 제2 포토레지스트막을 형성한다. 제2 포토레지스트막 및 제1 포토레지스트막에 노광 공정을 실시한다. 제2 포토레지스트막을 현상하여 제2 포토레지스트 패턴을 형성한다. 제2 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 제1 포토레지스트막을 식각하여 제1 포토레지스트 패턴을 형성한다. 제1 포토레지스트 패턴을 현상하여 보조 패턴을 형성한다. 보조 패턴을 이용하여 식각 대상막을 식각한다.
상기에서, 식각 대상막과 제1 포토레지스트막 사이에 하부 반사 방지막(Bottom Anti Reflective Coating; BARC)을 더 형성한다. 식각 대상막과 하부 반사 방지막 사이에 하드 마스크막을 더 형성한다.
제1 포토레지스트막은 네거티브 포토레지스트막으로 형성하고, 제2 포토레지스트막은 포지티브 포토레지스트막으로 형성한다. 제1 포토레지스트막은 포지티브 포토레지스트막으로 형성하고, 제2 포토레지스트막은 네거티브 포토레지스트막으로 형성한다. 하나의 노광 마스크를 이용하여 제1 포토레지스트막과 제2 포토레지스트막에 동시에 노광 영역을 형성한다.
노광 공정 시 제2 포토레지스트막에는 제1 에너지 레벨에서 제2 노광 영역이 정의되고, 제1 포토레지스트막에는 제1 에너지 레벨보다 낮은 제2 에너지 레벨에서 제1 노광 영역이 정의된다. 노광 공정 시 제1 포토레지스트막에는 제3 에너지 레벨에서 제1 노광 영역이 정의되고, 제2 포토레지스트막에는 제3 에너지 레벨보다 낮은 제4 에너지 레벨에서 제2 노광 영역이 정의된다.
제1 및 제2 노광 영역의 피치(pitch)는 최종 공정으로 형성된 미세 패턴의 피치의 2배가 되도록 한다. 제2 노광 영역과 제1 노광 영역은 동일한 위치에 정의되지 않고 일정한 간격으로 서로 이격되어 정의된다.
본 발명의 제2 실시 예에 따른 반도체 소자의 미세 패턴 형성방법은, 하부 반사 방지막(Bottom Anti Reflective Coating; BARC)이 형성된 반도체 기판상에 제1 포토레지스트막 및 제2 포토레지스트막을 형성한다. 노광 공정을 실시하여 제2 포토레지스트막 및 제1 포토레지스트막에 일정한 간격으로 서로 이격되어 제2 및 제1 노광 영역을 각각 형성한다. 제2 포토레지스트막을 현상하여 제2 포토레지스트 패턴을 형성한다. 제2 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 제1 포토레지스트막을 식각하여 제1 포토레지스트 패턴을 형성한다. 제1 포토레지스트 패턴을 현상하여 보조 패턴을 형성한다.
상기에서, 반도체 기판과 하부 반사 방지막(Bottom Anti Reflective Coating; BARC) 사이에 식각 대상막을 더 형성한다. 식각 대상막과 하부 반사 방지막 사이에 하드 마스크막을 더 형성한다.
제1 포토레지스트막은 네거티브 포토레지스트막으로 형성하고, 제2 포토레지스트막은 포지티브 포토레지스트막으로 형성한다. 제1 포토레지스트막은 포지티브 포토레지스트막으로 형성하고, 제2 포토레지스트막은 네거티브 포토레지스트막으로 형성한다. 하나의 노광 마스크를 이용하여 제1 포토레지스트막과 제2 포토레지스트막에 동시에 제2 및 제1 노광 영역을 형성한다.
노광 공정 시 제2 포토레지스트막에는 제1 에너지 레벨에서 제2 노광 영역이 정의되고, 제1 포토레지스트막에는 제1 에너지 레벨보다 낮은 제2 에너지 레벨에서 제1 노광 영역이 정의된다. 노광 공정 시 제1 포토레지스트막에는 제3 에너지 레벨에서 제1 노광 영역이 정의되고, 제2 포토레지스트막에는 제3 에너지 레벨보다 낮은 제4 에너지 레벨에서 제2 노광 영역이 정의된다.
제1 및 제2 노광 영역의 피치(pitch)는 최종 공정으로 형성된 미세 패턴의 피치의 2배가 되도록 한다. 제2 노광 영역과 제1 노광 영역은 동일한 위치에 정의되지 않고 일정한 간격으로 서로 이격되어 정의된다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 제1 포토레지스트막과 제2 포토레지스트막을 적층 구조로 형성함으로써 하나의 노광 마스크를 이용한 노광 공정으로 제1 포토레지스트막과 제2 포토레 지스트막에 노광 장치의 한계 해상력보다 작은 피치를 갖는 제1 및 제2 노광 영역을 형성할 수 있다.
둘째, 하나의 노광 마스크를 이용한 노광 공정으로 노광 장치의 한계 해상력보다 작은 피치를 갖는 제1 및 제2 노광 영역을 형성함으로써 이중 노광 식각 기술(Double Exposure and Etch Technology; DEET) 방법으로 인해 발생하는 중첩(overlay) 제어의 어려움을 극복할 수 있다.
셋째, 중첩 제어의 어려움을 극복함으로써 임계 치수(Critical Demension; CD)가 불량해지는 문제를 제거하면서 모든 형태의 미세 패턴을 형성할 수 있다.
넷째, 하나의 노광 마스크를 이용한 공정으로 제1 포토레지스트막과 제2 포토레지스트막에 동시에 제1 및 제2 노광 영역을 형성함으로써, 노광 공정 및 식각 공정 단계를 단축할 수 있어 TAT(Turn Around Time)을 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1g는 본 발명의 실시 예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위해 도시한 단면도로서, 플래시 메모리 소자의 라인(line) 및스페이스(space) 또는 콘택 홀 패턴 형성 공정 시 모두 적용가능하다.
도 2는 본 발명의 다른 실시 예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위해 도시한 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상부에 식각 대상막(102)을 형성한다. 이때, 식각 대상막(102)은 절연 물질 또는 도전 물질로 이루어진다. 식각 대상막(102) 상부에 하드 마스크막(103)을 형성할 수도 있다.
그런 다음, 하드 마스크막(103) 상부에 하부 반사 방지막(Bottom Anti Reflective Coating; BARC; 104)을 형성한 후 베이킹(baking) 공정을 실시한다. 하부 반사 방지막(BARC; 104) 상부에 노광 타입이 다른 제1 포토레지스트막(106) 및 제2 포토레지스트막(108)을 형성한다. 이때, 제1 포토레지스트막(106)은 네거티브(negative) 또는 포지티브(positive) 타입이 될 수 있고, 제2 포토레지스트막(108) 또한 네거티브 또는 포지티브 타입이 될 수 있다. 제1 포토레지스트막(106)과 제2 포토레지스트막(108)을 각각 형성한 후 베이킹 공정을 실시한다.
도 1b 및 도 2를 참조하면, 석영 기판(110)에 크롬 패턴(112)이 형성된 노광 마스크(114)를 이용하여 노광 공정을 실시한다. 이때, 노광 공정 시 제1 포토레지스트막(106)과 제2 포토레지스트막(108)에 동일한 폭을 갖는 제1 및 제2 노광 영역(116a 및 116b)이 형성되도록 노광 에너지를 조절한다. 제1 포토레지스트막(106)은 낮은 에너지 레벨을 갖고, 제2 포토레지스트막(108)은 높은 에너지 레벨을 갖는다. 높은 에너지 레벨을 갖는 제2 포토레지스트막(108)을 먼저 형성한 후 낮은 에너지 레벨을 갖는 제1 포토레지스트막(106)을 형성하면, 노광 공정 시 도 2와 같이 제1 및 제2 노광 영역(116a 및 116b)이 바뀔 수 있다. 이렇게, 하나의 노광 마스크(114)를 이용하여 제1 포토레지스트막(106)과 제2 포토레지스트막(108)에 동시에 노광 영역을 형성함으로써 공정이 단순화된다.
노광 공정 시 제2 포토레지스트막(108)에는 제1 포토레지스트막(106)보다 높은 제1 에너지 레벨에서 제2 노광 영역(116b)이 정의되고, 제1 포토레지스트막(106)에는 제2 포토레지스트막(108)보다 낮은 제2 에너지 레벨에서 제1 노광 영역(116a)이 정의된다.
제1 포토레지스트막(106)과 제2 포토레지스트막(108)에 형성된 제1 및 제2 노광 영역(116a 및 116b)의 피치(pitch)는 최종 공정으로 형성된 미세 패턴의 피치의 2배가 되도록 하고, 제1 포토레지스트막(106)에 형성된 제1 노광 영역(116a)과 제2 포토레지스트막(108)에 형성된 제2 노광 영역(116b)은 동일한 위치에 형성되지 않고 일정한 간격으로 서로 이격되어 형성된다. 이렇게, 제1 포토레지스트막(106)과 제2 포토레지스트막(108)을 적층 구조로 형성함으로써 한 번의 노광 공정으로 제1 포토레지스트막(106)과 제2 포토레지스트막(108)에 일정한 간격으로 서로 이격되는 제1 및 제2 노광 영역(116a 및 116b)을 형성할 수 있다.
도 1c를 참조하면, 현상 공정으로 제2 포토레지스트막(108)의 제2 노광 영역(116b)을 제거하여 제2 포토레지스트 패턴(108a)을 형성한다.
도 1d를 참조하면, 제2 포토레지스트 패턴(108a)을 식각 마스크로 제1 포토레지스트막(106)을 식각하여 제1 포토레지스트 패턴(106a)을 형성한다. 이때, 제1 포토레지스트 패턴(106a)을 형성하기 위한 식각 공정 시 제2 포토레지스트 패턴(108a)이 제거되고, 제1 포토레지스트 패턴(106a) 상부에 제2 포토레지스트 패턴(108a)이 일부 잔류할 경우 이를 제거한다.
도 1e를 참조하면, 현상 공정으로 제1 포토레지스트 패턴(106a)의 제1 노광 영역(116a)을 제거하여 보조 패턴(106b)을 형성한다. 이때, 보조 패턴(106b)은 원하는 라인(line) 및 스페이스(space)를 갖는다. 보조 패턴(106b)은 라인 및 스페이스 패턴뿐만 아니라, 콘택 홀 형성 공정에도 적용될 수 있다. 이렇게 제2 포토레지스트 패턴(108a)을 이용한 제1 포토레지스트막(106) 식각 공정으로 제1 포토레지스트 패턴(106a)을 형성한 후 제1 포토레지스트 패턴(106a)에 형성된 제1 노광 영역(116a)을 현상하여 보조 패턴(106b)을 형성함으로써 목표 피치를 갖는 패턴이 형성된다.
도 1f를 참조하면, 목표 피치를 갖는 패턴인 보조 패턴(106b)을 식각 마스크로 하부 반사 방지막(BARC; 104) 및 하드 마스크막(103)을 식각하여 원하는 라인 및 스페이스를 갖는 하드 마스크 패턴(103a)을 형성한다.
도 1g를 참조하면, 원하는 라인 및 스페이스를 갖는 하드 마스크 패턴(103a)을 식각 마스크로 식각 대상막(102)을 식각하여 목표 패턴(102a)을 형성한다. 그런 다음, 잔류하는 보조 패턴(106b), 하부 반사 방지막(BARC; 104) 및 하드 마스크 패턴(103a)을 제거한다.
상기와 같이, 제1 포토레지스트막(106)과 제2 포토레지스트막(108)을 적층 구조로 형성함으로써 하나의 노광 마스크(114)를 이용한 노광 공정으로 제1 포토레지스트막(106)과 제2 포토레지스트막(108)에 노광 장치의 한계 해상력보다 작은 피치를 갖는 제1 및 제2 노광 영역(116a 및 116b)을 형성할 수 있다.
또한, 하나의 노광 마스크(114)를 이용한 노광 공정으로 노광 장치의 한계 해상력보다 작은 피치를 갖는 제1 및 제2 노광 영역(116a 및 116b)을 형성함으로써 이중 노광 식각 기술(Double Exposure and Etch Technology; DEET) 방법으로 인해 발생하는 중첩(overlay) 제어의 어려움을 극복할 수 있다. 이로 인해, 임계 치수(Critical Demension; CD)가 불량해지는 문제를 제거하면서 모든 형태의 미세 패턴을 형성할 수 있다.
또한, 하나의 노광 마스크(114)를 이용한 노광 공정으로 제1 포토레지스트막(106)과 제2 포토레지스트막(108)에 동시에 제1 및 제2 노광 영역(116a 및 116b)을 형성함으로써, 노광 공정 및 식각 공정 단계를 단축할 수 있어 TAT(Turn Around Time)을 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1g는 본 발명의 일 실시 예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위해 도시한 단면도이다.
도 2는 본 발명의 다른 실시 예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위해 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 식각 대상막
102a : 목표 패턴 103 : 하드 마스크막
103a : 하드 마스크 패턴 104 : 하부 반사 방지막
106 : 제1 포토레지스트막 106a : 제1 포토레지스트 패턴
106b : 보조 패턴 108 : 제2 포토레지스트막
108a : 제2 포토레지스트 패턴 110 : 석영 기판
112 : 크롬 패턴 114 : 노광 마스크
116a : 제1 노광 영역 116b : 제2 노광 영역

Claims (13)

  1. 식각 대상막이 형성된 반도체 기판상에 노광 타입이 다른 제1 포토레지스트막 및 제2 포토레지스트막을 형성하는 단계;
    상기 제2 포토레지스트막 및 제1 포토레지스트막에 노광 공정을 실시하는 단계;
    상기 제2 포토레지스트막을 현상하여 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 제1 포토레지스트막을 식각하여 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 현상하여 보조 패턴을 형성하는 단계; 및
    상기 보조 패턴을 이용하여 상기 식각 대상막을 식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.
  2. 하부 반사 방지막(Bottom Anti Reflective Coating; BARC)이 형성된 반도체 기판상에 제1 포토레지스트막 및 제2 포토레지스트막을 형성하는 단계;
    노광 공정을 실시하여 상기 제2 포토레지스트막 및 제1 포토레지스트막에 일정한 간격으로 서로 이격되어 제2 및 제1 노광 영역을 각각 형성하는 단계;
    상기 제2 포토레지스트막을 현상하여 제2 포토레지스트 패턴을 형성하는 단 계;
    상기 제2 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 제1 포토레지스트막을 식각하여 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 현상하여 보조 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.
  3. 제1항에 있어서,
    상기 식각 대상막과 상기 제1 포토레지스트막 사이에 하부 반사 방지막(Bottom Anti Reflective Coating; BARC)을 더 형성하는 반도체 소자의 미세 패턴 형성방법.
  4. 제2항에 있어서,
    상기 반도체 기판과 상기 하부 반사 방지막(Bottom Anti Reflective Coating; BARC) 사이에 식각 대상막을 더 형성하는 반도체 소자의 미세 패턴 형성방법.
  5. 제3항 또는 제4항에 있어서,
    상기 식각 대상막과 상기 하부 반사 방지막 사이에 하드 마스크막을 더 형성하는 반도체 소자의 미세 패턴 형성방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 포토레지스트막은 네거티브 포토레지스트막으로 형성하고, 상기 제2 포토레지스트막은 포지티브 포토레지스트막으로 형성하는 반도체 소자의 미세 패턴 형성방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 포토레지스트막은 포지티브 포토레지스트막으로 형성하고, 상기 제2 포토레지스트막은 네거티브 포토레지스트막으로 형성하는 반도체 소자의 미세 패턴 형성방법.
  8. 제1항에 있어서,
    하나의 노광 마스크를 이용하여 상기 제1 포토레지스트막과 상기 제2 포토레지스트막에 동시에 노광 영역을 형성하는 반도체 소자의 미세 패턴 형성방법.
  9. 제2항에 있어서,
    하나의 노광 마스크를 이용하여 상기 제1 포토레지스트막과 상기 제2 포토레지스트막에 동시에 상기 제2 및 제1 노광 영역을 형성하는 반도체 소자의 미세 패턴 형성방법.
  10. 제1항 또는 제2항에 있어서,
    상기 노광 공정 시 상기 제2 포토레지스트막에는 제1 에너지 레벨에서 제2 노광 영역이 정의되고, 상기 제1 포토레지스트막에는 상기 제1 에너지 레벨보다 낮은 제2 에너지 레벨에서 제1 노광 영역이 정의되는 반도체 소자의 미세 패턴 형성방법.
  11. 제1항 또는 제2항에 있어서,
    상기 노광 공정 시 상기 제1 포토레지스트막에는 제3 에너지 레벨에서 제1 노광 영역이 정의되고, 상기 제2 포토레지스트막에는 상기 제3 에너지 레벨보다 낮은 제4 에너지 레벨에서 제2 노광 영역이 정의되는 반도체 소자의 미세 패턴 형성방법.
  12. 제 10 항에 있어서,
    상기 제1 및 제2 노광 영역의 피치(pitch)는 최종 공정으로 형성된 미세 패턴의 피치의 2배가 되도록 하며,
    상기 제2 노광 영역과 상기 제1 노광 영역은 동일한 위치에 정의되지 않고 일정한 간격으로 서로 이격되어 정의되는 반도체 소자의 미세 패턴 형성방법.
  13. 제 11 항에 있어서,
    상기 제1 및 제2 노광 영역의 피치(pitch)는 최종 공정으로 형성된 미세 패턴의 피치의 2배가 되도록 하며,
    상기 제2 노광 영역과 상기 제1 노광 영역은 동일한 위치에 정의되지 않고 일정한 간격으로 서로 이격되어 정의되는 반도체 소자의 미세 패턴 형성방법.
KR1020070108195A 2007-10-26 2007-10-26 반도체 소자의 미세 패턴 형성방법 KR100912990B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070108195A KR100912990B1 (ko) 2007-10-26 2007-10-26 반도체 소자의 미세 패턴 형성방법
US12/037,144 US8101338B2 (en) 2007-10-26 2008-02-26 Method of forming micro pattern of semiconductor device
JP2008059810A JP2009111329A (ja) 2007-10-26 2008-03-10 半導体素子の微細パターン形成方法
CN200810085517XA CN101419906B (zh) 2007-10-26 2008-03-10 半导体器件微图案的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108195A KR100912990B1 (ko) 2007-10-26 2007-10-26 반도체 소자의 미세 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20090042438A KR20090042438A (ko) 2009-04-30
KR100912990B1 true KR100912990B1 (ko) 2009-08-20

Family

ID=40583288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108195A KR100912990B1 (ko) 2007-10-26 2007-10-26 반도체 소자의 미세 패턴 형성방법

Country Status (4)

Country Link
US (1) US8101338B2 (ko)
JP (1) JP2009111329A (ko)
KR (1) KR100912990B1 (ko)
CN (1) CN101419906B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4550126B2 (ja) * 2008-04-25 2010-09-22 東京エレクトロン株式会社 エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
US20120214103A1 (en) * 2011-02-18 2012-08-23 Nanya Technology Corp. Method for fabricating semiconductor devices with fine patterns
CN103309165A (zh) * 2012-03-09 2013-09-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103309164A (zh) * 2012-03-09 2013-09-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103365092B (zh) * 2012-03-31 2016-01-06 中芯国际集成电路制造(上海)有限公司 双重光刻胶及其处理方法
CN103365094B (zh) * 2012-04-09 2015-09-02 中芯国际集成电路制造(上海)有限公司 双重光刻胶结构及其处理方法
US8993218B2 (en) * 2013-02-20 2015-03-31 Taiwan Semiconductor Manufacturing Company Limited Photo resist (PR) profile control
CN105491796B (zh) * 2014-10-08 2019-02-22 深圳市昶东鑫线路板有限公司 电路板的制作方法
CN105116685B (zh) * 2015-09-24 2019-10-01 京东方科技集团股份有限公司 一种光刻胶图案的制作方法、彩色滤光片及显示装置
CN107331601A (zh) * 2017-06-29 2017-11-07 苏州苏纳光电有限公司 两次曝光的光刻胶沉积和金属剥离方法
CN111063611B (zh) * 2018-10-17 2024-05-10 长鑫存储技术有限公司 微图案刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180992A (ja) * 1995-12-27 1997-07-11 Hitachi Ltd パターン形成方法
KR20010026120A (ko) * 1999-09-03 2001-04-06 윤종용 반도체장치의 미세패턴 형성방법
JP2002075857A (ja) 2000-06-14 2002-03-15 Tokyo Denki Univ レジストパタン形成方法
KR20080008891A (ko) * 2006-07-21 2008-01-24 주식회사 하이닉스반도체 이중 노광 공정을 이용한 미세 패턴 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110624A (en) * 1999-01-04 2000-08-29 International Business Machines Corporation Multiple polarity mask exposure method
US7195716B2 (en) * 2004-10-08 2007-03-27 United Microelectronics Corp. Etching process and patterning process
US20070264598A1 (en) * 2006-05-01 2007-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a fine pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180992A (ja) * 1995-12-27 1997-07-11 Hitachi Ltd パターン形成方法
KR20010026120A (ko) * 1999-09-03 2001-04-06 윤종용 반도체장치의 미세패턴 형성방법
JP2002075857A (ja) 2000-06-14 2002-03-15 Tokyo Denki Univ レジストパタン形成方法
KR20080008891A (ko) * 2006-07-21 2008-01-24 주식회사 하이닉스반도체 이중 노광 공정을 이용한 미세 패턴 형성 방법

Also Published As

Publication number Publication date
CN101419906B (zh) 2010-08-04
CN101419906A (zh) 2009-04-29
KR20090042438A (ko) 2009-04-30
JP2009111329A (ja) 2009-05-21
US8101338B2 (en) 2012-01-24
US20090111058A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
US6638441B2 (en) Method for pitch reduction
US7887996B2 (en) Method of pattern transfer
KR20070122049A (ko) 이중 노광 공정을 이용한 미세 패턴 형성방법
JP2008091851A (ja) 半導体素子のハードマスクパターン形成方法
US20060257749A1 (en) Method for reducing critical dimension
US7939225B2 (en) Mask for controlling line end shortening and corner rounding arising from proximity effects
KR100870264B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP2009164563A (ja) 半導体素子のパターン形成方法
CN112017970B (zh) 自对准金属层的制造方法、半导体器件及电子设备
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US6316340B1 (en) Photolithographic process for preventing corner rounding
KR20100026732A (ko) 반도체 소자의 제조 방법
JP2008283165A (ja) 半導体素子のハードマスクパターン形成方法
US9396966B1 (en) Patterning method and semiconductor structure
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
KR20010065191A (ko) 반도체 소자의 콘택홀 형성방법
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
KR20020056385A (ko) 반도체소자의 콘택 형성방법
KR100658937B1 (ko) 포토레지스트막패턴 형성방법
CN117826522A (zh) 光学邻近修正中的关键尺寸偏差修正方法
US20160196968A1 (en) Patterning method
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR20090057696A (ko) 반도체 소자 및 그의 키 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee