CN112017970B

CN112017970B - 自对准金属层的制造方法、半导体器件及电子设备

Info

Publication number: CN112017970B
Application number: CN202010721282.XA
Authority: CN
Inventors: 张利斌; 韦亚一; 冯耀斌
Original assignee: Institute of Microelectronics of CAS; Yangtze Memory Technologies Co Ltd
Current assignee: Institute of Microelectronics of CAS; Yangtze Memory Technologies Co Ltd
Priority date: 2020-07-24
Filing date: 2020-07-24
Publication date: 2022-09-20
Anticipated expiration: 2040-07-24
Also published as: CN112017970A

Abstract

本公开提供一种自对准金属层的制造方法、半导体器件及电子设备。该方法包括：对金属层的设计掩模进行工艺可制造拆分；提供衬底，包括用于制作金属层的目标薄膜层；利用第一子掩模在目标薄膜层上形成第一结构图案，并贴着第一结构图案的侧壁形成侧墙；利用第二子掩模进行光刻和刻蚀，在第一结构图案所在的掩模涂层基于自对准效应形成对应的第二结构图案；去除第一结构图案，留下侧墙和第二结构图案；以侧墙和第二结构图案为掩模，对目标薄膜层进行图案化；在图案化后的目标薄膜层中形成金属层。本方案通过在第一次光刻刻蚀之后，施加侧墙工艺，有效保护了多重光刻图形之间的最小间距，降低了金属层的套刻偏差，提升了工艺制造良率。

Description

自对准金属层的制造方法、半导体器件及电子设备

技术领域

本公开涉及集成电路技术领域，具体涉及一种自对准金属层的制造方法、半导体器件及电子设备。

背景技术

多重光刻工艺技术指使用光刻机无法一次实现芯片核心设计图层，而必须使用两次或多次光刻工艺技术的方法。对于金属层而言，特别是双方向设计的金属层，当一次光刻无法满足核心图层制作时，必须使用两次或多次光刻刻蚀技术，称之为LELE，或LEn，其中n标识使用LE工艺的次数。以LELE技术为例，其实现方法如下；

首先，将核心图层进行拆分，分为掩模A和掩模B，两个掩模分别承载不同的设计图层。其次，使用掩模A对包含光刻胶薄膜的晶圆进行光刻和刻蚀，并在该过程收缩尺寸，最终在硬掩模涂层上达到设计宽度目标，并停止继续刻蚀。第三，在该晶圆表面涂覆新的材料薄膜，使用掩模B进行第二次光刻，之后使用刻蚀工艺实现B掩模图形的工艺制造。第四，同时将A和B掩模图形转移刻蚀至目标材料层，并进行后续金属电镀和平整化工艺，实现金属层制作。

上述步骤中，由于工艺波动，掩模A和掩模B之间存在套刻偏差，该套刻偏差来自于工艺波动、设备波动、对准误差等各个因素。因此，不可避免地，将会使A和B转移至目标薄膜涂层时出现尺寸过窄或线端相连等缺陷，严重制约了工艺良率。

此外，上述工艺方法要求A和B设计规则的间距不能太小，放宽了设计规则条件，对某些器件性能提升具有阻碍作用。

另外，基于自对准双重图形成像技术和多次裁剪工艺的技术，存在至少使用三次掩模的可能，并且自对准双重图形成像技术对设计规则具有更大的约束，往往不利于用在双方向金属层的工艺实现上。

发明内容

本公开的目的是提供一种自对准金属层的制造方法、半导体器件及电子设备。

本公开第一方面提供一种自对准金属层的制造方法，包括：

对金属层的设计掩模进行工艺可制造拆分，得到至少两层子掩模；

提供衬底，所述衬底包括用于制作金属层的目标薄膜层；

利用第一子掩模在所述目标薄膜层上形成第一结构图案，并贴着所述第一结构图案的侧壁形成侧墙；

利用第二子掩模在所述第一结构图案中形成对应的第二结构图案；

去除所述第一结构图案，留下所述侧墙和所述第二结构图案；

以所述侧墙和所述第二结构图案为掩模，对所述目标薄膜层进行图案化；

在图案化后的所述目标薄膜层中形成金属层；

其中，第一子掩模和第二子掩模使用相反的掩模类型，或使用相反的显影工艺，或使用相反的光刻胶类型。

本公开第二方面提供一种半导体器件，包括：

基于第一方面中所述方法制造的自对准金属层。

本公开第三方面提供一种电子设备，包括：

如第二方面中所述的半导体器件。

本公开与现有技术相比的优点在于：

1.本公开在两次或多次光刻刻蚀工艺中间，辅助使用侧墙沉积技术，有效提升了对第二块及以后掩模的工艺套刻偏差范围，提升了工艺鲁棒性。

2.本公开第二掩模及其光刻刻蚀工艺的最大套刻容差为设计图形最小间距的四分之一，或二分之一。

3.本公开使用侧墙转移工艺，使结构尺寸和均匀性更友好。

4.本公开拆分方法友好，设计最小尺寸仅为间隙宽度尺寸，极大地提升了金属层设计规则，最小设计尺寸可以更小。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了本公开所提供的一种自对准金属层的制造方法的流程图；

图2A至2D示出了对金属层设计掩模拆分过程的示意图；

图3为使用第一子掩模进行光刻和刻蚀之后的俯视图和正视图；

图4为使用侧墙沉积技术形成侧墙结构之后所得到的俯视图和正视图；

图5为使用第二子掩模之后211结构的俯视图和正视图；

图6为对202进行刻蚀转移之后的结构俯视图和正视图；

图7为去除第一结构图案111之后的俯视图和正视图；

图8示出了最终呈现的金属层的俯视图和正视图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

为了解决现有技术中存在的问题，本公开实施例提供一种自对准金属层的制造方法、一种半导体器件及一种电子设备，下面结合附图进行说明。

图1示出了本公开所提供的一种自对准金属层的制造方法的流程图，所述方法包括以下步骤：

步骤S101：对金属层的设计掩模进行工艺可制造拆分，得到至少两层子掩模。

请参考图2A，提供金属层设计掩模100，图2A为本实施例的一个金属层设计掩模，图中填充部分代表要制作的金属线条，空白部分为设计间距。以深紫外193nm浸没式光刻为例，设计掩模100的图层最小设计间距不大于80纳米，线条方向沿水平或垂直方向，同时存在拐角等特征图形。

需要说明的是，使用极紫外光刻并且最小设计间距小于34纳米的金属层也适用于本实施例。使用其它光刻技术，例如平板印刷光刻技术、248纳米波长光刻技术等，当设计图层无法在一次光刻中完成掩模制作时，可以选择使用本实施例。

对设计掩模100进行工艺可制造拆分，得到至少两层子掩模。如图2B所示，本实施例将设计掩模100拆分为2层子掩模，分别为子掩模110和子掩模120(根据图2B中填充的不同进行拆分)，满足任意一种子掩模图形均可以使用一次光刻技术实现图形成像。其中，子掩模110和子掩模120使用相反的掩模类型，或使用相反的显影工艺，或使用相反的光刻胶类型，例如子掩模110使用亮场掩模，子掩模120使用暗场掩模。

可选地，子掩模110和子掩模120使用相同的掩模类型，例如均为暗场掩模，在光刻工艺中，使用正性光刻胶和负性显影技术对110掩模光刻图形进行显影，使用正性光刻胶和正性显影技术对120掩模光刻图形进行显影；

可选地，子掩模110和子掩模120使用相同的掩模类型，例如均为暗场掩模，在光刻工艺中，使用负性光刻胶和正性显影技术对110掩模光刻图形进行显影，使用正性光刻胶和正性显影技术对120掩模光刻图形进行显影；

本实施例对子掩模110和子掩模120的顺序没有强制要求，两者可以互换。但是，实际应用中一旦选定优先工艺掩模，则不可变更，主要受到掩模类型和工艺顺序的制约。

根据本申请的一些实施方式中，在制作第一子掩模之前，对第一子掩模进行尺寸调整，满足单次光刻最大工艺窗口的目的。

具体的，将第一层子掩模110制作成单独掩模之前，使用计算光刻技术优化光学形貌和尺寸，和/或必要时可以使用光学邻近效应修正技术对掩模边缘进行修正，添加辅助图形，满足单次光刻最大工艺窗口的目的。如图2C所示为制作完成的第一层子掩模110的掩模板。

本实施例对第一块掩模采用亮场掩模(也称为正性掩模)，子掩模110中线条结构区域为不透光或弱透光区域，掩模背景结构为透光区域，可以采用二元掩模(或双极掩模)、衰减相移掩模等掩模结构。辅助使用正性光刻胶和正性显影工艺。

若使用正性光刻胶、负性显影工艺，或使用负性光刻胶、正性显影工艺，则第一块掩模采用逻辑“非”操作，将线条结构区域变为透光区域，其他区域变为不透光或弱透光区域。

将第二层子掩模120制作成单独掩模，第二块掩模采用暗场掩模(也称为负性掩模)。如图2D所示为制作完成的第二层子掩模120的掩模板。

如图2D所示，经调整优化之后的子掩模120的线条结构为透光区域，背景区域为不透光区域(二元掩模)或弱透光区域(衰减相移掩模)。并辅助使用正性光刻胶，正性显影工艺。

同理，当光刻胶或显影工艺只变化其中一种时，掩模类型进行逻辑“非”操作。

步骤S102：提供衬底，该衬底包括用于制作金属层的目标薄膜层。

具体的，该衬底可以包括晶圆以及晶圆上的目标薄膜层，该目标薄膜层的材料包括目标低介电常数绝缘材料，用于填充或电镀金属线实现金属互联功能；还可以包括底层抗反射涂层、光刻胶薄膜层，用于实现光刻成像。

步骤S103：利用第一子掩模在目标薄膜层上形成第一结构图案，并贴着所述第一结构图案的侧壁形成侧墙。

具体的，可以获取衬底200，利用第一层子掩模110进行光刻和刻蚀，在硬掩模层实现目标尺寸的图形结构。

图3为使用第一层子掩模110对衬底200进行光刻和刻蚀之后的俯视图和正视图。其中，111图形结构为硬掩模薄膜经刻蚀和尺寸修正之后的位置形貌，该结构的尺寸已经达到目标尺寸，或经过后续转移刻蚀能够很容易达到目标尺寸。111图形结构在目标薄膜层130上。

基于111图形结构进行侧墙沉积技术，并使用垂直定向刻蚀技术实现顶部和底部图形移除。

图4为使用侧墙沉积技术形成侧墙结构之后所得到的俯视图和正视图。其中112结构为使用侧墙沉积技术所得到的侧墙结构。侧墙宽度应按照要求，等于设计尺寸110和120结构的最小间隙宽度，也就是原始设计掩模的最小设计间距(或周期)的一半，或最小设计间距一半的附近值，附近值例如是正负百分之十以内的值。本实施例中，假设设计的间隙宽度与金属宽度相同。112按照共性生长的目的均匀包裹在111材料的外围，形成保护结构。该保护结构的使用，使得第二块子掩模制作时，直接以该结构和111结构作为保护层，实现对第二块子掩模图形的高工艺鲁棒性成像，其对套刻误差的约束大大降低。

侧墙沉积工艺采用原子层沉积技术，沉积到目标厚度之后采用定向刻蚀技术，将111材料顶部和周围底部材料定向刻蚀，只留下侧墙112结构。

步骤S104：利用第二子掩模在第一结构图案中形成对应的第二结构图案。

具体的，对包含第一层掩模结构的衬底进行光刻材料涂覆，使用第二块子掩模进行光刻和刻蚀，形成第二掩模结构。

本实施例中，第二掩模材料经光刻和刻蚀之后，在111材料层之上的掩模薄膜层形成了211结构。所有需要在第二次光刻过程中形成的结构被显示出来。

如图5所示，为使用第二块掩模之后211结构的俯视图和正视图。可以看到，经211结构向下转移刻蚀202材料时，由于112结构的保护作用将不会使第二块掩模结构图形与111结构图形存在过窄间距。

以211、111和112为掩模保护材料，对202进行刻蚀，刻蚀多余的202材料，并去除211材料，实现图形转移。

图6为经过刻蚀转移之后的结构俯视图和正视图。其中，212为刻蚀掉部分202材料之后的图形形貌，可以看到，其与第二块掩模设计结构完全相同。

步骤S105：去除第一结构图案，留下侧墙和第二结构图案。

具体的，去除第一结构图案111，只留下侧墙112和保护材料202。

如图7所示，为去除第一结构图案111之后的俯视图和正视图。该图空白区域与设计掩模的结构完全相同。同时，由于侧墙保护作用，第二块掩模结构无论存在怎样的套刻偏差和工艺偏差，均不会影响到两者的工艺质量。

此外，对第二块掩模的设计结构和工艺容差带来了极大提升，两块掩模110和120之间的最小间距，特别是线端和线端之间的最小间距可以降低至间隙宽度，远小于现阶段单独使用两次光刻刻蚀工艺对设计规则的约束。

步骤S106：以侧墙和第二结构图案为掩模，对目标薄膜层进行图案化。

步骤S107：在图案化后的目标薄膜层中形成金属层。

具体的，请参考图7，以112和202为掩模材料，对目标薄膜层130进行转移刻蚀，并进行金属电镀或填充工艺，最终形成金属层300。

图8给出了最终呈现的金属层俯视图和正视图。该结构与设计结构完全相同，即使存在两块子掩模之间的套刻偏差，也不会影响到工艺质量。

此外，由于侧墙保护作用，掩模210与掩模110之间的套刻偏差最大允许值可以高达设计图形最小间距的一半，或四分之一。例如，对于浸没式光刻最小间距为64纳米时，使用本发明方法所允许的最大套刻偏差为16纳米，远远大于现有单次光刻工艺对套刻容差的最小限制。因此，掩模210的套刻偏差可以忽略不计。

即使对于最小间距为40纳米，掩模210所允许的套刻误差也高达10纳米，远大于该技术节点对套刻的容差。

对于极紫外光刻，最小间距为20-34纳米时，只以侧墙112为掩模阻挡层，允许的套刻偏差为5-8.5纳米；当以侧墙112和第一结构图案111为掩模阻挡层时，允许的套刻偏差加倍为10-17纳米。

本公开实施例，在第一次光刻刻蚀之后，施加侧墙工艺，有效保护了多重光刻图形之间的最小间距，避免了间距过小带来的风险。同时，与先使用侧墙工艺，再使用多次裁剪工艺相比，该方法节省了对裁剪掩模的使用，并且拆分方法灵活，设计规则更友好。

本公开与现有技术相比的优点在于：

3.本公开使用侧墙转移工艺，使结构尺寸和均匀性更友好。

本公开实施例还提供了一种半导体器件，包括：

根据本公开提供的自对准金属层的制造方法制作的自对准金属层。

本公开提供的自对准金属层的制造方法，在第一次光刻刻蚀之后，施加侧墙工艺，有效保护了多重光刻图形之间的最小间距，避免了间距过小带来的风险。同时，与先使用侧墙工艺，再使用多次裁剪工艺相比，该方法节省了对裁剪掩模的使用，并且拆分方法灵活，设计规则更友好。

本公开实施例还提供了一种电子设备，包括：

本公开提供的半导体器件。该半导体器件被纳入到智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源中的至少一者中。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims

1.一种自对准金属层的制造方法，其特征在于，包括：

提供衬底，所述衬底包括用于制作金属层的目标薄膜层；

在图案化后的所述目标薄膜层中形成金属层；

2.根据权利要求1所述的方法，其特征在于，所述第一子掩模使用亮场掩模，所述第二子掩模使用暗场掩模。

3.根据权利要求1所述的方法，其特征在于，所述侧墙的宽度等于所述设计掩模的最小设计间距的一半，或其附近预设值。

4.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在制作第一子掩模之前，对所述第一子掩模进行尺寸调整，满足单次光刻最大工艺窗口的目的。

5.根据权利要求4所述的方法，其特征在于，对所述第一子掩模进行尺寸调整，包括：

在所述第一子掩模制作之前，使用计算光刻技术优化光学形貌和尺寸；和/或,

使用光学邻近效应修正技术对掩模边缘进行修正，添加辅助图形。

6.根据权利要求1所述的方法，其特征在于，所述目标薄膜层的材料包括目标低介电常数绝缘材料。

7.根据权利要求1所述的方法，其特征在于，在图案化后的所述目标薄膜层中形成金属层，包括：

在图案化后的所述目标薄膜层中进行金属电镀或填充工艺，形成金属层。

8.一种半导体器件，其特征在于，包括：根据权利要求1至7中任一项所述方法制造的自对准金属层。

9.一种电子设备，其特征在于，包括：如权利要求8所述的半导体器件。

10.根据权利要求9所述的电子设备，其特征在于，所述半导体器件被纳入到智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源中的至少一者中。