CN114361012A - 一种半导体器件及其制作方法 - Google Patents
一种半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN114361012A CN114361012A CN202111678019.8A CN202111678019A CN114361012A CN 114361012 A CN114361012 A CN 114361012A CN 202111678019 A CN202111678019 A CN 202111678019A CN 114361012 A CN114361012 A CN 114361012A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- photoresist layer
- etched
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 14
- 238000011161 development Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明提供了一种半导体器件及其制作方法，通过第二光阻层和硬掩膜层共同作为掩膜以对待刻蚀层进行刻蚀，相较于仅仅通过第二光阻层为掩膜来刻蚀待刻蚀层的方式，本发明能够得到线宽尺寸更小的第二沟槽。本发明优化了半导体器件的制作方法，实现半导体器件中更微小尺寸的组成结构的制备。
Description
技术领域
本发明涉及半导体技术领域，更为具体地说，涉及一种半导体器件及其制作方法。
背景技术
在半导体器件制造过程中，为了将掩模版上的设计线路图形转移到硅片上，首先需要通过光刻工艺来实现转移，然后通过刻蚀工艺得到在硅片上形成所需要尺寸的形状。随着半导体器件的集成度不断提高，半导体器件中晶体管等组成结构的特征尺寸不断缩小，对光刻工艺的挑战也越来越大。从193浸式(193i)光刻工艺(immersion)发展到了极紫外(EUV)光刻工艺，因其波长短(13.5nm)、分辨率高，能够实现更好的保真度，且只需进行单次图形曝光，减少了掩模版数目，促成了更高的成品率，因此成为应用于10nm以下的一种光刻技术。但是，现有的光刻工艺已然无法满足半导体器件中当前更小尺寸组成结构的制备，因此需要研究人员对制备工艺进行优化研发。
发明内容
有鉴于此，本发明提供了一种半导体器件及其制作方法，有效解决现有技术存在的技术问题，优化半导体器件的制作方法，实现半导体器件中更微小尺寸的组成结构的制备。
为实现上述目的，本发明提供的技术方案如下：
一种半导体器件的制作方法，包括：
提供待刻蚀结构，所述待刻蚀结构包括依次叠加的衬底基板、待刻蚀层、硬掩膜层及第一光阻层；
对所述第一光阻层进行曝光显影处理，在所述第一光阻层上形成具有第一设定线宽的多个第一初始镂空图案至第N初始镂空图案，所述第一初始镂空图案至所述第N初始镂空图案沿第一方向依次排列，N为大于或等于2的整数；
以所述第一光阻层为掩膜，对所述硬掩膜层进行刻蚀后去除所述第一光阻层，形成位于所述硬掩膜层上的第一沟槽；
形成第二光阻层，所述第二光阻层覆盖所述硬掩膜层及所述第一沟槽；
对所述第二光阻层进行曝光显影处理，在所述第二光阻层上形成具有第二设定线宽的第一中间镂空图案至第N中间镂空图案，其中，所述第一中间镂空图案至第N中间镂空图案沿所述第一方向依次排列，且第i中间镂空图案裸露第i初始镂空图案对应的部分所述第一沟槽，及裸露所述第i初始镂空图案和第i+1初始镂空图案分别各自对应所述第一沟槽之间的部分所述硬掩膜层，i为大于或等于1且小于N的整数；
以所述第二光阻层和所述硬掩膜层为掩膜，对所述待刻蚀层进行刻蚀后去除所述第二光阻层及所述硬掩膜层，形成位于所述待刻蚀层上的第二沟槽。
可选的，去除所述第二光阻层及所述硬掩膜层后，还包括：
在所述待刻蚀层背离所述衬底基板一侧依次形成辅助硬掩膜层和第三光阻层，所述辅助硬掩膜层覆盖所述第二沟槽及所述待刻蚀层背离所述衬底基板一侧表面；
对所述第三光阻层进行曝光显影处理，在所述第三光阻层上形成具有第三设定线宽的至少一个最终镂空图案，所述最终镂空图案对应相邻两个所述第二沟槽之间对应区域；
以所述第三光阻层为掩膜，对所述辅助硬掩膜层进行刻蚀后去除所述第三光阻层，形成位于所述辅助硬掩膜层上的第三沟槽；
形成第四光阻层，所述第四光阻层覆盖所述辅助硬掩膜层及所述第三沟槽；
对所述第四光阻层进行曝光显影处理，所述第四光阻层上形成具有第四设定线宽的辅助镂空图案，所述辅助镂空图案裸露部分所述第三沟槽，及裸露所述第三沟槽侧边的部分所述辅助硬掩膜层；
以所述第四光阻层和所述辅助硬掩膜层为掩膜，对所述待刻蚀层进行刻蚀后去除所述第四光阻层及所述辅助硬掩膜层，形成位于所述待刻蚀层上的第四沟槽。
可选的，相邻所述第一镂空图案之间间距，与相邻所述第二镂空图案之间间距相同。
可选的，相邻所述第一镂空图案之间间距为32nm。
可选的，所述第一设定线宽至所述第四设定线宽相同。
可选的，所述第一设定线宽为32nm。
可选的，所述第二沟槽与所述第四沟槽在所述第一方向的线宽相同。
可选的，所述第二沟槽和所述第四沟槽在所述第一方向的线宽大于或等于2nm。
可选，所述硬掩膜层为非晶碳层；
所述待刻蚀层为氧化物或氮化物层。
相应的，本发明还提供了一种半导体器件，采用上述的半导体器件的制作方法制备而成。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种半导体器件及其制作方法，通过第二光阻层和硬掩膜层共同作为掩膜以对待刻蚀层进行刻蚀，相较于仅仅通过第二光阻层为掩膜来刻蚀待刻蚀层的方式，本发明能够得到线宽尺寸更小的第二沟槽。本发明优化了半导体器件的制作方法，实现半导体器件中更微小尺寸的组成结构的制备。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种半导体器件的制作方法的流程图；
图2a-图2f为图1中各步骤相应的结构示意图；
图3为本发明实施例提供的另一种半导体器件的制作方法的流程图；
图4a-图4f为图3中各步骤相应的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，在半导体器件制造过程中，为了将掩模版上的设计线路图形转移到硅片上，首先需要通过光刻工艺来实现转移，然后通过刻蚀工艺得到在硅片上形成所需要尺寸的形状。随着半导体器件的集成度不断提高，半导体器件中晶体管等组成结构的特征尺寸不断缩小，对光刻工艺的挑战也越来越大。从193浸式(193i)光刻工艺(immersion)发展到了极紫外(EUV)光刻工艺，因其波长短(13.5nm)、分辨率高，能够实现更好的保真度，且只需进行单次图形曝光，减少了掩模版数目，促成了更高的成品率，因此成为应用于10nm以下的一种光刻技术。但是，现有的光刻工艺已然无法满足半导体器件中当前更小尺寸组成结构的制备，因此需要研究人员对制备工艺进行优化研发。
基于此，本发明实施例提供了一种半导体器件及其制作方法，有效解决现有技术存在的技术问题，优化半导体器件的制作方法，实现半导体器件中更微小尺寸的组成结构的制备。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图4f对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种半导体器件的制作方法的流程图，其中，制作方法包括：
S1、提供待刻蚀结构，所述待刻蚀结构包括依次叠加的衬底基板、待刻蚀层、硬掩膜层及第一光阻层。
S2、对所述第一光阻层进行曝光显影处理，在所述第一光阻层上形成具有第一设定线宽的多个第一初始镂空图案至第N初始镂空图案，所述第一初始镂空图案至所述第N初始镂空图案沿第一方向依次排列，N为大于或等于2的整数。
S3、以所述第一光阻层为掩膜，对所述硬掩膜层进行刻蚀后去除所述第一光阻层，形成位于所述硬掩膜层上的第一沟槽。
S4、形成第二光阻层，所述第二光阻层覆盖所述硬掩膜层及所述第一沟槽。
S5、对所述第二光阻层进行曝光显影处理，在所述第二光阻层上形成具有第二设定线宽的第一中间镂空图案至第N中间镂空图案，其中，所述第一中间镂空图案至第N中间镂空图案沿所述第一方向依次排列，且第i中间镂空图案裸露第i初始镂空图案对应的部分所述第一沟槽，及裸露所述第i初始镂空图案和第i+1初始镂空图案分别各自对应所述第一沟槽之间的部分所述硬掩膜层，i为大于或等于1且小于N的整数。
S6、以所述第二光阻层和所述硬掩膜层为掩膜，对所述待刻蚀层进行刻蚀后去除所述第二光阻层及所述硬掩膜层，形成位于所述待刻蚀层上的第二沟槽。
由上述内容可知，本发明提供的技术方案，通过第二光阻层和硬掩膜层共同作为掩膜以对待刻蚀层进行刻蚀，相较于仅仅通过第二光阻层为掩膜来刻蚀待刻蚀层的方式，本发明实施例能够得到线宽尺寸更小的第二沟槽。本发明实施例优化了半导体器件的制作方法，实现半导体器件中更微小尺寸的组成结构的制备。
具体结合图2a至图2f对本发明实施例提供的制作方法进行更为详细的描述。图2a-图2f为图1中各步骤相应的结构示意图。
如图2a所示，对应步骤S1，提供待刻蚀结构，所述待刻蚀结构包括依次叠加的衬底基板100、待刻蚀层200、硬掩膜层300及第一光阻层410。
在本发明一实施例中，本发明提供的衬底基板可以为金属氮化物或金属氧化物等，其中金属包括但不限于Ti、Ta、Zn和Al，由此金属与O、N组成的氧化物或氮化物。其中，衬底基板的厚度范围可以为50-500埃，对此本发明不做具体限制。
本发明实施例提供的所述待刻蚀层可以为氧化物或氮化物层，如可以为氮氧化硅，或者为其他材质与O和/或N组成的氧化物或氮化物。其中待刻蚀层的厚度范围可以为50-500埃，对此本发明不做具体限制。
以及，本发明实施例提供的所述硬掩膜层可以为非晶碳层。本发明实施例引入APF(Advanced Patterning Film)作为硬掩膜层，其中APF具有优良的物理性能，能够提供高蚀刻选择比和低线边缘粗糙度；APF可以采用CVD工艺沉积制备而成的非晶碳层。
如图2b所示，对应步骤S2，对所述第一光阻层410进行曝光显影处理，在所述第一光阻层410上形成具有第一设定线宽的多个第一初始镂空图案至第N初始镂空图案(如图中示意的第一初始镂空图案411和第二初始镂空图案412)，所述第一初始镂空图案至所述第N初始镂空图案沿第一方向X依次排列，N为大于或等于2的整数。
在本发明一实施例中，本发明以第一设定线宽为32nm为例进行说明。其中，相邻初始镂空图案之间的间距可以相同，且相邻初始镂空图案之间的间距可以与第一设定线宽相同，对此本发明不做具体限制。
如图2c所示，对应步骤S3，以所述第一光阻层410为掩膜，对所述硬掩膜层300进行刻蚀后去除所述第一光阻层410，形成位于所述硬掩膜层300上的第一沟槽310。
在本发明一实施例中，可以采用干法刻蚀工艺对硬掩膜层进行刻蚀。
如图2d所示，对应步骤S4，形成第二光阻层420，所述第二光阻层420覆盖所述硬掩膜层300及所述第一沟槽310。
如图2e所示，对应步骤S5，对所述第二光阻层420进行曝光显影处理，在所述第二光阻层420上形成具有第二设定线宽的第一中间镂空图案至第N中间镂空图案(如第一中间镂空图案421和第二中间镂空图案422)，其中，所述第一中间镂空图案至第N中间镂空图案沿所述第一方向X依次排列，且第i中间镂空图案裸露第i初始镂空图案对应的部分所述第一沟槽，及裸露所述第i初始镂空图案和第i+1初始镂空图案分别各自对应所述第一沟槽之间的部分所述硬掩膜层，i为大于或等于1且小于N的整数。
在本发明一实施例中，本发明可以以第二设定线宽为32nm为例进行说明；以及，中间镂空图案裸露第一沟槽的线宽可以为16nm，以此能够制备得到线宽为16nm的第二沟槽；对此还可以为其他裸露线宽，如中间镂空图案裸露第一沟槽的线宽可以为28nm，以此得到线宽为28nm的第二沟槽；或者，中间镂空图案裸露第一沟槽的线宽可以为8nm，以此得到线宽为8nm的第二沟槽，对此需要根据实际应用进行具体设计。其中，相邻中间镂空图案之间的间距距离可以相同，且相邻中间镂空图案之间的间距可以与第二设定线宽相同，对此本发明不做具体限制。
如图2f所示，对应步骤S6，以所述第二光阻层420和所述硬掩膜层300为掩膜，对所述待刻蚀层200进行刻蚀后去除所述第二光阻层420及所述硬掩膜层300，形成位于所述待刻蚀层200上的第二沟槽210。
在本发明一实施例中，本发明实施例提供的技术方案还可以在上述任意一实施例提供制作方法形成半导体器件的基础上，进一步在待刻蚀层上进行刻蚀。如图3所示，为本发明实施例提供的另一种半导体器件的制作方法的流程图，其中，在步骤S6、去除所述第二光阻层及所述硬掩膜层后，还包括：
S7、在所述待刻蚀层背离所述衬底基板一侧依次形成辅助硬掩膜层和第三光阻层，所述辅助硬掩膜层覆盖所述第二沟槽及所述待刻蚀层背离所述衬底基板一侧表面。
S8、对所述第三光阻层进行曝光显影处理，在所述第三光阻层上形成具有第三设定线宽的至少一个最终镂空图案，所述最终镂空图案对应相邻两个所述第二沟槽之间对应区域。
S9、以所述第三光阻层为掩膜，对所述辅助硬掩膜层进行刻蚀后去除所述第三光阻层，形成位于所述辅助硬掩膜层上的第三沟槽。
S10、形成第四光阻层，所述第四光阻层覆盖所述辅助硬掩膜层及所述第三沟槽。
S11、对所述第四光阻层进行曝光显影处理，所述第四光阻层上形成具有第四设定线宽的辅助镂空图案，所述辅助镂空图案裸露部分所述第三沟槽，及裸露所述第三沟槽侧边的部分所述辅助硬掩膜层。
S12、以所述第四光阻层和所述辅助硬掩膜层为掩膜，对所述待刻蚀层进行刻蚀后去除所述第四光阻层及所述辅助硬掩膜层，形成位于所述待刻蚀层上的第四沟槽。
具体结合图4a至图4f对本发明实施例提供的制作方法进行更详细的描述。图4a-图4f为图3中各步骤相应的结构示意图。
如图4a所示，对应步骤S7，在所述待刻蚀层200背离所述衬底基板100一侧依次形成辅助硬掩膜层500和第三光阻层430，所述辅助硬掩膜层500覆盖所述第二沟槽210及所述待刻蚀层200背离所述衬底基板100一侧表面。
在本发明一实施例中，本发明提供的辅助硬掩膜层的材质可以与硬掩膜层的材质相同。
如图4b所示，对应步骤S8，对所述第三光阻层430进行曝光显影处理，在所述第三光阻层430上形成具有第三设定线宽的至少一个最终镂空图案431，所述最终镂空图案431对应相邻两个所述第二沟槽210之间对应区域。
如图4c所示，对应步骤S9，以所述第三光阻层430为掩膜，对所述辅助硬掩膜层500进行刻蚀后去除所述第三光阻层430，形成位于所述辅助硬掩膜层500上的第三沟槽510。
如图4d所示，对应步骤S10，形成第四光阻层440，所述第四光阻层440覆盖所述辅助硬掩膜层500及所述第三沟槽510。
如图4e所示，对应步骤S11，对所述第四光阻层440进行曝光显影处理，所述第四光阻层440上形成具有第四设定线宽的辅助镂空图案441，所述辅助镂空图案441裸露部分所述第三沟槽510，及裸露所述第三沟槽510侧边的部分所述辅助硬掩膜层500。
如图4f所示，对应步骤S12，以所述第四光阻层440和所述辅助硬掩膜层500为掩膜，对所述待刻蚀层200进行刻蚀后去除所述第四光阻层440及所述辅助硬掩膜层500，形成位于所述待刻蚀层200上的第四沟槽220。
在本发明上述任意一实施例中，本发明提供的相邻所述第一镂空图案之间间距，与相邻所述第二镂空图案之间间距相同。其中，本发明实施例提供的相邻所述第一镂空图案之间间距可以为32nm，对此本发明不做具体限制。
以及，本发明实施例提供的所述第一设定线宽至所述第四设定线宽相同。以及，本发明实施例提供的第一设定线宽可以与第一镂空图案的线宽相同。本发明提供的所述第一设定线宽可以为32nm，对此本发明不做具体限制。
本发明实施例提供的所述第二沟槽与所述第四沟槽在所述第一方向的线宽相同。其中，本发明提供的所述第二沟槽和所述第四沟槽在所述第一方向的线宽可以大于或等于2nm。
相应的，本发明实施例还提供了一种半导体器件，采用上述任意一实施例提供的半导体器件的制作方法制备而成。
本发明实施例提供了一种半导体器件及其制作方法，通过第二光阻层和硬掩膜层共同作为掩膜以对待刻蚀层进行刻蚀，相较于仅仅通过第二光阻层为掩膜来刻蚀待刻蚀层的方式，本发明实施例能够得到线宽尺寸更小的第二沟槽。本发明实施例优化了半导体器件的制作方法，实现半导体器件中更微小尺寸的组成结构的制备。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
提供待刻蚀结构，所述待刻蚀结构包括依次叠加的衬底基板、待刻蚀层、硬掩膜层及第一光阻层；
对所述第一光阻层进行曝光显影处理，在所述第一光阻层上形成具有第一设定线宽的多个第一初始镂空图案至第N初始镂空图案，所述第一初始镂空图案至所述第N初始镂空图案沿第一方向依次排列，N为大于或等于2的整数；
以所述第一光阻层为掩膜，对所述硬掩膜层进行刻蚀后去除所述第一光阻层，形成位于所述硬掩膜层上的第一沟槽；
形成第二光阻层，所述第二光阻层覆盖所述硬掩膜层及所述第一沟槽；
对所述第二光阻层进行曝光显影处理，在所述第二光阻层上形成具有第二设定线宽的第一中间镂空图案至第N中间镂空图案，其中，所述第一中间镂空图案至第N中间镂空图案沿所述第一方向依次排列，且第i中间镂空图案裸露第i初始镂空图案对应的部分所述第一沟槽，及裸露所述第i初始镂空图案和第i+1初始镂空图案分别各自对应所述第一沟槽之间的部分所述硬掩膜层，i为大于或等于1且小于N的整数；
以所述第二光阻层和所述硬掩膜层为掩膜，对所述待刻蚀层进行刻蚀后去除所述第二光阻层及所述硬掩膜层，形成位于所述待刻蚀层上的第二沟槽。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，去除所述第二光阻层及所述硬掩膜层后，还包括：
在所述待刻蚀层背离所述衬底基板一侧依次形成辅助硬掩膜层和第三光阻层，所述辅助硬掩膜层覆盖所述第二沟槽及所述待刻蚀层背离所述衬底基板一侧表面；
对所述第三光阻层进行曝光显影处理，在所述第三光阻层上形成具有第三设定线宽的至少一个最终镂空图案，所述最终镂空图案对应相邻两个所述第二沟槽之间对应区域；
以所述第三光阻层为掩膜，对所述辅助硬掩膜层进行刻蚀后去除所述第三光阻层，形成位于所述辅助硬掩膜层上的第三沟槽；
形成第四光阻层，所述第四光阻层覆盖所述辅助硬掩膜层及所述第三沟槽；
对所述第四光阻层进行曝光显影处理，所述第四光阻层上形成具有第四设定线宽的辅助镂空图案，所述辅助镂空图案裸露部分所述第三沟槽，及裸露所述第三沟槽侧边的部分所述辅助硬掩膜层；
以所述第四光阻层和所述辅助硬掩膜层为掩膜，对所述待刻蚀层进行刻蚀后去除所述第四光阻层及所述辅助硬掩膜层，形成位于所述待刻蚀层上的第四沟槽。
3.根据权利要求1或2所述半导体器件的制作方法，其特征在于，相邻所述第一镂空图案之间间距，与相邻所述第二镂空图案之间间距相同。
4.根据权利要求3所述半导体器件的制作方法，其特征在于，相邻所述第一镂空图案之间间距为32nm。
5.根据权利要求1或2所述半导体器件的制作方法，其特征在于，所述第一设定线宽至所述第四设定线宽相同。
6.根据权利要求5所述半导体器件的制作方法，其特征在于，所述第一设定线宽为32nm。
7.根据权利要求2所述半导体器件的制作方法，其特征在于，所述第二沟槽与所述第四沟槽在所述第一方向的线宽相同。
8.根据权利要求7所述半导体器件的制作方法，其特征在于，所述第二沟槽和所述第四沟槽在所述第一方向的线宽大于或等于2nm。
9.根据权利要求1所述半导体器件的制作方法，其特征在于，所述硬掩膜层为非晶碳层；
所述待刻蚀层为氧化物或氮化物层。
10.一种半导体器件，其特征在于，采用权利要求1-9任意一项所述的半导体器件的制作方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111678019.8A CN114361012A (zh) | 2021-12-31 | 2021-12-31 | 一种半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111678019.8A CN114361012A (zh) | 2021-12-31 | 2021-12-31 | 一种半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114361012A true CN114361012A (zh) | 2022-04-15 |
Family
ID=81104366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111678019.8A Pending CN114361012A (zh) | 2021-12-31 | 2021-12-31 | 一种半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114361012A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102903628A (zh) * | 2011-07-25 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN110739212A (zh) * | 2019-10-30 | 2020-01-31 | 上海华力微电子有限公司 | 硬掩膜的制备方法及半导体器件的制造方法 |
| US20210225639A1 (en) * | 2020-01-22 | 2021-07-22 | Winbond Electronics Corp. | Semiconductor device and manufacturing mehod of the same |
-
2021
- 2021-12-31 CN CN202111678019.8A patent/CN114361012A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102903628A (zh) * | 2011-07-25 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN110739212A (zh) * | 2019-10-30 | 2020-01-31 | 上海华力微电子有限公司 | 硬掩膜的制备方法及半导体器件的制造方法 |
| US20210225639A1 (en) * | 2020-01-22 | 2021-07-22 | Winbond Electronics Corp. | Semiconductor device and manufacturing mehod of the same |
Non-Patent Citations (1)
| Title |
|---|
| 丘志春;: "深沟槽工艺产品晶片周边硅针缺陷的解决方法", 电子与封装, no. 07, 31 July 2013 (2013-07-31) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6638441B2 (en) | Method for pitch reduction | |
| CN110828304B (zh) | 形成半导体器件的方法及图案化半导体器件的方法 | |
| KR100554514B1 (ko) | 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법. | |
| US9978596B2 (en) | Self-aligned multiple spacer patterning schemes for advanced nanometer technology | |
| US7842616B2 (en) | Methods for fabricating semiconductor structures | |
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| US8309462B1 (en) | Double spacer quadruple patterning with self-connected hook-up | |
| US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
| CN109767978B (zh) | 图案化目标层的制备方法 | |
| US20090305506A1 (en) | Self-aligned dual patterning integration scheme | |
| US8048797B2 (en) | Multilayer low reflectivity hard mask and process therefor | |
| KR20210093137A (ko) | Euv 포토 마스크 및 그 제조 방법 | |
| CN114361012A (zh) | 一种半导体器件及其制作方法 | |
| US20230005751A1 (en) | Tip-to-tip graphic preparation method | |
| US8349528B2 (en) | Semiconductor devices and methods of manufacturing thereof | |
| US8524608B1 (en) | Method for fabricating a patterned structure of a semiconductor device | |
| US6686129B2 (en) | Partial photoresist etching | |
| CN112017970B (zh) | 自对准金属层的制造方法、半导体器件及电子设备 | |
| CN117080054B (zh) | 半导体结构的制备方法 | |
| CN112670168B (zh) | 半导体结构的形成方法、晶体管 | |
| KR100610762B1 (ko) | 패턴 형성 방법 | |
| CN117542731A (zh) | 掩膜图形化方法、半导体结构及半导体结构的制备方法 | |
| CN117832087A (zh) | 鳍式晶体管器件的形成方法 | |
| CN113238455A (zh) | Euv光掩模及其制造方法 | |
| WO2014061652A1 (ja) | パターン構造体の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220907 Address after: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |
|
| TA01 | Transfer of patent application right |