CN109767978B - 图案化目标层的制备方法 - Google Patents

图案化目标层的制备方法 Download PDF

Info

Publication number
CN109767978B
CN109767978B CN201810120144.9A CN201810120144A CN109767978B CN 109767978 B CN109767978 B CN 109767978B CN 201810120144 A CN201810120144 A CN 201810120144A CN 109767978 B CN109767978 B CN 109767978B
Authority
CN
China
Prior art keywords
hard mask
layer
patterns
target
target layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810120144.9A
Other languages
English (en)
Other versions
CN109767978A (zh
Inventor
施信益
郑志玮
柯明宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109767978A publication Critical patent/CN109767978A/zh
Application granted granted Critical
Publication of CN109767978B publication Critical patent/CN109767978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本公开提供一种图案化目标层的制备方法，包含在一基板上形成一目标层，以及在该目标层上方形成一多层硬掩模结构。该多层硬掩模结构包含位于该目标层上方的一第一硬掩模层、位于该目标层与该第一硬掩模层之间的一第二硬掩模层、以及位于该目标层与该第二硬掩模层之间的一第三硬掩模层，其中该第二硬掩模层的材料不同于该第一硬掩模层的材料与该第三硬掩模层的材料。该多层硬掩模结构作为一硬掩模层以于该目标层上形成一细致图案。根据本公开可维持多层硬掩模结构的硬掩模图案的形状，因而硬掩模图案可精准转移至目标层。

Description

图案化目标层的制备方法
技术领域
本公开关于一种图案化目标层的制备方法，更特别地，本公开关于在目标层中制造细致图案的方法。
背景技术
在半导体制造程序中，光微影蚀刻技术通常用以定义目标层的图案。通常，在一或多个光罩上设计且输出集成电路布局。而后，该集成电路布局自该光阻转移至硬掩模层以形成掩模图案，而后自掩模图案转移至目标层。然而，随着半导体元件(例如，动态随机存取存储器(dynamic random access memory，DRAM)、快闪存储器、静态随机存取存储器(static random access memory，SRAM)、以及铁磁(ferroelectric，FE)存储器)的微小化与整合需求的进展，该多个元件的尺寸(例如线宽与图案的间隙)变得更细致且更加微小化。据此，图案尺寸的不断缩小对用以制造图案化目标层的技术提出了越来越高的要求。
上文的「现有技术」说明仅提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。
发明内容
本公开的实施例提供一种图案化目标层的制备方法。该制备方法包含：在一基板上方形成一目标层，以及在该目标层上方形成一多层硬掩模结构。该多层硬掩模结构包含位于该目标层上方的一第一硬掩模层、位于该目标层与该第一硬掩模层之间的一第二硬掩模层、以及位于该目标层与该第二硬掩模层之间的一第三硬掩模层，其中该第二硬掩模层的材料不同于该第一硬掩模层的材料与该第三硬掩模层的材料。在该制备方法中，该第一硬掩模层经图案化以形成多个第一硬掩模图案，该第二硬掩模层经图案化以形成多个第二硬掩模图案，其中该多个第二硬掩模图案的一部分被该多个第一硬掩模图案覆盖，以及该多个第二硬掩模图案的另一部分通过该多个第一硬掩模图案而暴露。在该制备方法中，将通过该多个第一硬掩模图案与该多个第二硬掩模图案暴露的该第三硬移除，以形成多个第三硬掩模图案。将通过该多个第三硬掩模图案暴露的该目标层移除。
在一些实施例中，该制备方法另包含在图案化该目标层之后，自该目标层移除该多层硬掩模结构。
在一些实施例中，图案化该第一硬掩模层以形成该多个第一硬掩模图案包含在该多层硬掩模结构上方形成一第一牺牲层；在该第一牺牲层上方形成多个第一光阻图案；蚀刻通过该多个第一光阻图案暴露的该第一牺牲层与该第一硬掩模层，以形成该多个第一硬掩模图案；以及自该多层硬掩模结构移除该多个第一光阻图案与该第一牺牲层。
在一些实施例中，图案化该第二硬掩模层以形成该多个第二硬掩模图案包含在该多层硬掩模结构上方形成一第二牺牲层；在该第二牺牲层上方形成多个第二光阻图案，其中该多个第二光阻图案经配置自该多个第一硬掩模图案偏移；蚀刻通过该多个第二光阻图案暴露且通过该多个第一硬掩模图案暴露的该第二牺牲层，以形成该多个第二硬掩模图案；以及自该多层硬掩模结构移除该多个第二光阻图案与该第二牺牲层。
在一些实施例中，该第一硬掩模层的该材料与该第三硬掩模层的该材料相同。
在一些实施例中，该第一硬掩模层的厚度实质等于或小于该第三硬掩模层的厚度。
在一些实施例中，该多个第二硬掩模图案上方的该第一硬掩模图案与通过该多个第二硬掩模图案暴露的该第三硬掩模层被同时移除。
在一些实施例中，移除通过该多个第三硬掩模图案暴露的该目标层包含蚀刻通过该多个第三硬掩模图案暴露的该目标层。
在一些实施例中，移除通过该多个第三硬掩模图案暴露的该目标层包含局部移除通过该多个第三硬掩模图案暴露的该目标层。
在一些实施例中，移除通过该多个第三硬掩模图案暴露的该目标层包含完全移除通过该多个第三硬掩模图案暴露的该目标层。
在一些实施例中，该制备方法还包含在形成该多层硬掩模结构之前，在该目标层上方形成一下硬掩模层。
在一些实施例中，该制备方法还包含在移除通过该多个第三硬掩模图案暴露的该目标层之前，移除通过该多个第三硬掩模图案暴露的该下硬掩模层。
在一些实施例中，该下硬掩模层的材料不同于该第三硬掩模层的该材料。
本公开的实施例提供一种图案化目标层的制备方法。该制备方法包含以下步骤：在一基板上方形成一目标层，在该目标层上方形成一硬掩模层，在该硬掩模层上方形成多个第一图案与第二图案；其中该多个第一图案比该多个第二图案薄。在该制备方法中，将通过该多个第一图案与该多个第二图案暴露的该硬掩模层蚀刻，以形成多个硬掩模图案。将通过该多个硬掩模图案暴露的该目标层蚀刻。
在本公开的一些实施例中，多层硬掩模结构经配置成为上硬掩模层，用以于目标层中制造细致图案。在一些实施例中，通过两个微影程序，形成第一硬掩模图案与第二硬掩模图案，因而可增加多层硬掩模结构的图案密度，而不受限于微影程序限制。此外，多层硬掩模结构由三或更多硬掩模层形成，并且至少一些硬掩模层具有不同的蚀刻特性。据此，可维持多层硬掩模结构的硬掩模图案的形状，因而硬掩模图案可精准转移至目标层。
相对地，若采用单层硬掩模层制造图案化目标层，则该单层硬掩模层必须进行一些蚀刻程序，因而破坏硬掩模图案。受到破坏的硬掩模图案造成不良的图案转移至目标层。
上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员也应了解，这类等效建构无法脱离权利要求所界定的本公开的精神和范围。
附图说明
参阅详细说明与权利要求结合考量附图时，可得以更全面了解本申请案的公开内容，附图中相同的元件符号指相同的元件。
图1为流程图，例示本公开实施例的图案化目标层的制备方法。
图2为流程图，例示本公开实施例的图案化目标层的制备方法。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H与图3I为示意图，例示本公开实施例的图案化目标层的制备方法的各个步骤的一或多个。
图4A与图4B为示意图，例示本公开实施例的图案化目标层的制备方法的各个步骤的一或多个。
附图标记说明：
10 基板
12 目标层
12P 突出图案
12R 凹陷图案
14 下硬掩模层
20 多层硬掩模结构
22 第一硬掩模层
22M 第一硬掩模图案
24 第二硬掩模层
24M 第二硬掩模图案
26 第三硬掩模层
30 第一牺牲层
32 第一层
34 第二层
36 第一光阻图案
40 第二牺牲层
42 第一层
44 第二层
46 第二光阻图案
具体实施方式
附图所示的公开内容的实施例或范例以特定语言描述。应理解此非意图限制本公开的范围。所述实施例的任何变化或修饰以及本案所述原理任何进一步应用，对于本公开相关技艺中具有通常技术者而言为可正常发生。元件符号可重复于各实施例中，但即使它们具有相同的元件符号，实施例中的特征并非必定用于另一实施例。
应理解虽然在本文中可使用第一、第二、第三等用语描述各种元件、组件、区域、层或区段，然而，这些元件、组件、区域、层或区段应不受限于这些用语。这些用语仅用于区分一元件、组件、区域、层或区段与另一区域、层或区段。因此，以下所述的第一元件、组件、区域、层或区段可被称为第二元件、组件、区域、层或区段，而仍不脱离本公开发明概念的教示内容。
本公开所使用的语词仅用于描述特定例示实施例的目的，并非用以限制本发明概念。如本文所使用，单数形式「一」与「该」也用以包含多形式，除非本文中另有明确指示。应理解说明书中所使用的「包括」一词专指所称特征、整数、步骤、操作、元件或组件的存在，但不排除一或多个其他特征、整数、步骤、操作、元件、组件或其群组的存在。
在本公开中，「目标层」指待形成图案的层。目标层可为基板的一部分。目标层可为形成于基板上方的金属层、半导体层、与/或绝缘层。
在本公开中，「图案化」与「图案化的」描述在表面上形成预定图案的操作。该图案化操作包含各种步骤与程序，并且依不同实施例而有变化。在一些实施例中，图案化程序用以将现存的膜或层图案化。图案化程序包含在现存的膜或层上形成掩模，并且以蚀刻或其他移除程序移除未遮蔽的膜或层。掩模可为光阻或硬掩模。在一些实施例中，图案化程序用以在表面上直接形成图案化层。图案化程序包含在表面上形成光敏膜、进行含有曝光程序与显影程序的光微影程序、以及进行蚀刻程序。
图1为流程图，例示本公开实施例的图案化目标层的制备方法。如图1所示，图案化目标层的制备方法100始于步骤110，其中在基板上方形成目标层。图案化目标层的制备方法100进行步骤120，其中在目标层上方形成多层硬掩模结构。在一些实施例中，多层硬掩模结构包含位于目标层上方的第一硬掩模层、位于目标层与第一硬掩模层之间的第二硬掩模层、位于目标层与第二硬掩模层之间的第三硬掩模层。第二硬掩模层的材料不同于第一硬掩模层的材料与第三硬掩模层的材料。图案化目标层的制备方法100继续步骤130，其中将第一硬掩模层图案化以形成多个第一硬掩模图案。图案化目标层的制备方法100进行步骤140，其中将第二硬掩模层图案化，以形成多个第二硬掩模图案。在一些实施例中，该多个第二硬掩模图案的一部分被第一硬掩模图案覆盖，并且通过第一硬掩模图案而暴露该多个第二硬掩模图案的另一部分。图案化目标层的制备方法100继续步骤150，其中将通过第二硬掩模图案暴露的第三硬掩模层移除，形成多个第三硬掩模图案。图案化目标层的制备方法100进行步骤160，其中将通过该第三硬掩模图案暴露的目标层移除。
制备方法100仅为例示，并非用以将本公开限制于权利要求所载之外。在制备方法100之前、期间或之后，可提供其他步骤，并且所描述的一些操作可以被替换，消除或移动以用于该制备方法的其他实施例。
图2为流程图，例示本公开实施例的图案化目标层的制备方法。如图2所示，图案化目标层的制备方法200始于步骤210，其中在基板上方形成目标层。图案化目标层的制备方法200进行步骤220，其中在目标层上方形成硬掩模层。图案化目标层的制备方法200继续步骤230，其中在硬掩模层上方形成多个第一图案与第二图案。该多个第一图案比该多个第二图案薄。图案化目标层的制备方法200进行步骤240，其中将通过第一图案与第二图案暴露的硬掩模层蚀刻，形成多个硬掩模图案。图案化目标层的制备方法200继续步骤250，其中将通过硬掩模图案暴露的目标层蚀刻。
制备方法200仅为例示，并非用以将本公开限制于权利要求所载之外。在制备方法200之前、期间或之后，可提供其他步骤，并且所描述的一些操作可以被替换，消除或移动以用于该制备方法的其他实施例。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H与图3I为示意图，例示本公开实施例的图案化目标层的制备方法的各个步骤的一或多个。如图3A所示，提供基板10。基板10可包含半导体基板。例如，基板10的材料可包含元素半导体，例如硅或锗；化合物半导体，例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、或砷化铟；其组合；或其他合适的材料。在基板10上方形成目标层12。目标层12可包含单层目标层或是多层目标层。在一些实施例中，目标层12可为待通过IC制造程序形成各种IC组件、部分、或结构的层。例如，该组件、部分与结构可包含晶体管、电容器、电阻器、二极管、导电线、电极、间隔物、沟槽等。可基于待形成的元件的形式而选择目标层12的材料。目标层12的材料例如但不限于介电材料、半导体材料、以及传导材料。
如图3B所示，在目标层12上方，可任意地形成下硬掩模层14。在一些实施例中，下硬掩模层14与目标层12可包含不同材料或是组成充分不同的材料，因而可使用相对于下硬掩模层14的适当的蚀刻化学而选择性移除目标层12。
在一些实施例中，在目标层12上方，形成多层硬掩模20。例如，若有下硬掩模层14存在，则在下硬掩模层14上，可形成多层硬掩模结构20。多层硬掩模结构20可经配置成为上硬掩模层。在一些实施例中，多层硬掩模结构20包含第一硬掩模层22、第二硬掩模层24与第三硬掩模层26。第一硬掩模层22位于目标层12上方。第二硬掩模层24位于目标层12与第一硬掩模层22之间。第三硬掩模层26位于目标层12与第二硬掩模层24之间。在一些实施例中，多层硬掩模结构20的每一硬掩模层与目标层12可具有不同材料或是组成充分不同的材料，因而可使用相对于多层硬掩模结构20的适当的蚀刻化学而选择性移除目标层12。在一些实施例中，多层硬掩模结构20与下硬掩模层14的任何两相邻硬掩模层可具有不同材料或是组成充分不同的材料，因而可使用相对于彼此的适当的蚀刻化学而选择性移除多层硬掩模结构20与下硬掩模层14的任何两相邻硬掩模层。
在一些实施例中，第二硬掩模层24的材料不同于第一硬掩模层22的材料与第三硬掩模层26的材料。在一些实施例中，第一硬掩模层22的材料可与第三硬掩模层26的材料相同。例如，硬掩模层的材料可各自包含氧化物化合物(例如氧化硅)、氮化物化合物(例如氮化硅)、氮氧化物化合物(例如氮氧化硅)、半导体材料(例如硅)、传导材料(例如金属)、或其他合适的材料。例如，第一硬掩模层22与第三硬掩模层26的材料可包含富硅的氮氧化硅，以及第二硬掩模层24的材料可包含富氧的氮氧化硅。
如图3C所示，将第一硬掩模层22图案化，形成多个第一硬掩模图案22M。在一些实施例中，通过光微影与蚀刻技术，图案化第一硬掩模层22，但本公开不以此为限。在一些例示的实施例中，在多层硬掩模结构20上方形成第一牺牲层30。第一牺牲层30可经配置成为阻抗层(resist layer)或硬掩模层，用以蚀刻第一硬掩模层22。例如，第一牺牲层30可包含第一层32与堆叠于第一层32上的第二层34。在一些实施例中，第一层32与第二层34其中之一可包含抗反射涂覆(anti-reflective coating，ARC)。例如，通过使用光掩模(未绘示)的第一光微影程序，在第一牺牲层30上方形成多个第一光阻图案36。将通过第一光阻图案36暴露的第一牺牲层30蚀刻，而后将第一硬掩模层22蚀刻，形成第一硬掩模层图22M。在一些实施例中，可通过非等向性蚀刻，例如等离子体蚀刻或类似者，蚀刻第一硬掩模层22，因而可更精准执行图案转移。
如图3D所示，自第一硬掩模图案22M，移除第一光阻图案36与第一牺牲层30。在一些实施例中，可在蚀刻第一牺牲层30之后，移除第一光阻图案36，而后使用第一牺牲层30作为硬掩模而蚀刻第一硬掩模层22。在一些其他的实施例中，可在蚀刻第一牺牲层30与第一硬掩模层22之后，移除第一光阻图案36。
如图3E所示，将第二硬掩模层24图案化，形成多个硬掩模图案24M。在一些实施例中，该多个第二硬掩模图案24M的一部分被第一硬掩模图案22M覆盖，以及通过第一硬掩模图案22M而暴露该多个第二硬掩模图案24M的另一部分。在一些实施例中，通过第一硬掩模图案22M暴露的第二硬掩模图案24M可称为第一图案，而第二硬掩模图案24M与覆盖于其上的第一硬掩模图案22M可称为第二图案。第一图案比第二图案薄。
在一些实施例中，通过光微影与蚀刻技术，图案化第二硬掩模层24，但本公开不以此为限。在一些例示实施例中，在多层硬掩模结构20上方形成第二牺牲层40。第二牺牲层40可经配置成为阻抗层或是硬掩模层，用以蚀刻第二硬掩模层24。例如，第二牺牲层40可包含第一层42以及堆叠在第一层42上方的第二层44。在一些实施例中，第一层42与第二层44其中之一可包含抗反射涂覆(ARC)。例如，通过使用光掩模(未绘示)的第二光微影程序，在第二牺牲层40上方形成多个第二光阻图案46。该多个第二光阻图案46的配置可自第一硬掩模图案22M偏移。而后，将通过第二光阻图案46暴露的第二牺牲层40蚀刻。将通过第二牺牲层40而暴露且通过第一硬掩模图案22M而暴露的第二硬掩模层24蚀刻，形成第二硬掩模图案24M。在一些实施例中，可通过非等向性蚀刻，例如等离子体蚀刻或类似者，蚀刻第二硬掩模层24，因而可更精准执行图案转移。
如图3F所示，移除第二光阻图案46与第二牺牲层40。在一些实施例中，可在蚀刻第二牺牲层40之后，移除第二光阻图案40，而后使用第二牺牲层40作为硬掩模，蚀刻第二硬掩模层24。在一些其他的实施例中，可在蚀刻第二牺牲层40与第二硬掩模层24之后，移除第二光阻图案46。
如图3G所示，移除通过第一硬掩模图案22M与第二硬掩模图案24M暴露的第三硬掩模层26，形成多个第三硬掩模图案26M。在一些实施例中，通过使用第一硬掩模图案22M与第二硬掩模图案24M作为硬掩模的蚀刻，形成第三硬掩模图案26M。在一些实施例中，可同时移除在第二硬掩模图案24M与第三硬掩模层26上方的第一硬掩模图案22M。在一些实施例中，第一硬掩模层22的材料与第三硬掩模层26的材料相同或是类似，并且第一硬掩模层22的厚度实质等于或小于第三硬掩模层26的厚度。因此，可在相同的蚀刻程序中，同时蚀刻第一硬掩模层22与第三硬掩模层26。在一些实施例中，可通过非等向性蚀刻，例如等离子体蚀刻或类似者，蚀刻第三硬掩模层26，因而可更精准执行图案转移。
如图3H所示，将通过第二硬掩模图案24M与第三硬掩模图案26M暴露的目标层12移除。再一些实施例中，将通过第二硬掩模图案24M与第三硬掩模图案26M暴露的目标层12局部移除。在一些实施例中，若下硬掩模层14形成于第三硬掩模图案26M与目标层12之间，则可在图案化目标层12之前，将通过第三硬掩模图案26M暴露的下硬掩模层14移除。在一些实施例中，可通过非等向性蚀刻，例如等离子体蚀刻或类似者，蚀刻目标层12，因而可更精准执行图案转移。
如图3I所示，例如，通过蚀刻，移除多层硬掩模结构20与下硬掩模层14，形成图案化目标层14。在一些实施例中，图案化目标层12包含多个突出图案12P以及在相邻突出图案12P之间的凹陷图案12R。在一些实施例中，目标层12未被蚀刻穿透，因而凹陷图案12R仍覆盖基板10。
图案化目标层的制备方法不限于上述实施例，并且可具有其他不同的实施例。为简化说明且便于比较本公开的实施例，在以下各个实施例中，相同的组件以相同的符号表示。为了更易于比较实施例之间的差异，以下说明将详述不同实施例之间的差异，并且不再赘述相同的构件。
图4A与图4B为示意图，例示本公开实施例的目标层的制备方法的各个步骤的一或多个。可在图3G所示的实施例之后，进行图4A与图4B所示一些实施例的方法。如图4A所示，可完全移除通过第二硬掩模图案24M与第三硬掩模图案26M暴露的目标层12。
如图4B所示，例如，通过蚀刻，移除多层硬掩模结构20与下硬掩模层14，形成图案化目标层12。在一些实施例中，图案化目标层12包含多个突出图案12P以及相邻突出图案12P之间的凹陷图案12R。在一些实施例中，凹陷图案12R可暴露基板10。
在本公开的一些实施例中，多层硬掩模结构20经配置成为上硬掩模层，用以于目标层12中制造细致图案。在一些实施例中，通过两个微影程序，形成第一硬掩模图案22M与第二硬掩模图案24M，因而可增加多层硬掩模结构20的图案密度，而不受限于微影程序限制。此外，多层硬掩模结构20由三或更多硬掩模层形成，并且至少一些硬掩模层具有不同的蚀刻特性。据此，可维持多层硬掩模结构20的硬掩模图案的形状，因而硬掩模图案可精准转移至目标层12。
相对地，若采用单层硬掩模层制造图案化目标层，则该单层硬掩模层必须进行一些蚀刻程序，因而破坏硬掩模图案。受到破坏的硬掩模图案造成不良的图案转移至目标层。
本公开的实施例提供图案化目标层的制备方法。该制备方法包含以下步骤。在基板上方形成目标层。在该目标层上方形成多层硬掩模结构。该多层硬掩模结构包含位在该目标层上方的第一硬掩模层、位在该目标层与该第一硬掩模层之间的第二硬掩模层、以及位在该目标层与该第二硬掩模层之间的第三硬掩模层，其中该第二硬掩模层的材料不同于该第一硬掩模层的材料与该第三硬掩模层的材料。该第一硬掩模层经图案化而形成多个第一硬掩模图案。第二硬掩模层经图案化而形成多个第二个硬掩模图案，其中该多个第二硬掩模图案的一部分被该多个第一硬掩模图案覆盖，以及该多个第二硬掩模图案的另一部分通过该多个第一硬掩模图案而暴露。将通过该多个第一硬掩模图案与该多个第二硬掩模图案暴露的该第三硬掩模层移除，形成多个第三硬掩模图案。将通过该多个第三硬掩模图案暴露的该目标层移除。
本公开的实施例提供图案化目标层的制备方法。该制备方法包含以下步骤。在一基板上方形成一目标层。在该目标层上方形成一硬掩模层。在该硬掩模层上方形成多个第一图案与第二图案，其中该多个第一图案比该多个第二图案薄。将通过该多个第一图案与该多个第二图案暴露的该硬掩模层蚀刻，形成多个硬掩模图案。将通过该多个硬掩模图案暴露的该目标层蚀刻。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (12)

1.一种图案化目标层的制备方法，包括：
在一基板上方形成一目标层；
在该目标层上方形成一多层硬掩模结构，其中该多层硬掩模结构包括位于该目标层上方的一第一硬掩模层、位于该目标层与该第一硬掩模层之间的一第二硬掩模层、以及位于该目标层与该第二硬掩模层之间的一第三硬掩模层，其中该第二硬掩模层的材料不同于该第一硬掩模层的材料与该第三硬掩模层的材料；
图案化该第一硬掩模层，以形成多个第一硬掩模图案；
图案化该第二硬掩模层，以形成多个第二硬掩模图案，其中该多个第二硬掩模图案的一部分被该多个第一硬掩模图案覆盖，以及该多个第二硬掩模图案的另一部分通过该多个第一硬掩模图案而暴露；
移除通过该多个第一硬掩模图案与该多个第二硬掩模图案暴露的该第三硬掩模层，以形成多个第三硬掩模图案；以及
移除通过该多个第三硬掩模图案暴露的该目标层；
其中该多个第二硬掩模图案上方的该第一硬掩模图案与通过该多个第二硬掩模图案暴露的该第三硬掩模层被同时移除。
2.如权利要求1所述的制备方法，还包括在图案化该目标层之后，自该目标层移除该多层硬掩模结构。
3.如权利要求1所述的制备方法，其中图案化该第一硬掩模层以形成该多个第一硬掩模图案包括：
在该多层硬掩模结构上方形成一第一牺牲层；
在该第一牺牲层上方形成多个第一光阻图案；
蚀刻通过该多个第一光阻图案暴露的该第一牺牲层与该第一硬掩模层，以形成该多个第一硬掩模图案；以及
自该多层硬掩模结构移除该多个第一光阻图案与该第一牺牲层。
4.如权利要求1所述的制备方法，其中图案化该第二硬掩模层以形成该多个第二硬掩模图案包括：
在该多层硬掩模结构上方形成一第二牺牲层；
在该第二牺牲层上方形成多个第二光阻图案，其中该多个第二光阻图案经配置自该多个第一硬掩模图案偏移；
蚀刻通过该多个第二光阻图案暴露且通过该多个第一硬掩模图案暴露的该第二牺牲层，以形成该多个第二硬掩模图案；以及
自该多层硬掩模结构移除该多个第二光阻图案与该第二牺牲层。
5.如权利要求1所述的制备方法，其中该第一硬掩模层的该材料与该第三硬掩模层的该材料相同。
6.如权利要求1所述的制备方法，其中该第一硬掩模层的厚度实质等于或小于该第三硬掩模层的厚度。
7.如权利要求1所述的制备方法，其中移除通过该多个第三硬掩模图案暴露的该目标层包括蚀刻通过该多个第三硬掩模图案暴露的该目标层。
8.如权利要求1所述的制备方法，其中移除通过该多个第三硬掩模图案暴露的该目标层包括局部移除通过该多个第三硬掩模图案暴露的该目标层。
9.如权利要求1所述的制备方法，其中移除通过该多个第三硬掩模图案暴露的该目标层包括完全移除通过该多个第三硬掩模图案暴露的该目标层。
10.如权利要求1所述的制备方法，还包括在形成该多层硬掩模结构之前，在该目标层上方形成一下硬掩模层。
11.如权利要求10所述的制备方法，还包括在移除通过该多个第三硬掩模图案暴露的该目标层之前，移除通过该多个第三硬掩模图案暴露的该下硬掩模层。
12.如权利要求10所述的制备方法，其中该下硬掩模层的材料不同于该第三硬掩模层的该材料。
CN201810120144.9A 2017-11-09 2018-02-07 图案化目标层的制备方法 Active CN109767978B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/808,414 US10147608B1 (en) 2017-11-09 2017-11-09 Method for preparing a patterned target layer
US15/808,414 2017-11-09

Publications (2)

Publication Number Publication Date
CN109767978A CN109767978A (zh) 2019-05-17
CN109767978B true CN109767978B (zh) 2021-09-21

Family

ID=64451972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810120144.9A Active CN109767978B (zh) 2017-11-09 2018-02-07 图案化目标层的制备方法

Country Status (3)

Country Link
US (1) US10147608B1 (zh)
CN (1) CN109767978B (zh)
TW (1) TWI701712B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI1006884A2 (pt) 2009-01-15 2016-03-15 Procter & Gamble elemento de inserção absorvente removível descartável para artigo absorvente do tipo para vestir em duas peças
BR112012017130A2 (pt) 2010-01-14 2018-06-12 Procter & Gamble artigo comercial que inclui um artigo do tipo para vestir em duas peças
US8546641B2 (en) 2010-07-22 2013-10-01 The Procter & Gamble Company High-capacity disposable absorbent inserts for reusable outer covers
US8821470B2 (en) 2010-07-22 2014-09-02 The Procter & Gamble Company Two-piece wearable absorbent article with advantageous fastener performance configurations
US20120022491A1 (en) 2010-07-22 2012-01-26 Donald Carroll Roe Flexible Reusable Outer Covers For Disposable Absorbent Inserts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901869B2 (en) * 2007-06-01 2011-03-08 Applied Materials, Inc. Double patterning with a double layer cap on carbonaceous hardmask
CN107290929A (zh) * 2016-04-12 2017-10-24 台湾积体电路制造股份有限公司 具有多个屏蔽层的光掩模

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714305B1 (ko) * 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100858877B1 (ko) * 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법
CN103794476B (zh) * 2012-10-30 2017-09-22 中芯国际集成电路制造(上海)有限公司 自对准三重图形的形成方法
CN104851779B (zh) * 2014-02-18 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901869B2 (en) * 2007-06-01 2011-03-08 Applied Materials, Inc. Double patterning with a double layer cap on carbonaceous hardmask
CN107290929A (zh) * 2016-04-12 2017-10-24 台湾积体电路制造股份有限公司 具有多个屏蔽层的光掩模

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
超精细图案光刻技术的研究与发展;赵猛等;《微细加工技术》;20021230(第04期);全文 *

Also Published As

Publication number Publication date
US10147608B1 (en) 2018-12-04
TW201931434A (zh) 2019-08-01
CN109767978A (zh) 2019-05-17
TWI701712B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
CN109767978B (zh) 图案化目标层的制备方法
US11462408B2 (en) Method of forming an integrated circuit using a patterned mask layer
US7361453B2 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
US10115726B2 (en) Method and system for forming memory fin patterns
US20150371852A1 (en) Self-aligned multiple spacer patterning schemes for advanced nanometer technology
US9069249B2 (en) Self aligned patterning with multiple resist layers
JP2008500727A (ja) 分離相補型マスクパターン転写方法
CN109427546B (zh) 半导体结构的制备方法
US10262862B1 (en) Method of forming fine interconnection for semiconductor devices
US9711358B2 (en) Method of forming non-continuous line pattern and non-continuous line pattern structure
CN107919279B (zh) 形成图案化结构的方法
US8349528B2 (en) Semiconductor devices and methods of manufacturing thereof
US20210151321A1 (en) Forming contact holes using litho-etch-litho-etch approach
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
EP1577941B1 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
KR100944344B1 (ko) 반도체소자의 제조방법
CN117438295A (zh) 半导体结构的形成方法
CN114361012A (zh) 一种半导体器件及其制作方法
KR20080063887A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant