TW201931434A - 圖案化目標層的製備方法 - Google Patents

圖案化目標層的製備方法 Download PDF

Info

Publication number
TW201931434A
TW201931434A TW107100106A TW107100106A TW201931434A TW 201931434 A TW201931434 A TW 201931434A TW 107100106 A TW107100106 A TW 107100106A TW 107100106 A TW107100106 A TW 107100106A TW 201931434 A TW201931434 A TW 201931434A
Authority
TW
Taiwan
Prior art keywords
hard mask
layer
patterns
target layer
pattern
Prior art date
Application number
TW107100106A
Other languages
English (en)
Other versions
TWI701712B (zh
Inventor
施信益
鄭志瑋
柯明宗
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201931434A publication Critical patent/TW201931434A/zh
Application granted granted Critical
Publication of TWI701712B publication Critical patent/TWI701712B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本揭露提供一種圖案化目標層的製備方法，包含在一基板上形成一目標層，以及在該目標層上方形成一多層硬遮罩結構。該多層硬遮罩結構包含位於該目標層上方的一第一硬遮罩層、位於該目標層與該第一硬遮罩層之間的一第二硬遮罩層、以及位於該目標層與該第二硬遮罩層之間的一第三硬遮罩層，其中該第二硬遮罩層的材料不同於該第一硬遮罩層的材料與該第三硬遮罩層的材料。該多層硬遮罩結構係作為一硬遮罩層以於該目標層上形成一細緻圖案。

Description

圖案化目標層的製備方法
本揭露係關於一種圖案化目標層的製備方法，更特別地，本揭露係關於在目標層中製造細緻圖案的方法。
在半導體製造程序中，光微影蝕刻技術通常用以定義目標層的圖案。通常，在一或多個光罩上設計且輸出積體電路佈局。而後，該積體電路佈局自該光阻轉移至硬遮罩層以形成遮罩圖案，而後自遮罩圖案轉移至目標層。然而，隨著半導體元件(例如，動態隨機存取記憶體(dynamic random access memory，DRAM)、快閃記憶體、靜態隨機存取記憶體(static random access memory，SRAM)、以及鐵磁(ferroelectric，FE)記憶體)的微小化與整合需求的進展，該等元件的尺寸(例如線寬與圖案之間隙)變得更細緻且更加微小化。據此，圖案尺寸的不斷縮小對用以製造圖案化目標層的技術提出了越來越高的要求。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的實施例提供一種圖案化目標層的製備方法。該製備方法包含：在一基板上方形成一目標層，以及在該目標層上方形成一多層硬遮罩結構。該多層硬遮罩結構包含位於該目標層上方的一第一硬遮罩層、位於該目標層與該第一硬遮罩層之間的一第二硬遮罩層、以及位於該目標層與該第二硬遮罩層之間的一第三硬遮罩層，其中該第二硬遮罩層的材料不同於該第一硬遮罩層的材料與該第三硬遮罩層的材料。在該製備方法中，該第一硬遮罩層經圖案化以形成複數個第一硬遮罩圖案，該第二硬遮罩層經圖案化以形成複數個第二硬遮罩圖案，其中該等第二硬遮罩圖案的一部分被該等第一硬遮罩圖案覆蓋，以及該等第二硬遮罩圖案的另一部分係經由該等第一硬遮罩圖案而暴露。在該製備方法中，將經由該等第一硬遮罩圖案與該等第二硬遮罩圖案暴露的該第三硬移除，以形成複數個第三硬遮罩圖案。將經由該等第三硬遮罩圖案暴露的該目標層移除。 在一些實施例中，該製備方法另包含在圖案化該目標層之後，自該目標層移除該多層硬遮罩結構。 在一些實施例中，圖案化該第一硬遮罩層以形成該複數個第一硬遮罩圖案包含在該多層硬遮罩結構上方形成一第一犧牲層；在該第一犧牲層上方形成複數個第一光阻圖案；蝕刻經由該等第一光阻圖案暴露的該第一犧牲層與該第一硬遮罩層，以形成該複數個第一硬遮罩圖案；以及自該多層硬遮罩結構移除該等第一光阻圖案與該第一犧牲層。 在一些實施例中，圖案化該第二硬遮罩層以形成該複數個第二硬遮罩圖案包含在該多層硬遮罩結構上方形成一第二犧牲層；在該第二犧牲層上方形成複數個第二光阻圖案，其中該等第二光阻圖案經配置自該等第一硬遮罩圖案偏移；蝕刻經由該等第二光阻圖案暴露且經由該複數個第一硬遮罩圖案暴露的該第二犧牲層，以形成該複數個第二硬遮罩圖案；以及自該多層硬遮罩結構移除該等第二光阻圖案與該第二犧牲層。 在一些實施例中，該第一硬遮罩層的該材料係與該第三硬遮罩層的該材料相同。 在一些實施例中，該第一硬遮罩層的厚度係實質等於或小於該第三硬遮罩層的厚度。 在一些實施例中，該等第二硬遮罩圖案上方的該第一硬遮罩圖案與經由該等第二硬遮罩圖案暴露的該第三硬遮罩層係被同時移除。 在一些實施例中，移除經由該等第三硬遮罩圖案暴露的該目標層包含蝕刻經由該等第三硬遮罩圖案暴露的該目標層。 在一些實施例中，移除經由該等第三硬遮罩圖案暴露的該目標層包含局部移除經由該等第三硬遮罩圖案暴露的該目標層。 在一些實施例中，移除經由該等第三硬遮罩圖案暴露的該目標層包含完全移除經由該等第三硬遮罩圖案暴露的該目標層。 在一些實施例中，該製備方法另包含在形成該多層硬遮罩結構之前，在該目標層上方形成一下硬遮罩層。 在一些實施例中，該製備方法另包含在移除經由該等第三硬遮罩圖案暴露的該目標層之前，移除經由該等第三硬遮罩圖案暴露的該下硬遮罩層。 在一些實施例中，該下硬遮罩層的材料不同於該第三硬遮罩層的該材料。 本揭露的實施例提供一種圖案化目標層的製備方法。該製備方法包含以下步驟：在一基板上方形成一目標層，在該目標層上方形成一硬遮罩層，在該硬遮罩層上方形成複數個第一圖案與第二圖案；其中該等第一圖案比該等第二圖案薄。在該製備方法中，將經由該等第一圖案與該等第二圖案暴露的該硬遮罩層蝕刻，以形成複數個硬遮罩圖案。將經由該等硬遮罩圖案暴露的該目標層蝕刻。 在本揭露的一些實施例中，多層硬遮罩結構經配置成為上硬遮罩層，用以於目標層中製造細緻圖案。在一些實施例中，藉由兩個微影程序，形成第一硬遮罩圖案與第二硬遮罩圖案，因而可增加多層硬遮罩結構的圖案密度，而不受限於微影程序限制。此外，多層硬遮罩結構係由三或更多硬遮罩層形成，並且至少一些硬遮罩層具有不同的蝕刻特性。據此，可維持多層硬遮罩結構的硬遮罩圖案之形狀，因而硬遮罩圖案可精準轉移至目標層。 相對地，若採用單層硬遮罩層製造圖案化目標層，則該單層硬遮罩層必須進行一些蝕刻程序，因而破壞硬遮罩圖案。受到破壞的硬遮罩圖案造成不良的圖案轉移至目標層。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
圖式所示之揭露內容的實施例或範例係以特定語言描述。應理解此非意圖限制本揭露的範圍。所述實施例的任何變化或修飾以及本案所述原理任何進一步應用，對於本揭露相關技藝中具有通常技術者而言為可正常發生。元件符號可重複於各實施例中，但即使它們具有相同的元件符號，實施例中的特徵並非必定用於另一實施例。 應理解雖然在本文中可使用第一、第二、第三等用語描述各種元件、組件、區域、層或區段，然而，這些元件、組件、區域、層或區段應不受限於這些用語。這些用語僅用於區分一元件、組件、區域、層或區段與另一區域、層或區段。因此，以下所述之第一元件、組件、區域、層或區段可被稱為第二元件、組件、區域、層或區段，而仍不脫離本揭露發明概念之教示內容。 本揭露所使用的語詞僅用於描述特定例示實施例之目的，並非用以限制本發明概念。如本文所使用，單數形式「一」與「該」亦用以包含複數形式，除非本文中另有明確指示。應理解說明書中所使用的「包括」一詞專指所稱特徵、整數、步驟、操作、元件或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件或其群組的存在。 在本揭露中，「目標層」係指待形成圖案的層。目標層可為基板的一部分。目標層可為形成於基板上方的金屬層、半導體層、與/或絕緣層。 在本揭露中，「圖案化」與「圖案化的」係描述在表面上形成預定圖案的操作。該圖案化操作包含各種步驟與程序，並且依不同實施例而有變化。在一些實施例中，圖案化程序係用以將現存的膜或層圖案化。圖案化程序包含在現存的膜或層上形成遮罩，並且以蝕刻或其他移除程序移除未遮蔽的膜或層。遮罩可為光阻或硬遮罩。在一些實施例中，圖案化程序係用以在表面上直接形成圖案化層。圖案化程序包含在表面上形成光敏膜、進行含有曝光程序與顯影程序的光微影程序、以及進行蝕刻程序。 圖1為流程圖，例示本揭露實施例之圖案化目標層的製備方法。如圖1所示，圖案化目標層的製備方法100始於步驟110，其中在基板上方形成目標層。圖案化目標層的製備方法100進行步驟120，其中在目標層上方形成多層硬遮罩結構。在一些實施例中，多層硬遮罩結構包含位於目標層上方的第一硬遮罩層、位於目標層與第一硬遮罩層之間的第二硬遮罩層、位於目標層與第二硬遮罩層之間的第三硬遮罩層。第二硬遮罩層的材料不同於第一硬遮罩層的材料與第三硬遮罩層的材料。圖案化目標層的製備方法100繼續步驟130，其中將第一硬遮罩層圖案化以形成複數個第一硬遮罩圖案。圖案化目標層的製備方法100進行步驟140，其中將第二硬遮罩層圖案化，以形成複數個第二硬遮罩圖案。在一些實施例中，該等第二硬遮罩圖案的一部分被第一硬遮罩圖案覆蓋，並且經由第一硬遮罩圖案而暴露該等第二硬遮罩圖案的另一部分。圖案化目標層的製備方法100繼續步驟150，其中將經由第二硬遮罩圖案暴露的第三硬遮罩層移除，形成複數個第三硬遮罩圖案。圖案化目標層的製備方法100進行步驟160，其中將經由該第三硬遮罩圖案暴露的目標層移除。 製備方法100僅為例示，並非用以將本揭露限制於申請專利範圍所載之外。在製備方法100之前、期間或之後，可提供其他步驟，並且所描述的一些操作可以被替換，消除或移動以用於該製備方法的其他實施例。 圖2為流程圖，例示本揭露實施例之圖案化目標層的製備方法。如圖2所示，圖案化目標層的製備方法200始於步驟210，其中在基板上方形成目標層。圖案化目標層的製備方法200進行步驟220，其中在目標層上方形成硬遮罩層。圖案化目標層的製備方法200繼續步驟230，其中在硬遮罩層上方形成複數個第一圖案與第二圖案。該等第一圖案比該等第二圖案薄。圖案化目標層的製備方法200進行步驟240，其中將經由第一圖案與第二圖案暴露的硬遮罩層蝕刻，形成複數個硬遮罩圖案。圖案化目標層的製備方法200繼續步驟250，其中將經由硬遮罩圖案暴露的目標層蝕刻。 製備方法200僅為例示，並非用以將本揭露限制於申請專利範圍所載之外。在製備方法200之前、期間或之後，可提供其他步驟，並且所描述的一些操作可以被替換，消除或移動以用於該製備方法的其他實施例。 圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H與圖3I為示意圖，例示本揭露實施例之圖案化目標層的製備方法之各個步驟的一或多個。如圖3A所示，提供基板10。基板10可包含半導體基板。例如，基板10的材料可包含元素半導體，例如矽或鍺；化合物半導體，例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、或砷化銦；其組合；或其他合適的材料。在基板10上方形成目標層12。目標層12可包含單層目標層或是多層目標層。在一些實施例中，目標層12可為待經由IC製造程序形成各種IC組件、部分、或結構的層。例如，該組件、部分與結構可包含電晶體、電容器、電阻器、二極體、導電線、電極、間隔物、溝槽等。可基於待形成之元件的形式而選擇目標層12的材料。目標層12的材料例如但不限於介電材料、半導體材料、以及傳導材料。 如圖3B所示，在目標層12上方，可任意地形成下硬遮罩層14。在一些實施例中，下硬遮罩層14與目標層12可包含不同材料或是組成充分不同的材料，因而可使用相對於下硬遮罩層14之適當的蝕刻化學而選擇性移除目標層12。 在一些實施例中，在目標層12上方，形成多層硬遮罩20。例如，若有下硬遮罩層14存在，則在下硬遮罩層14上，可形成多層硬遮罩結構20。多層硬遮罩結構20可經配置成為上硬遮罩層。在一些實施例中，多層硬遮罩結構20包含第一硬遮罩層22、第二硬遮罩層24與第三硬遮罩層26。第一硬遮罩層22係位於目標層12上方。第二硬遮罩層24係位於目標層12與第一硬遮罩層22之間。第三硬遮罩層26係位於目標層12與第二硬遮罩層24之間。在一些實施例中，多層硬遮罩結構20的每一硬遮罩層與目標層12可具有不同材料或是組成充分不同的材料，因而可使用相對於多層硬遮罩結構20之適當的蝕刻化學而選擇性移除目標層12。在一些實施例中，多層硬遮罩結構20與下硬遮罩層14的任何兩相鄰硬遮罩層可具有不同材料或是組成充分不同的材料，因而可使用相對於彼此之適當的蝕刻化學而選擇性移除多層硬遮罩結構20與下硬遮罩層14的任何兩相鄰硬遮罩層。 在一些實施例中，第二硬遮罩層24的材料不同於第一硬遮罩層22的材料與第三硬遮罩層26的材料。在一些實施例中，第一硬遮罩層22的材料可與第三硬遮罩層26的材料相同。例如，硬遮罩層的材料可各自包含氧化物化合物(例如氧化矽)、氮化物化合物(例如氮化矽)、氮氧化物化合物(例如氮氧化矽)、半導體材料(例如矽)、傳導材料(例如金屬)、或其他合適的材料。例如，第一硬遮罩層22與第三硬遮罩層26的材料可包含富矽的氮氧化矽，以及第二硬遮罩層24的材料可包含富氧的氮氧化矽。 如圖3C所示，將第一硬遮罩層22圖案化，形成複數個第一硬遮罩圖案22M。在一些實施例中，藉由光微影與蝕刻技術，圖案化第一硬遮罩層22，但本揭露不以此為限。在一些例示的實施例中，在多層硬遮罩結構20上方形成第一犧牲層30。第一犧牲層30可經配置成為阻抗層(resist layer)或硬遮罩層，用以蝕刻第一硬遮罩層22。例如，第一犧牲層30可包含第一層32與堆疊於第一層32上的第二層34。在一些實施例中，第一層32與第二層34其中之一可包含抗反射塗覆(anti-reflective coating，ARC)。例如，藉由使用光遮罩(未繪示)的第一光微影程序，在第一犧牲層30上方形成複數個第一光阻圖案36。將經由第一光阻圖案36暴露的第一犧牲層30蝕刻，而後將第一硬遮罩層22蝕刻，形成第一硬遮罩層圖22M。在一些實施例中，可藉由非等向性蝕刻，例如電漿蝕刻或類似者，蝕刻第一硬遮罩層22，因而可更精準執行圖案轉移。 如圖3D所示， 自第一硬遮罩圖案22M，移除第一光阻圖案36與第一犧牲層30。在一些實施例中，可在蝕刻第一犧牲層30之後，移除第一光阻圖案36，而後使用第一犧牲層30作為硬遮罩而蝕刻第一硬遮罩層22。在一些其他的實施例中，可在蝕刻第一犧牲層30與第一硬遮罩層22之後，移除第一光阻圖案36。 如圖3E所示，將第二硬遮罩層24圖案化，形成複數個硬遮罩圖案24M。在一些實施例中，該等第二硬遮罩圖案24M的一部分被第一硬遮罩圖案22M覆蓋，以及經由第一硬遮罩圖案22M而暴露該等第二硬遮罩圖案24M的另一部分。在一些實施例中，經由第一硬遮罩圖案22M暴露的第二硬遮罩圖案24M可稱為第一圖案，而第二硬遮罩圖案24M與覆蓋於其上的第一硬遮罩圖案22M可稱為第二圖案。第一圖案比第二圖案薄。 在一些實施例中，藉由光微影與蝕刻技術，圖案化第二硬遮罩層24，但本揭露不以此為限。在一些例示實施例中，在多層硬遮罩結構20上方形成第二犧牲層40。第二犧牲層40可經配置成為阻抗層或是硬遮罩層，用以蝕刻第二硬遮罩層24。例如，第二犧牲層40可包含第一層42以及堆疊在第一層42上方的第二層44。在一些實施例中，第一層42與第二層44其中之一可包含抗反射塗覆(ARC)。例如，藉由使用光遮罩(未繪示)的第二光微影程序，在第二犧牲層40上方形成複數個第二光阻圖案46。該等第二光阻圖案46的配置可自第一硬遮罩圖案22M偏移。而後，將經由第二光阻圖案46暴露的第二犧牲層40蝕刻。將經由第二犧牲層40而暴露且經由第一硬遮罩圖案22M而暴露的第二硬遮罩層24蝕刻，形成第二硬遮罩圖案24M。在一些實施例中，可藉由非等向性蝕刻，例如電漿蝕刻或類似者，蝕刻第二硬遮罩層24，因而可更精準執行圖案轉移。 如圖3F所示，移除第二光阻圖案46與第二犧牲層40。在一些實施例中，可在蝕刻第二犧牲層40之後，移除第二光阻圖案40，而後使用第二犧牲層40作為硬遮罩，蝕刻第二硬遮罩層24。在一些其他的實施例中，可在蝕刻第二犧牲層40與第二硬遮罩層24之後，移除第二光阻圖案46。 如圖3G所示，移除經由第一硬遮罩圖案22M與第二硬遮罩圖案24M暴露的第三硬遮罩層26，形成複數個第三硬遮罩圖案26M。在一些實施例中，藉由使用第一硬遮罩圖案22M與第二硬遮罩圖案24M作為硬遮罩的蝕刻，形成第三硬遮罩圖案26M。在一些實施例中，可同時移除在第二硬遮罩圖案24M與第三硬遮罩層26上方的第一硬遮罩圖案22M。在一些實施例中，第一硬遮罩層22的材料係與第三硬遮罩層26的材料相同或是類似，並且第一硬遮罩層22的厚度實質等於或小於第三硬遮罩層26的厚度。因此，可在相同的蝕刻程序中，同時蝕刻第一硬遮罩層22與第三硬遮罩層26。在一些實施例中，可藉由非等向性蝕刻，例如電漿蝕刻或類似者，蝕刻第三硬遮罩層26，因而可更精準執行圖案轉移。 如圖3H所示，將經由第二硬遮罩圖案24M與第三硬遮罩圖案26M暴露的目標層12移除。再一些實施例中，將經由第二硬遮罩圖案24M與第三硬遮罩圖案26M暴露的目標層12局部移除。在一些實施例中，若下硬遮罩層14形成於第三硬遮罩圖案26M與目標層12之間，則可在圖案化目標層12之前，將經由第三硬遮罩圖案26M暴露的下硬遮罩層14移除。在一些實施例中，可藉由非等向性蝕刻，例如電漿蝕刻或類似者，蝕刻目標層12，因而可更精準執行圖案轉移。 如圖3I所示，例如，藉由蝕刻，移除多層硬遮罩結構20與下硬遮罩層14，形成圖案化目標層14。在一些實施例中，圖案化目標層12包含複數個突出圖案12P以及在相鄰突出圖案12P之間的凹陷圖案12R。在一些實施例中，目標層12未被蝕刻穿透，因而凹陷圖案12R仍覆蓋基板10。 圖案化目標層的製備方法不限於上述實施例，並且可具有其他不同的實施例。為簡化說明且便於比較本揭露的實施例，在以下各個實施例中，相同的組件係以相同的符號表示。為了更易於比較實施例之間的差異，以下說明將詳述不同實施例之間的差異，並且不再贅述相同的構件。 圖4A與圖4B為示意圖，例示本揭露實施例之目標層的製備方法之各個步驟的一或多個。可在圖3G所示之實施例之後，進行圖4A與圖4B所示一些實施例的方法。如圖4A所示，可完全移除經由第二硬遮罩圖案24M與第三硬遮罩圖案26M暴露的目標層12。 如圖4B所示，例如，藉由蝕刻，移除多層硬遮罩結構20與下硬遮罩層14，形成圖案化目標層12。在一些實施例中，圖案化目標層12包含複數個突出圖案12P以及相鄰突出圖案12P之間的凹陷圖案12R。在一些實施例中，凹陷圖案12R可暴露基板10。 在本揭露的一些實施例中，多層硬遮罩結構20經配置成為上硬遮罩層，用以於目標層12中製造細緻圖案。在一些實施例中，藉由兩個微影程序，形成第一硬遮罩圖案22M與第二硬遮罩圖案24M，因而可增加多層硬遮罩結構20的圖案密度，而不受限於微影程序限制。此外，多層硬遮罩結構20係由三或更多硬遮罩層形成，並且至少一些硬遮罩層具有不同的蝕刻特性。據此，可維持多層硬遮罩結構20的硬遮罩圖案之形狀，因而硬遮罩圖案可精準轉移至目標層12。 相對地，若採用單層硬遮罩層製造圖案化目標層，則該單層硬遮罩層必須進行一些蝕刻程序，因而破壞硬遮罩圖案。受到破壞的硬遮罩圖案造成不良的圖案轉移至目標層。 本揭露的實施例提供圖案化目標層的製備方法。該製備方法包含以下步驟。在基板上方形成目標層。在該目標層上方形成多層硬遮罩結構。該多層硬遮罩結構包含位在該目標層上方的第一硬遮罩層、位在該目標層與該第一硬遮罩層之間的第二硬遮罩層、以及位在該目標層與該第二硬遮罩層之間的第三硬遮罩層，其中該第二硬遮罩層的材料不同於該第一硬遮罩層的材料與該第三硬遮罩層的材料。該第一硬遮罩層經圖案化而形成複數個第一硬遮罩圖案。第二硬遮罩層經圖案化而形成複數個第二個硬遮罩圖案，其中該等第二硬遮罩圖案的一部分被該等第一硬遮罩圖案覆蓋，以及該等第二硬遮罩圖案的另一部分係經由該等第一硬遮罩圖案而暴露。將經由該等第一硬遮罩圖案與該等第二硬遮罩圖案暴露的該第三硬遮罩層移除，形成複數個第三硬遮罩圖案。將經由該等第三硬遮罩圖案暴露的該目標層移除。 本揭露的實施例提供圖案化目標層的製備方法。該製備方法包含以下步驟。在一基板上方形成一目標層。在該目標層上方形成一硬遮罩層。在該硬遮罩層上方形成複數個第一圖案與第二圖案，其中該等第一圖案比該等第二圖案薄。將經由該等第一圖案與該等第二圖案暴露的該硬遮罩層蝕刻，形成複數個硬遮罩圖案。將經由該等硬遮罩圖案暴露的該目標層蝕刻。 雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10‧‧‧基板
12‧‧‧目標層
12P‧‧‧突出圖案
12R‧‧‧凹陷圖案
14‧‧‧下硬遮罩層
20‧‧‧多層硬遮罩結構
22‧‧‧第一硬遮罩層
22M‧‧‧第一硬遮罩圖案
24‧‧‧第二硬遮罩層
24M‧‧‧第二硬遮罩圖案
26‧‧‧第三硬遮罩層
30‧‧‧第一犧牲層
32‧‧‧第一層
34‧‧‧第二層
36‧‧‧第一光阻圖案
40‧‧‧第二犧牲層
42‧‧‧第一層
44‧‧‧第二層
46‧‧‧第二光阻圖案
參閱詳細說明與申請專利範圍結合考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為流程圖，例示本揭露實施例之圖案化目標層的製備方法。 圖2為流程圖，例示本揭露實施例之圖案化目標層的製備方法。 圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H與圖3I為示意圖，例示本揭露實施例之圖案化目標層的製備方法之各個步驟的一或多個。 圖4A與圖4B為示意圖，例示本揭露實施例之圖案化目標層的製備方法之各個步驟的一或多個。

Claims (14)

  1. 一種圖案化目標層的製備方法，包括： 在一基板上方形成一目標層； 在該目標層上方形成一多層硬遮罩結構，其中該多層硬遮罩結構包括位於該目標層上方的一第一硬遮罩層、位於該目標層與該第一硬遮罩層之間的一第二硬遮罩層、以及位於該目標層與該第二硬遮罩層之間的一第三硬遮罩層，其中該第二硬遮罩層的材料不同於該第一硬遮罩層的材料與該第三硬遮罩層的材料； 圖案化該第一硬遮罩層，以形成複數個第一硬遮罩圖案； 圖案化該第二硬遮罩層，以形成複數個第二硬遮罩圖案，其中該等第二硬遮罩圖案的一部分被該等第一硬遮罩圖案覆蓋，以及該等第二硬遮罩圖案的另一部分係經由該等第一硬遮罩圖案而暴露； 移除經由該等第一硬遮罩圖案與該等第二硬遮罩圖案暴露的該第三硬，以形成複數個第三硬遮罩圖案；以及 移除經由該等第三硬遮罩圖案暴露的該目標層。
  2. 如請求項1所述之製備方法，另包括在圖案化該目標層之後，自該目標層移除該多層硬遮罩結構。
  3. 如請求項1所述之製備方法，其中圖案化該第一硬遮罩層以形成該複數個第一硬遮罩圖案包括： 在該多層硬遮罩結構上方形成一第一犧牲層； 在該第一犧牲層上方形成複數個第一光阻圖案； 蝕刻經由該等第一光阻圖案暴露的該第一犧牲層與該第一硬遮罩層，以形成該複數個第一硬遮罩圖案；以及 自該多層硬遮罩結構移除該等第一光阻圖案與該第一犧牲層。
  4. 如請求項1所述之製備方法，其中圖案化該第二硬遮罩層以形成該複數個第二硬遮罩圖案包括： 在該多層硬遮罩結構上方形成一第二犧牲層； 在該第二犧牲層上方形成複數個第二光阻圖案，其中該等第二光阻圖案經配置自該等第一硬遮罩圖案偏移； 蝕刻經由該等第二光阻圖案暴露且經由該複數個第一硬遮罩圖案暴露的該第二犧牲層，以形成該複數個第二硬遮罩圖案；以及 自該多層硬遮罩結構移除該等第二光阻圖案與該第二犧牲層。
  5. 如請求項1所述之製備方法，其中該第一硬遮罩層的該材料係與該第三硬遮罩層的該材料相同。
  6. 如請求項1所述之製備方法，其中該第一硬遮罩層的厚度係實質等於或小於該第三硬遮罩層的厚度。
  7. 如請求項1所述之製備方法，其中該等第二硬遮罩圖案上方的該第一硬遮罩圖案與經由該等第二硬遮罩圖案暴露的該第三硬遮罩層係被同時移除。
  8. 如請求項1所述之製備方法，其中移除經由該等第三硬遮罩圖案暴露的該目標層包括蝕刻經由該等第三硬遮罩圖案暴露的該目標層。
  9. 如請求項1所述之製備方法，其中移除經由該等第三硬遮罩圖案暴露的該目標層包括局部移除經由該等第三硬遮罩圖案暴露的該目標層。
  10. 如請求項1所述之製備方法，其中移除經由該等第三硬遮罩圖案暴露的該目標層包括完全移除經由該等第三硬遮罩圖案暴露的該目標層。
  11. 如請求項1所述之製備方法，另包括在形成該多層硬遮罩結構之前，在該目標層上方形成一下硬遮罩層。
  12. 如請求項11所述之製備方法，另包括在移除經由該等第三硬遮罩圖案暴露的該目標層之前，移除經由該等第三硬遮罩圖案暴露的該下硬遮罩層。
  13. 如請求項11所述之製備方法，其中該下硬遮罩層的材料不同於該第三硬遮罩層的該材料。
  14. 一種圖案化目標層的製備方法，包括： 在一基板上方形成一目標層； 在該目標層上方形成一硬遮罩層； 在該硬遮罩層上方形成複數個第一圖案與第二圖案，其中該等第一圖案比該等第二圖案薄； 蝕刻經由該等第一圖案與該等第二圖案暴露的該硬遮罩層，以形成複數個硬遮罩圖案；以及 蝕刻經由該等硬遮罩圖案暴露的該目標層。
TW107100106A 2017-11-09 2018-01-02 圖案化目標層的製備方法 TWI701712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/808,414 2017-11-09
US15/808,414 US10147608B1 (en) 2017-11-09 2017-11-09 Method for preparing a patterned target layer

Publications (2)

Publication Number Publication Date
TW201931434A true TW201931434A (zh) 2019-08-01
TWI701712B TWI701712B (zh) 2020-08-11

Family

ID=64451972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100106A TWI701712B (zh) 2017-11-09 2018-01-02 圖案化目標層的製備方法

Country Status (3)

Country Link
US (1) US10147608B1 (zh)
CN (1) CN109767978B (zh)
TW (1) TWI701712B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2376040B2 (en) 2009-01-15 2023-11-29 The Procter & Gamble Company Disposable absorbent insert for two-piece wearable absorbent article
CN102711689A (zh) 2010-01-14 2012-10-03 宝洁公司 包括两件式可穿着吸收制品的商业制品
US8546641B2 (en) 2010-07-22 2013-10-01 The Procter & Gamble Company High-capacity disposable absorbent inserts for reusable outer covers
US20120022491A1 (en) 2010-07-22 2012-01-26 Donald Carroll Roe Flexible Reusable Outer Covers For Disposable Absorbent Inserts
US8821470B2 (en) 2010-07-22 2014-09-02 The Procter & Gamble Company Two-piece wearable absorbent article with advantageous fastener performance configurations
US20230187220A1 (en) * 2021-12-10 2023-06-15 Nanya Technology Corporation Method for preparing semiconductor structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714305B1 (ko) * 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
US7901869B2 (en) * 2007-06-01 2011-03-08 Applied Materials, Inc. Double patterning with a double layer cap on carbonaceous hardmask
KR100858877B1 (ko) * 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법
CN103794476B (zh) * 2012-10-30 2017-09-22 中芯国际集成电路制造(上海)有限公司 自对准三重图形的形成方法
CN104851779B (zh) * 2014-02-18 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10095102B2 (en) * 2016-04-12 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask having a plurality of shielding layers

Also Published As

Publication number Publication date
US10147608B1 (en) 2018-12-04
TWI701712B (zh) 2020-08-11
CN109767978B (zh) 2021-09-21
CN109767978A (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
TWI701712B (zh) 圖案化目標層的製備方法
KR101576335B1 (ko) 집적 회로 패터닝 방법
JP4583980B2 (ja) 半導体デバイス製造方法および半導体構造
US9069249B2 (en) Self aligned patterning with multiple resist layers
JP4929168B2 (ja) 分離相補型マスクパターン転写方法
TWI528417B (zh) 在半導體裝置內形成圖案的方法
US10734284B2 (en) Method of self-aligned double patterning
TWI726370B (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
JP2008066713A (ja) フラッシュメモリ素子の製造方法
JP2009239030A (ja) 半導体装置の製造方法
US9230812B2 (en) Method for forming semiconductor structure having opening
US20190250500A1 (en) Method of fabricating a photomask
TWI538015B (zh) 半導體元件的製作方法
CN107919279B (zh) 形成图案化结构的方法
US11669670B2 (en) Photomask and method for manufacturing photomask and semiconductor structure thereof
TWI473205B (zh) 接觸窗開口的形成方法
US20080305635A1 (en) Method for fabricating a pattern
JP2008016839A (ja) 半導体素子の微細パターン形成方法
TWI573249B (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
US20150044875A1 (en) Method of forming pattern
TWI529779B (zh) 圖案化半導體結構的方法
TWI602218B (zh) 圖案化的方法
US8822328B1 (en) Method for patterning semiconductor structure
TWI607280B (zh) 用於多重圖案化積體電路晶粒的層的標線片和方法及相關設備
KR20080095602A (ko) 반도체 소자의 콘택홀 형성 방법