JP2008066713A - フラッシュメモリ素子の製造方法 - Google Patents

フラッシュメモリ素子の製造方法 Download PDF

Info

Publication number
JP2008066713A
JP2008066713A JP2007186802A JP2007186802A JP2008066713A JP 2008066713 A JP2008066713 A JP 2008066713A JP 2007186802 A JP2007186802 A JP 2007186802A JP 2007186802 A JP2007186802 A JP 2007186802A JP 2008066713 A JP2008066713 A JP 2008066713A
Authority
JP
Japan
Prior art keywords
hard mask
pattern
mask film
photoresist pattern
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007186802A
Other languages
English (en)
Inventor
Guee Hwang Sim
貴 ▲ワン▼ 沈
Woo Yung Jung
宇 榮 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008066713A publication Critical patent/JP2008066713A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】配線と半導体基板とを電気的に接続するコンタクトプラグを長方形に形成し、コンタクトプラグの電気的特性を向上させるフラッシュメモリ素子の製造方法を提供する。
【解決手段】半導体基板１００の上に層間絶縁膜１０２と、第１，第２ハードマスク膜１０４，１０６、第１フォトレジストパターン１０８を順に形成する。第１フォトレジストパターンの周辺領域をシリコン含有物質層１１０に変換する。エッチングによりシリコン含有物質層の上部領域を除去すると同時に未変換のフォトレジストも除去しサイズとピッチの小さいシリコン含有物質層パターンを形成する。エッチングにより第２ハードマスク膜パターンを形成し、その上に一部領域が開放された第２フォトレジストパターンを形成する。エッチングにより長方形の第１ハードマスク膜パターンを形成する。これをマスクに層間絶縁膜をエッチングし、長方形のコンタクトホールを形成する。
【選択図】 図２Ｂ

Description

本発明は、フラッシュメモリ素子の製造方法に関するものである。
素子のデザインルール（設計基準）がより微細化されるに伴い、ドレインコンタクトホールを形成する工程においては様々な問題が発生する。たとえば、そうした問題の１つに、長方形のマスクを用いたドレインコンタクトホール形成工程の際、露光特性である近接(proximity)効果および収差によって円形(circular)にドレインコンタクトホールが形成されるということがある。また、問題の１つに、円形に形成されたドレインコンタクトホールは、コンタクトホールのエッジ部分の粗さ具合を調整することが難しく、そのためにドレインコンタクトホール間の均等性が得られないという点がある。
また、問題点の三つ目として、円形に形成されたドレインコンタクトホールは長軸と短軸のバイアス調節が自由に行われないということがある。また問題点の四つ目に、設計基準がより微細化されるに伴い、ＡｒＦまたはＫｒＦのソースを用いる露光装備の解像度の限界によって、１００ｎｍピッチ以下のデザインルールでは円形に形成されたドレインコンタクトホールの形成時にエッチング工程を正確に行うことができない点がある。
以上の各問題点に鑑み、本発明の目的は、上層と下層の配線どうしを互いに電気的に接続するためのコンタクトプラグを長方形に形成することで、コンタクトプラグの電気的特性を高めることができるフラッシュメモリ素子の製造方法を提供することにある。
上記目的を達成するために本発明に係る代表的なフラッシュメモリ素子の製造方法は、半導体基板の上部に層間絶縁膜、第１および第２ハードマスク膜、そして第１フォトレジストパターンを順に形成する工程と、前記第１フォトレジストパターンにシリコンを含むシリル化試薬を塗布した後に焼成を行い、前記第１フォトレジストパターンの周辺領域をシリコン含有物質層に変換する工程と、エッチング工程によって前記シリコン含有物質層の上部領域を除去して物質層パターンを形成する工程と、エッチング工程によって前記第２ハードマスク膜を除去して第２ハードマスク膜パターンを形成する工程と、前記第２ハードマスク膜パターンを含む全体構造の上部に一部領域が開放された直交軸第２フォトレジストパターンを形成する工程と、前記第１ハードマスク膜をエッチングして長方形の第１ハードマスク膜パターンを形成する工程と、前記長方形の第１ハードマスク膜パターンをマスクとして前記層間絶縁膜をエッチングし、前記半導体基板の一部領域を露出させるコンタクトホールを形成する工程と、を含むことを特徴とする。
本発明のフラッシュメモリ素子の製造方法によれば以下のいくつかの効果が期待できる。１つは、長方形のコンタクトプラグを形成することによってそのコンタクトプラグの電気的特性を向上させることができる。また１つは、長方形のコンタクトプラグを形成することによって、コンタクトホールのエッジ部分の粗さ具合を調整できるので、コンタクトホール間の均等性を確保することができる。また１つは、長方形のコンタクトプラグを形成することによって長軸と短軸のバイアス調節を自由にすることができる。そして、４つ目の効果として、コンタクトプラグのピッチよりも２倍以上の大きいピッチを有する第１フォトレジストパターンを用いてエッチング工程を行うことによって、露光装備の解像能力が既存に比べて２倍以上の設計基準でもってエッチングを行う場合と同等の効果を得ることができる。
以下、本発明に係るフラッシュメモリ素子の製造方法の好適な実施形態について図を参照して詳細に説明する。
≪第１実施形態≫
図１Ａ〜図１Ｃは、第１実施形態の製造方法に係る素子のレイアウト図、図２Ａ〜図２Ｇは本実施形態の製造方法における各工程を順に示す素子の断面図である。その場合に図２Ａは図１ＡのＡ−Ａ線からの断面図であり、図２Ｄは図１ＢのＢ−Ｂ線からの断面図であり、図２Ｅは図１ＢのＣ−Ｃ線からの断面図、そして図２Ｆは図１ＣのＤ−Ｄ線からの断面図である。
まず、図１Ａと図２Ａに示す工程において、素子分離膜、ゲート、スペーサ、ＳＡＣ窒化膜などの所定の構造に形成された半導体基板１００の上部に層間絶縁膜１０２、第１ハードマスク膜１０４、第２ハードマスク膜１０６およびフォトレジスト膜を順次形成する。フォトレジスト膜としては化学増幅型感光剤を用いて形成する。大きいピッチを有する図１ＡにおいてはマスクＭを用いて露光およびエッチング現象工程を行い、フォトレジスト膜を第１フォトレジストパターン１０８で形成する。その際、第１フォトレジストパターン１０８はスペースよりも広い幅を有するように形成する。
つぎに、図２Ｂの工程で示すように、第１フォトレジストパターン１０８にシリコンの含まれたシリル化試薬を塗布した後に焼成を行い、第１フォトレジストパターン１０８の周辺領域をシリコン含有物質層１１０に変換する。シリル化試薬にはＳｉＯ２を用いることができる。
つぎに、図２Ｃに示す工程においては、ドライエッチング工程を実施して上記シリコン含有物質層１１０の上部領域を除去する。このシリコン含有物質層１１０の上部領域除去時、シリコン含有物質層１１０に変換されていない第１フォトレジストパターン１０８も除去され、第１フォトレジストパターン１０８のサイズよりも半分以下の大きさとピッチを有するシリコン含有物質層１１０のパターンが形成される。
その後、シリコン含有物質層１１０のパターンをマスクとして非等方性エッチング工程を実施して第２ハードマスク膜１０６を除去後、シリコン含有物質層１１０のパターンを除去してラインおよびスペース構造の第２ハードマスク膜パターン１０６ａを形成する。
したがって、図１Ｂと、図２Ｄおよび図２Ｅで示す工程においては、上記第２ハードマスク膜パターン１０６ａを含んだ全体構造の上部に、一部領域が開放された直交軸(orthogonal axis)第２フォトレジストパターン１１２を形成する。その際、図１Ｂ中のＢ−Ｂ線に沿った断面図である図２Ｄに示すように、第２ハードマスク膜パターン１０６ａの領域は非露光領域なので、第２ハードマスク膜パターン１０６ａの間に第２フォトレジスト膜が塗布され、図１Ｂ中のＣ−Ｃ線に沿った断面図である図２Ｅに示すように、第２ハードマスク膜パターン１０６ａの領域が露光領域なので、第２ハードマスク膜パターン１０６ａの間に第２フォトレジスト膜が塗布されずにオープンされる。
つぎに、図１Ｄと、図２Ｆに示す工程においては、第２フォトレジストパターン１１２と第２ハードマスク膜パターン１０６ａをマスクにして第１ハードマスク膜１０４のエッチングを行い、長方形の第１ハードマスク膜パターン１０４ａを形成する。
そして、図２Ｇに示す工程において、長方形の第１ハードマスク膜パターン１０４ａをマスクにして層間絶縁膜１０２のエッチングを行い、半導体基板１００の一部領域を露出させるコンタクトホール１１４を形成する。
なお、その場合に図示を略しているが、長方形のコンタクトホール１１４が埋め込まれるように全体構造の上部にポリシリコン膜を蒸着した後、ポリシリコン膜を研磨して長方形のコンタクトプラグを形成する。
≪第２実施形態≫
図３Ａおよび図３Ｂは、本発明による第２実施形態のフラッシュメモリ素子の製造方法を示す。
ドレインコンタクトを形成するための工程は上記第１実施形態の場合と同様である。第１実施形態と異なる部分は、第１フォトレジストパターンを形成する工程、またその形成された第１フォトレジストパターンをシリル化する工程である。
まず、図３Ａに示す工程において、所定の構造が形成された半導体基板２００の上部に層間絶縁膜２０２、第１ハードマスク膜２０４、第２ハードマスク膜２０６および第１フォトレジストパターン２０８を順次形成する。その際、第１フォトレジストパターン２０８は、スペースより狭い幅を有するように形成する。
つぎに、図３Ｂに示す工程において、第１フォトレジストパターン２０８を含んだ全体構造の上部にスペーサ用物質２１０を形成する。スペーサ用物質２１０として無機物質を用いるか、あるいはシリコンの含有された有機物質を用いて形成する。
なお、図示は略してあるが、前記工程以後の工程は第１実施形態の場合の図２Ｃ〜図２Ｇに同じである。
以上、本発明の製造方法について数例の実施形態を説明したが、本発明はそれら実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内でその他の実施形態、応用例、変形例、そしてそれらの組み合わせも可能である。
本発明に係るフラッシュメモリ素子の製造方法の第１実施形態において素子のレイアウトを示す図。 同第１実施形態における同じく素子のレイアウトを示す図。 同第１実施形態における同じく素子のレイアウトを示す図。 同第１実施形態の製造方法における工程を示す素子の断面図。 同第１実施形態の製造方法における次工程を示す素子の断面図。 同第１実施形態の製造方法における次工程を示す素子の断面図。 同第１実施形態の製造方法における次工程を示す素子の断面図。 同第１実施形態の製造方法における次工程を示す素子の断面図。 同第１実施形態の製造方法における次工程を示す素子の断面図。 同第１実施形態の製造方法における次工程を示す素子の断面図。 本発明に係るフラッシュメモリ素子の製造方法の第２実施形態において工程を示す素子の断面図。 同第２実施形態における次工程を示す素子の断面図。
符号の説明
１００、２００ 半導体基板
１０２、２０２ 層間絶縁膜
１０４、２０４ 第１ハードマスク膜
１０４ａ 第１ハードマスク膜パターン
１０６、２０６ 第２ハードマスク膜
１０６ａ 第２ハードマスク膜パターン
１０８、２０８ 第１フォトレジストパターン
１１０ シリコン含有物質層
１１２ 第２フォトレジストパターン
１１４ コンタクトホール
２１０ スペーサ用物質

Claims (13)

  1. 半導体基板の上部に層間絶縁膜、第１および第２ハードマスク膜、そして第１フォトレジストパターンを順に形成する工程と、
    前記第１フォトレジストパターンにシリコンを含むシリル化試薬を塗布した後に焼成を行い、前記第１フォトレジストパターンの周辺領域をシリコン含有物質層に変換する工程と、
    エッチング工程によって前記シリコン含有物質層の上部領域を除去して物質層パターンを形成する工程と、
    エッチング工程によって前記第２ハードマスク膜を除去して第２ハードマスク膜パターンを形成する工程と、
    前記第２ハードマスク膜パターンを含む全体構造の上部に一部領域が開放された直交軸第２フォトレジストパターンを形成する工程と、
    前記第１ハードマスク膜をエッチングして長方形の第１ハードマスク膜パターンを形成する工程と、
    前記長方形の第１ハードマスク膜パターンをマスクとして前記層間絶縁膜をエッチングし、前記半導体基板の一部領域を露出させるコンタクトホールを形成する工程と、
    を含むことを特徴とするフラッシュメモリ素子の製造方法。
  2. 前記第１フォトレジストパターンは、化学増幅型感光剤で形成することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
  3. 前記第１フォトレジストパターンは、スペースよりも広い幅を有するように形成することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
  4. 前記第１フォトレジストパターンは、スペースよりも狭い幅を有するように形成することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
  5. 前記狭い幅を有する第１フォトレジストパターンを含む全体構造の上部にスペーサ用物質を形成することを特徴とする請求項４に記載のフラッシュメモリ素子の製造方法。
  6. 前記スペーサ用物質は、無機物質を用い、またはシリコンの含有された有機物質を用いて形成することを特徴とする請求項５に記載のフラッシュメモリ素子の製造方法。
  7. 前記シリル化試薬はＳｉＯ２であることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
  8. 前記物質層パターンは、ドライエッチング工程を行って形成することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
  9. 前記ドライエッチング工程の際に、前記シリコン含有物質層に変換されていない第１フォトレジストパターンも共に除去されることを特徴とする請求項１または請求項８に記載のフラッシュメモリ素子の製造方法。
  10. 前記物質層パターンは、第１フォトレジストパターンのサイズより半分以下の大きさとピッチを有することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
  11. 前記第２ハードマスク膜除去工程の際に非等方性エッチング工程を行うことを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
  12. 前記第２ハードマスク膜パターン形成工程の際に、前記第２ハードマスク膜パターン領域が非露光領域の場合には前記第２ハードマスク膜パターンの間にフォトレジスト膜が塗布されることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
  13. 前記第２ハードマスク膜形成工程の際に、前記第２ハードマスク膜パターン領域が露光領域の場合には前記第２ハードマスク膜パターンの間にフォトレジスト膜が塗布されずにオープンされることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
JP2007186802A 2006-09-08 2007-07-18 フラッシュメモリ素子の製造方法 Pending JP2008066713A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086821A KR100822581B1 (ko) 2006-09-08 2006-09-08 플래시 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
JP2008066713A true JP2008066713A (ja) 2008-03-21

Family

ID=39170251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007186802A Pending JP2008066713A (ja) 2006-09-08 2007-07-18 フラッシュメモリ素子の製造方法

Country Status (4)

Country Link
US (1) US7687403B2 (ja)
JP (1) JP2008066713A (ja)
KR (1) KR100822581B1 (ja)
CN (1) CN100546008C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976647B1 (ko) * 2007-04-25 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8048813B2 (en) * 2008-12-01 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing delamination in the fabrication of small-pitch devices
KR20100083581A (ko) * 2009-01-14 2010-07-22 삼성전자주식회사 반도체 소자의 형성방법
CN102081300B (zh) * 2009-12-01 2012-05-30 中芯国际集成电路制造(上海)有限公司 圆孔图案的光刻方法
JP5638413B2 (ja) 2011-02-08 2014-12-10 東京エレクトロン株式会社 マスクパターンの形成方法
CN103377985B (zh) * 2012-04-17 2016-06-29 南亚科技股份有限公司 接触孔的制作方法
CN105632885B (zh) * 2014-10-30 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113097145B (zh) * 2021-03-30 2022-04-22 长鑫存储技术有限公司 半导体结构的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007967B1 (en) 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US6117345A (en) 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
KR20000008910A (ko) * 1998-07-18 2000-02-15 윤종용 반도체소자의 제조방법 및 이를 이용한 커패시터 제조방법
US6410453B1 (en) 1999-09-02 2002-06-25 Micron Technology, Inc. Method of processing a substrate
KR100334966B1 (ko) * 1999-09-16 2002-05-04 박종섭 커패시터의 전기적 특성을 모니터링하기 위한 테스트패턴의 구조와 그 제조방법 및 테스트방법
US6136644A (en) * 1999-12-13 2000-10-24 Vanguard International Semiconductor Corporation Method of manufacturing a multi-pillared storage node using silylated photoresist
US6683006B2 (en) * 2001-06-25 2004-01-27 Tokyo Electron Limited Film forming method and film forming apparatus
KR20030054308A (ko) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 캐패시터의 하부전극 제조 방법
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
KR20040000016A (ko) * 2002-06-19 2004-01-03 삼성전자주식회사 반도체 소자의 콘택 형성 방법
JP2005116756A (ja) 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置及びその製造方法
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features

Also Published As

Publication number Publication date
KR20080022946A (ko) 2008-03-12
CN100546008C (zh) 2009-09-30
US7687403B2 (en) 2010-03-30
CN101140883A (zh) 2008-03-12
US20080064216A1 (en) 2008-03-13
KR100822581B1 (ko) 2008-04-16

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
US9466486B2 (en) Method for integrated circuit patterning
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
JP2008066713A (ja) フラッシュメモリ素子の製造方法
JP2009164546A (ja) 半導体素子のパターン形成方法
JP4663694B2 (ja) 半導体素子の製造方法
KR100726148B1 (ko) 반도체소자의 제조방법
KR100796509B1 (ko) 반도체 소자의 제조방법
JP2007110069A (ja) コンタクトホール形成方法
US20090061635A1 (en) Method for forming micro-patterns
TWI473205B (zh) 接觸窗開口的形成方法
KR100715600B1 (ko) 반도체소자의 미세패턴 형성방법
CN113838798B (zh) 一种刻蚀方法
TWI449085B (zh) 半導體元件的製程方法
KR100521429B1 (ko) 반도체 소자 제조 방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR20080095602A (ko) 반도체 소자의 콘택홀 형성 방법
KR100515372B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100382548B1 (ko) 반도체 소자의 제조방법
KR100905181B1 (ko) 반도체 소자의 형성 방법
KR0137566B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20070066111A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20070006058A (ko) 반도체소자의 게이트 하드마스크 제거 방법
KR19990053222A (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
JP2006059944A (ja) 電子デバイス及び微細幅パターンの形成方法