CN103377985B - 接触孔的制作方法 - Google Patents

接触孔的制作方法 Download PDF

Info

Publication number
CN103377985B
CN103377985B CN201210112848.4A CN201210112848A CN103377985B CN 103377985 B CN103377985 B CN 103377985B CN 201210112848 A CN201210112848 A CN 201210112848A CN 103377985 B CN103377985 B CN 103377985B
Authority
CN
China
Prior art keywords
hard mask
hole
contact hole
manufacture method
carry out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210112848.4A
Other languages
English (en)
Other versions
CN103377985A (zh
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN201210112848.4A priority Critical patent/CN103377985B/zh
Publication of CN103377985A publication Critical patent/CN103377985A/zh
Application granted granted Critical
Publication of CN103377985B publication Critical patent/CN103377985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种接触孔的制作方法。首先提供衬底；在所述衬底上形成第一硬掩膜以及第二硬掩膜；在第二硬掩上涂布光刻胶层；进行光刻工艺，在所述光刻胶层中形成开口；进行第一次干蚀刻工艺，经由所述开口蚀刻第二硬掩膜，形成第一孔洞；将所述第二硬掩膜中的第一孔洞缩小成为第二孔洞；以及进行第二次干蚀刻工艺，经由所述第二孔洞蚀刻所述第一硬掩膜，形成第三孔洞。

Description

接触孔的制作方法
技术领域
本发明涉及半导体制造领域，特别涉及一种接触孔(contacthole)的制作方法。
背景技术
在半导体集成电路的制作过程中常伴随通孔或沟槽的制作，例如，铜金属互连工艺即需要先形成嵌入式线槽及通孔，又称双大马士革工艺(dualdamascene)，又例如，于层间介质层中形成接触孔。其中，由于接触孔常被用来导通晶体管的栅极、源极或漏极等位于半导体衬底上的重要电路器件，因此至关重要。
随着半导体集成电路关键尺寸的不断缩小，半导体制程工艺对减少接触孔阻值的需求也是越来越高。传统的接触孔制作方法通常需要进行两次的光刻工艺，搭配两次的光刻胶涂布及两次的干蚀刻工艺才能形成接触孔，其缺点是步骤较为繁琐、成本较高且易发生对准的问题。
发明内容
本发明于是提供一种接触孔的制作方法，以解决上述问题。
本发明披露了一种接触孔的制作方法，其特征在于，包括：提供衬底；在所述衬底上形成第一硬掩膜以及第二硬掩膜；在第二硬掩上涂布光刻胶层；进行光刻工艺，在所述光刻胶层中形成开口；进行第一次干蚀刻工艺，经由所述开口蚀刻第二硬掩膜，形成第一孔洞；将所述第二硬掩膜中的第一孔洞缩小成为第二孔洞；以及进行第二次干蚀刻工艺，经由所述第二孔洞蚀刻所述第一硬掩膜，形成第三孔洞。
为让本发明上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附图式，作详细说明如下。然而如下的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1至图6例示本发明一优选实施例。
其中，附图标记说明如下：
10衬底12第一硬掩膜
12a孔洞14第二硬掩膜
14’二氧化硅层14a孔洞
14b孔洞16光刻胶层
16a开口
具体实施方式
图1至图6例示本发明一优选实施例。如图1及图2所示，首先提供衬底10，衬底10上已经形成了半导体器件，例如MOS晶体管。衬底10可以是硅衬底、砷化镓或硅锗化合物；衬底10亦可以是其它半导体材料，这里不再一一列举。衬底10上还可以包括层间介质层，其材料可以是掺杂硅玻璃、二氧化硅或低介电常数材料等等。接着，在衬底10上形成第一硬掩膜12以及第二硬掩膜14，其中在此优选实施例中，第一硬掩膜12是氮化硅膜，而第二硬掩膜14可以是多晶硅膜或非晶硅膜。
接着，在第二硬掩膜14上涂布光刻胶层16，接着进行光刻工艺，包括：对光刻胶层16进行烘烤后置于KrF或ArF曝光设备中，通过曝光工艺对光刻胶层16进行曝光，将掩模板上的图案转移到光刻胶层中；接着对曝光后的光刻胶层16进行曝光后烘烤，并通过显影工艺进行显影，在光刻胶层16中形成开口16a。
如图3所示，接着进行第一次干蚀刻工艺，包括以光刻胶层16作为掩膜，经由开口16a干蚀刻第二硬掩膜14，形成孔洞14a。接着，可以将剩余的光刻胶层16去除，此时，形成在光刻胶层16的开口图案已转移到第二硬掩膜14中。
如图4所示，在第一次干蚀刻工艺之后，通过硬掩膜扩大工艺，例如热氧化第二硬掩膜14的表面，形成二氧化硅层14’，将原本的第二硬掩膜14中的孔洞14a缩小成为孔洞14b。
如图5所示，接着进行第二次干蚀刻工艺，经由第二硬掩膜14中的孔洞14b继续干蚀刻第一硬掩膜12，形成孔洞12a，孔洞12a显露出部分的衬底10的表面。值得注意的是，在蚀刻第一硬掩膜12时，第二硬掩膜14的表面上的部分的二氧化硅层14’也会被消耗掉。
如图6所示，在第二次干蚀刻工艺后，去除剩余的二氧化硅层14’以及第二硬掩膜14。此时，原先形成在光刻胶层16的开口图案已转移到第一硬掩膜12中。最后可以继续进行第三次干蚀刻工艺，经由第一硬掩膜12中的孔洞12b蚀刻衬底10，将原先形成在光刻胶层16的开口图案转移到衬底10中。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。凡在本发明的精神和原则内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围内。

Claims (4)

1.一种接触孔的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一硬掩膜；
在所述第一硬掩膜上形成第二硬掩膜；
在所述第二硬掩膜上涂布光刻胶层；
进行光刻工艺，在所述光刻胶层中形成开口；
进行第一次干蚀刻工艺，经由所述开口蚀刻所述第二硬掩膜，形成第一孔洞；
通过硬掩膜扩大工艺，将所述第二硬掩膜中的所述第一孔洞缩小成为第二孔洞；
进行第二次干蚀刻工艺，在所述第二硬掩膜存在所述第一硬掩膜上的情况下，经由所述第二孔洞蚀刻所述第一硬掩膜，形成第三孔洞；
去除所述第二硬掩膜；以及
进行第三次干蚀刻工艺，经由所述第三孔洞蚀刻所述衬底。
2.根据权利要求1所述的接触孔的制作方法，其特征在于：所述第一硬掩膜包括氮化硅膜。
3.根据权利要求1所述的接触孔的制作方法，其特征在于：所述第二硬掩膜包括多晶硅膜或非晶硅膜。
4.根据权利要求1所述的接触孔的制作方法，其特征在于：所述硬掩膜扩大工艺包括热氧化所述第二硬掩膜的表面，形成二氧化硅层。
CN201210112848.4A 2012-04-17 2012-04-17 接触孔的制作方法 Active CN103377985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210112848.4A CN103377985B (zh) 2012-04-17 2012-04-17 接触孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210112848.4A CN103377985B (zh) 2012-04-17 2012-04-17 接触孔的制作方法

Publications (2)

Publication Number Publication Date
CN103377985A CN103377985A (zh) 2013-10-30
CN103377985B true CN103377985B (zh) 2016-06-29

Family

ID=49462919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210112848.4A Active CN103377985B (zh) 2012-04-17 2012-04-17 接触孔的制作方法

Country Status (1)

Country Link
CN (1) CN103377985B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
KR100822581B1 (ko) * 2006-09-08 2008-04-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
CN102403301A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 双镶嵌结构及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法

Also Published As

Publication number Publication date
CN103377985A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
CN104733291A (zh) 用于集成电路图案化的方法
US10395925B2 (en) Patterning material film stack comprising hard mask layer having high metal content interface to resist layer
US20180138042A1 (en) Methods for Integrated Circuit Design and Fabrication
US20040084726A1 (en) Semiconductor device having heat release structure using soi substrate and fabrication method thereof
KR20080022946A (ko) 플래시 메모리 소자의 제조방법
US9324577B2 (en) Modified self-aligned contact process and semiconductor device
US20090236665A1 (en) Semiconductor device and fabrication method thereof
US20140134757A1 (en) Method to Form Multiple Trenches Utilizing a Grayscale Mask
CN103377985B (zh) 接触孔的制作方法
KR100876806B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법
US9076668B2 (en) Method of manufacturing the trench of U-shape
CN101958278B (zh) 半导体器件的制造方法
CN103377986B (zh) 接触孔的制作方法
US9620619B2 (en) Borderless contact structure
TWI478212B (zh) 形成圖案的方法
KR20080011558A (ko) 반도체 소자의 형성 방법
CN103377885B (zh) 形成开口的方法
KR20060076498A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100620195B1 (ko) 게이트 전극 형성 방법
CN104576400A (zh) 一种鳍式场效晶体管的工艺整合方法
TW463317B (en) Manufacturing method of share-contact metal interconnection
CN116759298A (zh) 一种形成光刻对准标记的方法和半导体器件
TW202305872A (zh) 光罩以及內連線結構的製造方法
KR100427718B1 (ko) 반도체 소자의 제조 방법
CN115863165A (zh) 一种应力记忆技术中去除应力氮化硅层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant