CN102324387A - 深沟槽的形成方法 - Google Patents
深沟槽的形成方法 Download PDFInfo
- Publication number
- CN102324387A CN102324387A CN201110300251A CN201110300251A CN102324387A CN 102324387 A CN102324387 A CN 102324387A CN 201110300251 A CN201110300251 A CN 201110300251A CN 201110300251 A CN201110300251 A CN 201110300251A CN 102324387 A CN102324387 A CN 102324387A
- Authority
- CN
- China
- Prior art keywords
- opening
- deep trench
- hard mask
- mask layer
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种深沟槽的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成硬掩膜层；在所述硬掩膜层内形成贯穿所述硬掩膜层的第二开口，所述第二开口具有倾斜侧壁，所述第二开口靠近硬掩膜层表面的开口尺寸大于所述第二开口靠近半导体衬底表面的开口尺寸；以所述形成有第二开口的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成深沟槽。由于半导体衬底表面形成有倾斜侧壁的硬掩膜层，以所述硬掩膜层为掩膜对半导体衬底进行刻蚀，使得最终形成的深沟槽的开口尺寸等于或小于利用光刻工艺形成的光刻胶层开口的开口尺寸，有利于提高器件集成度。
Description
技术领域
本发明涉及半导体制造技术，特别涉及一种深沟槽的形成方法。
背景技术
在半导体制造工艺中，常常需要对半导体层进行刻蚀形成深沟槽。所述深沟槽通常用于制造功率MOS晶体管、深沟槽式电容器。
图1～图3为现有技术深沟槽的形成方法的剖面结构示意图。
请参考图1，在所述半导体衬底100表面形成底部抗反射层110，在所述底部抗反射层110表面形成光刻胶层120。
请参考图2，对所述光刻胶层120进行曝光显影，形成图形化的光刻胶层120，所述图形化的光刻胶层120内形成有开口，所述开口对应于后续形成的深沟槽。
请参考图3，以所述图形化的光刻胶层120为掩膜，对所述底部抗反射层110和半导体衬底100进行干法刻蚀，在所述半导体衬底100内形成深沟槽105。
更多关于深沟槽的形成方法请参考公开号为US 2004/0097077A1的美国专利文献。
但由于所述深沟槽的深度通常达到一微米或几微米，刻蚀时间较长，利用光刻胶层120为掩膜对半导体衬底100进行刻蚀时，通常会使得所述光刻胶层120的开口边缘和对应的底部抗反射层110的开口边缘也被刻蚀掉，使得利用所述光刻胶层120和对应的底部抗反射层110为掩膜形成的深沟槽105的开口尺寸大于未刻蚀时所述光刻胶层120的开口尺寸。为了能刻蚀形成特定开口尺寸的深沟槽，通常使得所述图形化的光刻胶层120内开口的开口尺寸小于某个特定开口尺寸，即使在刻蚀的过程中深沟槽的开口尺寸变大，通过调节仍可以使得最终形成的深沟槽的开口尺寸等于所述特定开口尺寸。
但随着集成电路的深亚微米尺寸发展，特征尺寸(CD)变得越来越小，利用光刻工艺形成的开口尺寸受到设计规则、深紫外线光刻技术、光刻胶边缘形态等的限制，只能形成开口尺寸较大的光刻胶层，使得最终形成深沟槽的开口尺寸更大，不利于提高器件集成度。
发明内容
本发明解决的问题是提供一种深沟槽的形成方法，使得利用光刻胶掩膜形成的深沟槽的开口尺寸等于甚至小于所述光刻胶的开口尺寸，有利于提高器件集成度。
为解决上述问题，本发明提供了一种深沟槽的形成方法，包括：
提供半导体衬底，在所述半导体衬底表面形成硬掩膜层；
在所述硬掩膜层内形成贯穿所述硬掩膜层的第二开口，所述第二开口具有倾斜侧壁，所述第二开口靠近硬掩膜层表面的开口尺寸大于所述第二开口靠近半导体衬底表面的开口尺寸；
以所述形成有第二开口的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成深沟槽。
可选的，所述倾斜侧壁的角度范围为0°～10°。
可选的，所述形成第二开口的工艺包括：在所述硬掩膜层表面形成光刻胶层，所述光刻胶层内形成有第一开口；以所述形成有第一开口的光刻胶层为掩膜，对所述硬掩膜层进行刻蚀，形成贯穿所述硬掩膜层的第二开口。
可选的，所述深沟槽的开口尺寸等于或小于所述第一开口的开口尺寸。
可选的，刻蚀所述硬掩膜层的工艺为第一干法刻蚀。
可选的，所述第一干法刻蚀的工艺包括：干法刻蚀的气压范围为100mtorr～150mtorr，射频功率范围为250W～500W。
可选的，所述第一干法刻蚀的反应气体包括CF4、CHF3，所述CF4的气体流量范围为15sccm～40sccm，所述CHF3的气体流量范围为15sccm～45sccm。
可选的，单位体积内所述CF4和CHF3的摩尔数之比小于或等于1。
可选的，所述硬掩膜层为氧化硅层、氮化硅层、氮氧化硅其中的一种或几种的叠层结构。
可选的，刻蚀所述半导体衬底的工艺为第二干法刻蚀。
可选的，所述第二干法刻蚀的反应气体包括HBr、SF6、Cl2。
可选的，所述深沟槽的深度范围为
可选的，所述深沟槽的深宽比的范围为4.5～7。
与现有技术相比，本发明具有以下优点：
由于所述第二开口的侧壁是倾斜的，在干法刻蚀形成深沟槽的过程中，干法刻蚀的等离子体轰击到所述第二开口的侧壁表面不会对所述第二开口边缘的硬掩膜层造成损伤，且由于硬掩膜层和半导体衬底的刻蚀选择比很大，等离子体化学刻蚀也不会对所述硬掩膜层造成损伤，因此最终形成的第二开口靠近半导体衬底表面的开口尺寸小于利用光刻工艺形成的第一开口的开口尺寸，利用所述第二开口形成的深沟槽的开口尺寸也小于利用光刻工艺形成的第一开口的开口尺寸，有利于提高器件的集成度。
附图说明
图1～图3为现有技术深沟槽的形成方法的剖面结构示意图；
图4为本发明深沟槽的形成方法的流程示意图；
图5至图8为本发明实施例的深沟槽的形成方法的剖面结构示意图。
具体实施方式
由于利用现有技术形成的深沟槽的开口尺寸大于利用光刻工艺形成的光刻胶层开口的开口尺寸，且在现有技术中利用光刻工艺形成的光刻胶层开口的开口尺寸受到设计规则、深紫外线光刻技术、光刻胶边缘形态等的限制，所述光刻胶层开口不能制作的太小，使得利用所述光刻胶层开口形成的深沟槽的开口尺寸较大，不利于提高芯片集成度，发明人经过研究，提出了一种深沟槽的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成硬掩膜层，在所述硬掩膜层表面形成光刻胶层；对所述光刻胶层进行曝光显影，形成图形化的光刻胶层，并以所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层，形成贯穿所述硬掩膜层的开口，所述开口的开口尺寸对应于后续形成的深沟槽的开口尺寸；以所述形成有开口的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成深沟槽。所述深沟槽的深度通常大于
现有技术中作为掩膜的光刻胶层和底部抗反射层由于刻蚀选择比较小容易被刻蚀掉，而所述硬掩膜层与光刻胶、底部抗反射层相比致密度较大，不容易在刻蚀深沟槽的过程中被刻蚀掉，因此以硬掩膜层为掩膜对半导体衬底进行刻蚀形成的深沟槽的开口尺寸与预定的开口尺寸之间的差距与现有技术相比较小，可有效地缩小深沟槽的开口尺寸，但利用所述深沟槽的形成方法还是会将所述开口边缘的部分硬掩膜层刻蚀掉，还是会增大最终形成的深沟槽的开口尺寸。
为此，发明人经过研究，又提出了一种深沟槽的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成硬掩膜层；在所述硬掩膜层内形成贯穿所述硬掩膜层的第二开口，所述第二开口具有倾斜侧壁，所述第二开口靠近硬掩膜层表面的开口尺寸大于所述第二开口靠近半导体衬底表面的开口尺寸；以所述形成有第二开口的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成深沟槽。利用具有倾斜侧壁的硬掩膜层为掩膜，对所述半导体衬底进行刻蚀，由于所述硬掩膜层的倾斜侧壁不容易在刻蚀半导体衬底的过程中被刻蚀掉，使得最终形成的深沟槽的开口尺寸等于或略小于所述第二开口靠近半导体衬底表面的开口尺寸，且所述第二开口靠近硬掩膜层表面的开口尺寸大于所述第二开口靠近半导体衬底表面的开口尺寸，使得最终形成的深沟槽的开口尺寸等于或小于利用光刻工艺形成的光刻胶层开口的开口尺寸，有利于提高器件集成度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
请参考图4，为所述深沟槽的形成方法的流程示意图，所述深沟槽的形成方法包括：
步骤S101，提供半导体衬底，在所述半导体衬底表面形成硬掩膜层；
步骤S102，在所述硬掩膜层内形成贯穿所述硬掩膜层的第二开口，所述第二开口具有倾斜侧壁，所述第二开口靠近硬掩膜层表面的开口尺寸大于所述第二开口靠近半导体衬底表面的开口尺寸；
步骤S103，以所述形成有第二开口的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成深沟槽。
图5至图8为本发明实施例的深沟槽的形成方法的剖面结构示意图。
请参考图5，提供半导体衬底200，在所述半导体衬底200表面形成硬掩膜层210。
所述半导体衬底200为硅衬底、锗硅衬底、绝缘体上硅(SOI)衬底其中的一种。在本实施例中，所述半导体衬底200为硅衬底。
所述硬掩膜层210为后续在半导体衬底200内刻蚀形成深沟槽提供掩膜。所述硬掩膜层210与现有技术的光刻胶、底部抗反射层相比致密度较大，且所述硬掩膜层210与半导体衬底200之间的刻蚀选择比很大，不容易在刻蚀深沟槽的过程中被刻蚀掉。所述硬掩膜层210为氧化硅层、氮化硅层、氮氧化硅其中的一种或几种的叠层结构。在本实施例中，所述硬掩膜层210为氧化硅层，厚度为
形成所述氧化硅层的工艺为化学气相沉积或自旋玻璃法其中一种。
请参考图6，在所述硬掩膜层210表面形成光刻胶层220，所述光刻胶层220内形成贯穿所述光刻胶层220的第一开口225，所述第一开口225暴露出部分硬掩膜层210的表面。
形成所述光刻胶层220的工艺包括：在所述硬掩膜层210表面利用旋涂工艺形成光刻胶(未图示)，对所述光刻胶进行曝光显影，形成具有第一开口225的光刻胶层220。所述第一开口225的位置对应于待形成的深沟槽的位置。
请参考图7，在所述硬掩膜层210内形成贯穿所述硬掩膜层210的第二开口215，所述第二开口215具有倾斜侧壁。
形成所述第二开口215的具体步骤包括：以所述具有第一开口225的光刻胶层220为掩膜，对所述硬掩膜层210进行第一干法刻蚀，形成具有倾斜侧壁的第二开口215，所述第二开口215靠近硬掩膜层210表面的开口尺寸大于所述第二开口215靠近半导体衬底200表面的开口尺寸。其中，所述第一干法刻蚀的反应气体包括CF4和CHF3，单位体积内所述CF4和CHF3的摩尔比小于或等于1，所述CF4的气体流量范围为15sccm～40sccm，所述CHF3的气体流量范围为15sccm～45sccm，所述反应气体的气压范围为100mtorr～150mtorr，射频功率范围为250W～500W。由于利用CHF3作为刻蚀气体时在第二开口的侧壁容易生成聚合物，使得侧壁变得倾斜，因此单位体积内所述CF4和CHF3的摩尔比小于或等于1。本发明实施例的射频功率较小，可以使得离子轰击的能量降低，从而容易形成倾斜的侧壁。且由于所述第二开口215侧壁的角度α过大时，刻蚀深沟槽是还是容易将所述第二开口215边缘的硬掩膜层刻蚀掉，所以第二开口215侧壁的角度α的范围为0°～10°(不包括0°)，所述角度α为开口侧壁与半导体衬底平面的法线之间的夹角的锐角值。在本实施例中，所述第二开口215侧壁的角度α为10°。通过改变所述硬掩膜层的厚度范围、刻蚀气体类型、气流量、射频功率，可以调整所述第二开口215侧壁的角度α，从而形成不同开口尺寸的深沟槽。
在后续对半导体衬底进行干法刻蚀的过程中，当等离子体轰击到第二开口215的侧壁表面时，由于所述第二开口215的侧壁是倾斜的，等离子体轰击不容易对硬掩膜层210造成物理刻蚀，使得所述深沟槽刻蚀完成时，所述第二开口215边缘的硬掩膜层210基本没有被刻蚀，所述第二开口215靠近半导体衬底200表面的开口尺寸仍然比利用光刻工艺形成的第一开口225的开口尺寸小。
一并参考图7和图8，除去所述光刻胶层220，以所述形成有第二开口215的硬掩膜层210为掩膜，刻蚀所述半导体衬底200，形成深沟槽205。
所述除去光刻胶220的工艺包括灰化工艺或湿法清洗工艺。所述利用灰化工艺或湿法清洗工艺去除光刻胶为本领域技术人员的公知技术，在此不作详述。
去除光刻胶后，以所述形成有第二开口215的硬掩膜层210为掩膜，对所述半导体衬底200进行第二干法刻蚀，形成深沟槽205。所述第二干法刻蚀采用的刻蚀气体包括HBr、SF6、Cl2。所述形成的深沟槽的深度通过调整刻蚀时间来控制。所述深沟槽的深度为
最终形成的深沟槽的深宽比的范围为4.5～7。
由于所述第二开口215的侧壁是倾斜的，在干法刻蚀形成深沟槽的过程中，干法刻蚀的等离子体轰击到所述第二开口215的侧壁表面不会对所述第二开口215边缘的硬掩膜层210造成损伤，且由于硬掩膜层210和半导体衬底200的刻蚀选择比很大，等离子体化学刻蚀也不会对所述硬掩膜层210造成损伤，因此当所述深沟槽205刻蚀形成后，所述第二开口215边缘的硬掩膜层210也不会被刻蚀掉，所述深沟槽205形成前后的第二开口215靠近半导体衬底表面的开口尺寸没有变化或只发生微小变化，使得最终形成的深沟槽的开口尺寸小于利用光刻工艺形成的第一开口225的开口尺寸，虽然第一开口225的开口尺寸小受到设计规则、深紫外线光刻技术、光刻胶边缘形态等的限制不能太小，但所述形成的深沟槽的开口尺寸小于第一开口225的开口尺寸，有利于提高器件的集成度。即使干法刻蚀过程中所述等离子体会产生各向同性的化学刻蚀，使得深沟槽的开口尺寸略微变大，通过调整刻蚀气体类型和气流量，可以使得所述化学刻蚀对半导体衬底的影响降到最低，最终形成的深沟槽的开口尺寸仍会等于或小于所述利用光刻工艺形成的第一开口的开口尺寸。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (13)
1.一种深沟槽的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底表面形成硬掩膜层；
在所述硬掩膜层内形成贯穿所述硬掩膜层的第二开口，所述第二开口具有倾斜侧壁，所述第二开口靠近硬掩膜层表面的开口尺寸大于所述第二开口靠近半导体衬底表面的开口尺寸；
以所述形成有第二开口的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成深沟槽。
2.如权利要求1所述深沟槽的形成方法，其特征在于，所述倾斜侧壁的角度范围为0°～10°。
3.如权利要求1所述深沟槽的形成方法，其特征在于，所述形成第二开口的工艺包括：在所述硬掩膜层表面形成光刻胶层，所述光刻胶层内形成有第一开口；以所述形成有第一开口的光刻胶层为掩膜，对所述硬掩膜层进行刻蚀，形成贯穿所述硬掩膜层的第二开口。
4.如权利要求3所述深沟槽的形成方法，其特征在于，所述深沟槽的开口尺寸等于或小于所述第一开口的开口尺寸。
5.如权利要求4所述深沟槽的形成方法，其特征在于，刻蚀所述硬掩膜层的工艺为第一干法刻蚀。
6.如权利要求5所述深沟槽的形成方法，其特征在于，所述第一干法刻蚀的工艺包括：干法刻蚀的气压范围为100mtorr～150mtorr，射频功率范围为250W～500W。
7.如权利要求5所述深沟槽的形成方法，其特征在于，所述第一干法刻蚀的反应气体包括CF4、CHF3，所述CF4的气体流量范围为15sccm～40sccm，所述CHF3的气体流量范围为15sccm～45sccm。
8.如权利要求7所述深沟槽的形成方法，其特征在于，单位体积内所述CF4和CHF3的摩尔数之比小于或等于1。
9.如权利要求1所述深沟槽的形成方法，其特征在于，所述硬掩膜层为氧化硅层、氮化硅层、氮氧化硅层其中的一种或几种的叠层结构。
10.如权利要求1所述深沟槽的形成方法，其特征在于，刻蚀所述半导体衬底的工艺为第二干法刻蚀。
11.如权利要求10所述深沟槽的形成方法，其特征在于，所述第二干法刻蚀的反应气体包括HBr、SF6、Cl2。
12.如权利要求1所述深沟槽的形成方法，其特征在于，所述深沟槽的深度范围为
13.如权利要求1所述深沟槽的形成方法，其特征在于，所述深沟槽的深宽比的范围为4.5～7。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110300251A CN102324387A (zh) | 2011-09-28 | 2011-09-28 | 深沟槽的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110300251A CN102324387A (zh) | 2011-09-28 | 2011-09-28 | 深沟槽的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102324387A true CN102324387A (zh) | 2012-01-18 |
Family
ID=45452103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110300251A Pending CN102324387A (zh) | 2011-09-28 | 2011-09-28 | 深沟槽的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102324387A (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035506A (zh) * | 2012-08-09 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos隔离介质层深沟槽的刻蚀方法 |
| CN103377985A (zh) * | 2012-04-17 | 2013-10-30 | 南亚科技股份有限公司 | 接触孔的制作方法 |
| CN103456676A (zh) * | 2012-05-31 | 2013-12-18 | 无锡华润上华科技有限公司 | 接触孔硅凹槽蚀刻方法 |
| CN104370266A (zh) * | 2013-08-12 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104538433A (zh) * | 2015-01-09 | 2015-04-22 | 昆山工研院新型平板显示技术中心有限公司 | 有源矩阵有机发光显示器基板及其制造方法 |
| CN104555894A (zh) * | 2013-10-17 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104555893A (zh) * | 2013-10-17 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 在深沟槽中形成感应材料膜的方法 |
| CN105895504A (zh) * | 2015-02-12 | 2016-08-24 | 英飞凌科技股份有限公司 | 具有反锥形的介电结构及其形成方法 |
| CN106504986A (zh) * | 2015-09-07 | 2017-03-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种基片的刻蚀方法 |
| CN106876322A (zh) * | 2017-01-19 | 2017-06-20 | 武汉新芯集成电路制造有限公司 | 一种硅的深沟槽形成方法和半导体结构 |
| CN111192900A (zh) * | 2018-11-14 | 2020-05-22 | 创王光电股份有限公司 | 发光装置及其制造方法 |
| CN113745097A (zh) * | 2020-05-28 | 2021-12-03 | 无锡华润上华科技有限公司 | 半导体器件及其小尺寸特征图形的制造方法 |
| CN116598254A (zh) * | 2023-07-19 | 2023-08-15 | 粤芯半导体技术股份有限公司 | 深沟槽隔离结构的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4534826A (en) * | 1983-12-29 | 1985-08-13 | Ibm Corporation | Trench etch process for dielectric isolation |
| EP0246514A2 (en) * | 1986-05-16 | 1987-11-25 | Air Products And Chemicals, Inc. | Deep trench etching of single crystal silicon |
| US4729815A (en) * | 1986-07-21 | 1988-03-08 | Motorola, Inc. | Multiple step trench etching process |
| US4916511A (en) * | 1985-05-03 | 1990-04-10 | Texas Instruments Incorporated | Trench structure and process |
| CN101154586A (zh) * | 2006-09-27 | 2008-04-02 | 联华电子股份有限公司 | 接触孔的制造方法 |
| CN101826455A (zh) * | 2009-03-05 | 2010-09-08 | 东京毅力科创株式会社 | 基板处理方法 |
-
2011
- 2011-09-28 CN CN201110300251A patent/CN102324387A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4534826A (en) * | 1983-12-29 | 1985-08-13 | Ibm Corporation | Trench etch process for dielectric isolation |
| US4916511A (en) * | 1985-05-03 | 1990-04-10 | Texas Instruments Incorporated | Trench structure and process |
| EP0246514A2 (en) * | 1986-05-16 | 1987-11-25 | Air Products And Chemicals, Inc. | Deep trench etching of single crystal silicon |
| US4729815A (en) * | 1986-07-21 | 1988-03-08 | Motorola, Inc. | Multiple step trench etching process |
| CN101154586A (zh) * | 2006-09-27 | 2008-04-02 | 联华电子股份有限公司 | 接触孔的制造方法 |
| CN101826455A (zh) * | 2009-03-05 | 2010-09-08 | 东京毅力科创株式会社 | 基板处理方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377985A (zh) * | 2012-04-17 | 2013-10-30 | 南亚科技股份有限公司 | 接触孔的制作方法 |
| CN103377985B (zh) * | 2012-04-17 | 2016-06-29 | 南亚科技股份有限公司 | 接触孔的制作方法 |
| CN103456676A (zh) * | 2012-05-31 | 2013-12-18 | 无锡华润上华科技有限公司 | 接触孔硅凹槽蚀刻方法 |
| CN103035506B (zh) * | 2012-08-09 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | Rfldmos隔离介质层深沟槽的刻蚀方法 |
| CN103035506A (zh) * | 2012-08-09 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos隔离介质层深沟槽的刻蚀方法 |
| CN104370266A (zh) * | 2013-08-12 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104370266B (zh) * | 2013-08-12 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104555894B (zh) * | 2013-10-17 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104555893A (zh) * | 2013-10-17 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 在深沟槽中形成感应材料膜的方法 |
| CN104555894A (zh) * | 2013-10-17 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104555893B (zh) * | 2013-10-17 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 在深沟槽中形成感应材料膜的方法 |
| CN104538433A (zh) * | 2015-01-09 | 2015-04-22 | 昆山工研院新型平板显示技术中心有限公司 | 有源矩阵有机发光显示器基板及其制造方法 |
| CN105895504A (zh) * | 2015-02-12 | 2016-08-24 | 英飞凌科技股份有限公司 | 具有反锥形的介电结构及其形成方法 |
| CN106504986A (zh) * | 2015-09-07 | 2017-03-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种基片的刻蚀方法 |
| CN106876322A (zh) * | 2017-01-19 | 2017-06-20 | 武汉新芯集成电路制造有限公司 | 一种硅的深沟槽形成方法和半导体结构 |
| CN111192900A (zh) * | 2018-11-14 | 2020-05-22 | 创王光电股份有限公司 | 发光装置及其制造方法 |
| CN111192900B (zh) * | 2018-11-14 | 2023-06-06 | 台州观宇科技有限公司 | 发光装置及其制造方法 |
| CN113745097A (zh) * | 2020-05-28 | 2021-12-03 | 无锡华润上华科技有限公司 | 半导体器件及其小尺寸特征图形的制造方法 |
| CN116598254A (zh) * | 2023-07-19 | 2023-08-15 | 粤芯半导体技术股份有限公司 | 深沟槽隔离结构的形成方法 |
| CN116598254B (zh) * | 2023-07-19 | 2023-09-29 | 粤芯半导体技术股份有限公司 | 深沟槽隔离结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102324387A (zh) | 深沟槽的形成方法 | |
| US9018084B2 (en) | Tapered fin field effect transistor | |
| CN103794476A (zh) | 自对准三重图形的形成方法 | |
| CN103515197A (zh) | 自对准多重图形化的掩膜层及其形成方法 | |
| CN103794490A (zh) | 自对准双图形的形成方法 | |
| CN103137452B (zh) | 控制替代栅极结构高度的方法 | |
| CN103715080A (zh) | 自对准双重图形的形成方法 | |
| CN104900495A (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN103578988A (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
| CN111524795B (zh) | 自对准双重图形化方法及其形成的半导体结构 | |
| CN103021924A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN103578930A (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| CN103578931A (zh) | 多重图形化的掩膜层及其形成方法 | |
| CN109545790A (zh) | 三维存储器的沟道孔的形成方法 | |
| US10658489B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN109427651A (zh) | 半导体结构及其形成方法 | |
| CN102543840B (zh) | 自对准接触孔刻蚀的方法 | |
| CN104701145A (zh) | 半导体结构的形成方法 | |
| CN103021925A (zh) | Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法 | |
| CN102386061B (zh) | 半导体器件的形成方法 | |
| CN102915948A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN104022034A (zh) | 半导体结构的形成方法 | |
| CN102074467B (zh) | 形成栅极结构侧墙的方法 | |
| CN103367152B (zh) | 半导体器件、鳍式场效应管的形成方法 | |
| CN102087960B (zh) | 有源区的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140408 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140408 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120118 |