CN103137452B - 控制替代栅极结构高度的方法 - Google Patents

控制替代栅极结构高度的方法 Download PDF

Info

Publication number
CN103137452B
CN103137452B CN201110382859.XA CN201110382859A CN103137452B CN 103137452 B CN103137452 B CN 103137452B CN 201110382859 A CN201110382859 A CN 201110382859A CN 103137452 B CN103137452 B CN 103137452B
Authority
CN
China
Prior art keywords
replacement gate
gate structure
interlayer dielectric
dielectric layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110382859.XA
Other languages
English (en)
Other versions
CN103137452A (zh
Inventor
邵群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110382859.XA priority Critical patent/CN103137452B/zh
Publication of CN103137452A publication Critical patent/CN103137452A/zh
Application granted granted Critical
Publication of CN103137452B publication Critical patent/CN103137452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种控制替代栅极结构高度的方法,包括:提供半导体衬底,所述半导体衬底表面形成有若干替代栅极结构,所述替代栅极结构和半导体衬底表面形成有刻蚀阻挡层,所述刻蚀阻挡层表面形成有层间介质层;对所述层间介质层进行第一化学机械研磨,直至暴露出所述替代栅极结构表面的刻蚀阻挡层;对所述替代栅极结构之间的层间介质层进行回刻蚀,使得所述层间介质层表面与替代栅极结构表面的高度相适应;对所述替代栅极结构表面的刻蚀阻挡层进行第二化学机械研磨,直到暴露出所述替代栅极结构表面。由于所述刻蚀阻挡层周围的层间介质层被预先回刻蚀掉,第二化学机械研磨只会对刻蚀阻挡层进行研磨,最终形成的不同区域的替代栅极结构的高度都相同。

Description

控制替代栅极结构高度的方法
技术领域
本发明涉及半导体制造技术,特别涉及一种控制替代栅极结构高度的方法。
背景技术
随着集成电路制造技术的不断发展,MOS晶体管的特征尺寸也越来越小,为了降低MOS晶体管栅极的寄生电容,提高器件速度,高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响,所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。所述后栅工艺的具体步骤包括:提供半导体衬底,所述半导体衬底上形成有替代栅极结构和位于所述半导体衬底上覆盖所述替代栅极结构的刻蚀阻挡层,在所述刻蚀阻挡层表面形成层间介质层;以所述替代栅极结构表面作为停止层,对所述层间介质层和刻蚀阻挡层进行化学机械研磨;除去所述替代栅极结构后形成沟槽;通过物理气相沉积或金属靶溅射的方法向所述沟槽内填充金属,以形成金属栅电极层;用化学机械研磨法研磨金属栅电极层直至露出层间介质层,形成金属栅极。
但是利用现有技术的化学机械研磨工艺不容易控制替代栅极结构的高度,最终形成的金属栅极较密区域的栅极高度低于金属栅极较疏区域的栅极高度,并会对栅极之间的层间介质层进行过研磨,形成凹陷区,在后续形成金属栅极的研磨步骤时容易导致金属残留,且所述栅极高度不均匀会影响最终形成的半导体器件的电学性能和晶片良率。
公开号为US2010/0048007A1的美国专利文献公开了一种利用化学机械研磨工艺形成金属栅极的方法,但利用所述方法仍不能有效地控制栅极的高度,消除对栅极结构之间的层间介质层的过研磨。
发明内容
本发明解决的问题是提供一种控制替代栅极结构高度的方法,通过对层间介质层进行回刻蚀,可有效控制不同区域的替代栅极结构的高度,防止对栅极结构之间的层间介质层进行过研磨。
为解决上述问题,本发明实施例提供了一种控制替代栅极结构高度的方法,包括:
提供半导体衬底,所述半导体衬底表面形成有若干替代栅极结构,所述替代栅极结构和半导体衬底表面形成有刻蚀阻挡层,所述刻蚀阻挡层表面形成有层间介质层;
对所述层间介质层进行第一化学机械研磨,直至暴露出所述替代栅极结构表面的刻蚀阻挡层;
对所述替代栅极结构之间的层间介质层进行回刻蚀,使得所述层间介质层表面与替代栅极结构表面的高度相适应;
对所述替代栅极结构表面的刻蚀阻挡层进行第二化学机械研磨,直到暴露出所述替代栅极结构表面。
可选的,所述层间介质层回刻蚀的厚度范围为
可选的,所述回刻蚀后的层间介质层的表面与替代栅极结构的表面两者的高度差的范围为小于或等于
可选的,所述回刻蚀的工艺为湿法刻蚀或干法刻蚀。
可选的,所述湿法刻蚀的溶液为氢氟酸溶液。
可选的,所述干法刻蚀为利用物理和化学机理共同作用的干法刻蚀工艺。
可选的,第二化学机械研磨后,所述层间介质层和替代栅极结构的表面位于同一平面。
可选的,所述第二化学机械研磨对刻蚀阻挡层和层间介质层的刻蚀选择比大于5∶1。
可选的,所述第二化学机械研磨对层间介质层和替代栅极结构的多晶硅栅极的研磨速率选择比小于2∶1且大于1∶2。
可选的,所述第二化学机械研磨对层间介质层和替代栅极结构的多晶硅栅极的研磨速率选择比为1∶1。
可选的,所述化学机械研磨的研磨液的研磨颗粒包括氧化硅、氧化铝、氧化锆、氧化铈、氧化锰其中一种。
可选的,所述刻蚀阻挡层的材料为氮化硅、氮氧化硅、碳化硅、碳氧化硅其中的一种或几种。
可选的,所述刻蚀阻挡层的形成工艺为化学气相沉积。
可选的,所述层间介质层的材料为氧化硅、硼硅玻璃、硼磷硅玻璃、正硅酸乙酯其中一种或几种。
可选的,所述层间介质层的形成工艺为化学气相沉积。
与现有技术相比,本发明具有以下优点:
对所述层间介质层进行第一化学机械研磨,暴露出所述替代栅极结构表面的刻蚀阻挡层后,先对所述替代栅极结构之间的层间介质层进行回刻蚀,使得所述替代栅极结构表面的刻蚀阻挡层周围的层间介质层都被刻蚀掉,不会因为层间介质层而影响刻蚀阻挡层的研磨速率,每个替代栅极结构表面承受的压力都相同,使得不管是替代栅极结构密度较大的区域还是替代栅极结构密度较小的区域的刻蚀阻挡层的研磨速率都相同,研磨后不同区域的替代栅极结构的高度都相同,从而有效的控制了替代栅极结构的高度,最后形成金属栅极的高度也相同。
进一步的,第二化学机械研磨后,所述层间介质层和替代栅极结构的表面位于同一平面,由于第二化学机械研磨时只研磨刻蚀阻挡层,同时以替代栅极结构和层间介质层作为研磨停止层,与现有技术只有替代栅极结构作为研磨停止层相比,停止层的面积大大增加,且不同区域的停止层密度相差很小,因此在研磨时对替代栅极结构的高度控制得更好。
进一步的,所述第二化学机械研磨工艺对刻蚀阻挡层、层间介质层的研磨速率选择比大于5∶1,对层间介质层、多晶硅栅极的研磨速率选择比小于2∶1,大于1∶2,使得在第二化学机械研磨的过程中,不会对所述层间介质层进行过研磨,保证第二化学机械研磨工艺后所述层间介质层和多晶硅栅极的表面处于同一平面上,不会引起凹陷产生。
附图说明
图1是本发明实施例的控制替代栅极结构高度的方法的流程示意图;
图2至图6为本发明实施例的控制替代栅极结构高度的方法的剖面结构示意图。
具体实施方式
由于利用现有技术的化学机械研磨工艺不容易控制替代栅极结构的高度,最终形成的金属栅极较密区域的栅极高度低于金属栅极较疏区域的栅极高度,并会对栅极之间的层间介质层进行过研磨,形成凹陷区,发明人经过研究发现,造成最终形成的金属栅极较密区域的栅极高度低于金属栅极较疏区域的栅极高度的原因为:在现有的工艺中,为了暴露出所述替代栅极结构,需要利用化学机械研磨同时除去层间介质层和刻蚀阻挡层,并停止于替代栅极结构。但是在实际的工艺中,往往利用化学机械研磨除去刻蚀阻挡层的速率大于除去层间介质层的速率。当与金属栅极较疏区域相比,金属栅极较密区域的单位面积内所述替代栅极结构数量较多,单位面积内位于所述替代栅极结构表面的刻蚀阻挡层所占的面积也较大,相对应的,所述刻蚀阻挡层之间的层间介质层的面积就较少,由于除去刻蚀阻挡层的速率大于除去层间介质层的速率,大部分刻蚀阻挡层对应的区域被研磨掉了,只有小部分层间介质层对应的区域未被研磨掉。由于化学机械研磨为化学作用和机械作用相结合的平坦化过程,当所述较小部分的层间介质层对应的区域相对于较大部分的刻蚀阻挡层对应的区域具有一定的凸起,在研磨过程中会承受到较大的压力,研磨速度会加快;而在金属栅极较疏区域,由于小部分的刻蚀阻挡层对应的区域被研磨掉了,但大部分层间介质层对应的区域未被研磨掉,所述刻蚀阻挡层对应的区域在研磨过程中承受的压力比较小,研磨速度会减慢,且所述层间介质层对应的区域的研磨速度不会加快,使得整体上金属栅极较密区域的抛光速度大于金属栅极较疏区域的抛光速度,抛光后金属栅极较密区域的形成的替代栅极结构的高度会低于金属栅极较疏区域的形成的替代栅极结构的高度,最终形成的金属栅极的高度也会不同,影响最终形成的半导体器件的电学性能和晶片良率。
而且由于替代栅极结构为最终的研磨停止层,利用化学机械研磨除去替代栅极结构的速率小于除去层间介质层、刻蚀阻挡层的速率,但为了完全除去替代栅极结构表面的刻蚀阻挡层,通常需要过研磨,研磨掉部分替代栅极结构,但在过研磨替代栅极结构的过程中通常会将替代栅极结构之间的层间介质层过研磨掉,使得替代栅极结构之间的层间介质层形成凹陷区,在后续形成金属栅极的研磨步骤时容易导致金属残留,也会影响最终形成的半导体器件的电学性能和晶片良率。
为此,发明人提出了一种控制替代栅极结构高度的方法,包括:提供半导体衬底,所述半导体衬底表面形成有若干替代栅极结构,所述替代栅极结构和半导体衬底表面形成有刻蚀阻挡层,所述刻蚀阻挡层表面形成有层间介质层;对所述层间介质层进行第一化学机械研磨,直至暴露出所述替代栅极结构表面的刻蚀阻挡层;对所述替代栅极结构之间的层间介质层进行回刻蚀,使得所述层间介质层表面与替代栅极结构表面的高度相适应;对所述替代栅极结构表面的刻蚀阻挡层进行第二化学机械研磨,直到暴露出所述替代栅极结构表面。在第二化学机械研磨所述替代栅极结构表面的刻蚀阻挡层的过程中,由于所述刻蚀阻挡层周围的层间介质层被预先回刻蚀掉,第二化学机械研磨只会对刻蚀阻挡层进行研磨,不会受到周围层间介质层对研磨速率的影响,使得不同区域的刻蚀阻挡层的研磨速率相同,研磨后形成的替代栅极结构的高度相同,最终形成的金属栅极的高度相同。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明实施例中提供了一种控制替代栅极结构高度的方法,请参考图1,为本发明实施例的控制替代栅极结构高度的方法的流程示意图,包括:
步骤S101,提供半导体衬底,所述半导体衬底表面形成有若干替代栅极结构,所述替代栅极结构和半导体衬底表面形成有刻蚀阻挡层,所述刻蚀阻挡层表面形成有层间介质层;
步骤S102,对所述层间介质层进行第一化学机械研磨,直至暴露出所述替代栅极结构表面的刻蚀阻挡层;
步骤S103,对所述替代栅极结构之间的层间介质层进行回刻蚀,使得所述层间介质层表面与替代栅极结构表面的高度相适应;
步骤S104,对所述替代栅极结构表面的刻蚀阻挡层进行第二化学机械研磨,直到暴露出所述替代栅极结构表面。
图2至图6为本发明实施例的控制替代栅极结构高度的方法的剖面结构示意图。
请参考图2,提供半导体衬底100,所述半导体衬底100表面形成有若干替代栅极结构200。
所述半导体衬底100为硅衬底、硅锗衬底、锗衬底其中的一种,所述半导体衬底100表面还可以形成若干外延层或应变硅层以提高半导体器件的电学性能。所述半导体衬底100还可以根据设计需求注入一定的掺杂离子以改变电学参数。在所述半导体衬底100还形成有浅沟槽隔离结构(未图示),所述浅沟槽隔离结构用于隔离不同的晶体管,防止不同晶体管之间电学连接,所述浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。
所述替代栅极结构200包括位于半导体衬底100表面的栅介质层210、位于所述栅介质层210表面的多晶硅栅极220、位于所述栅介质层210、多晶硅栅极220侧壁表面的侧墙(未图示)。所述栅介质层210为高K介质材料,包括氧化铪(HfO2)、氧化硅铪(HfSiO)、氮氧化硅铪(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)其中的一种或几种。在所述栅介质层210和多晶硅栅极220之间还可以形成覆盖层,以调整最终形成的金属栅极的功函数,以分别适应NMOS晶体管和PMOS晶体管。所述替代栅极结构的形成工艺为本领域技术人员的公知技术,在此不再赘述。
在所述替代栅极结构200两侧的半导体衬底100内通过离子注入形成源/漏区(未图示),由于所述形成源/漏区的工艺为本领域技术人员的公知技术,在此不再赘述。
还需要说明的是,由于集成电路的种类和类型的不同,待形成的MOS晶体管的分布也各不相同,在一实施例中,所述半导体衬底100表面的替代栅极结构200具有高密度区域和低密度区域;对应的,高密度区域的替代栅极结构之间的层间介质层面积较小;低密度区域的替代栅极结构之间的层间介质层面积较大,由背景技术可知,现有技术形成替代栅极结构时,位于不同区域的替代栅极结构具有高度差。为此,本发明的发明人提供一种控制替代栅极结构高度的方法,使得不同区域的替代栅极结构的高度相同。
请参考图3,在所述替代栅极结构200和半导体衬底100表面形成刻蚀阻挡层300,在所述刻蚀阻挡层300表面形成层间介质层400。
所述刻蚀阻挡层300的材料为氮化硅、氮氧化硅、碳化硅、碳氧化硅其中的一种或几种。所述刻蚀阻挡层同时可作为应力层以提高NMOS晶体管或PMOS晶体管的电学性能。在本实施例中,所述刻蚀阻挡层300的材料为氮化硅,形成所述刻蚀阻挡层的工艺为化学气相沉积。
所述层间介质层400的材料为氧化硅(SiO2)、硼硅玻璃(PSG)、硼磷硅玻璃(BPSG)、正硅酸乙酯(TEOS)其中一种或几种。所述层间介质层400的形成工艺为化学气相沉积,包括等离子体增强化学气相沉积(PECVD)、亚常压化学气相沉积(SACVD)等。在本实施例中,所述层间介质层400的材料为氧化硅,具体形成工艺包括:在所述刻蚀阻挡层300表面利用亚常压化学气相沉积工艺形成第一氧化硅层(未图示),在所述第一氧化硅层表面利用等离子体增强化学气相沉积工艺形成第二氧化硅层(未图示)。当不同的替代栅结构之间间距较近时,所述替代栅结构之间的区域会形成具有高深宽比的沟槽,由于利用亚常压化学气相沉积工艺形成的第一氧化硅层较致密,能完全填充满所述沟槽,避免层间介质层中形成有孔洞,且由于层间介质层的厚度较大,利用等离子体增强化学气相沉积工艺形成第二氧化硅层,氧化硅薄膜的形成速度快,工艺成本相对便宜,降低了生产时间和成本。
请参考图4,对所述层间介质层400进行第一化学机械研磨,直至暴露出所述替代栅极结构200表面的刻蚀阻挡层300,使得所述层间介质层400的表面和刻蚀阻挡层300的表面位于同一平面上。
由于所述第一化学机械研磨只对层间介质层400进行研磨,不存在研磨选择比,使得经第一化学机械研磨后所述层间介质层400的表面和刻蚀阻挡层300的表面位于同一平面上。为了使得所述化学机械研磨工艺停止在刻蚀阻挡层300的表面,可以通过设定一定的研磨时间或利用公知的研磨终点检测系统。
化学机械研磨工艺的研磨液包括研磨颗粒和特定化学品,利用所述特定化学品进行化学刻蚀,同时利用所述研磨颗粒进行物理去除。所述研磨颗粒为氧化硅、氧化铝、氧化锆、氧化铈、氧化锰其中一种。所述特定化学品为能与待研磨薄膜发生反应的化学品。通过调整不同研磨液的化学组成、研磨液中研磨颗粒的大小、特定形状、浓度,可以控制对不同待研磨材料的研磨速率。
在本实施例中,由于所述层间介质层400的材料为氧化硅,所述第一化学机械研磨的第一研磨液为碱溶液或其他合适的溶液,具体为氢氧化钾(KOH)溶液或氢氧化铵(NH4OH)溶液,所述研磨颗粒为氧化铝、氧化铈、氧化硅其中的一种。
请参考图5,对所述替代栅极结构200之间的层间介质层400进行回刻蚀。
所述回刻蚀工艺包括湿法刻蚀或干法刻蚀。其中,所述湿法刻蚀的刻蚀溶液为氢氟酸(HF)溶液。所述干法刻蚀是利用物理和化学机理共同作用的干法刻蚀工艺,由于所述物理和化学机理共同作用的干法刻蚀工艺对氧化硅和氮化硅具有一定的刻蚀选择比,在刻蚀除去一定厚度的层间介质层400的同时,还会刻蚀较少厚度的刻蚀阻挡层300,可减少后续第二化学机械研磨工艺的时间。
所述对层间介质层400进行回刻蚀的厚度范围为使得回刻蚀工艺后形成的层间介质层400的表面与替代栅极结构200的多晶硅栅极220的表面高度相适应,两者的高度差小于或等于即所述层间介质层400的表面比多晶硅栅极220的表面高的距离范围为由于在后续工艺中还要对所述刻蚀阻挡层300、层间介质层400进行化学机械研磨,且为了完全除去多晶硅栅极220表面的刻蚀阻挡层300,通常需要对所述多晶硅栅极220进行过研磨,因此根据第二化学机械研磨工艺对刻蚀阻挡层300、层间介质层400、多晶硅栅极220的研磨速率,调整所述层间介质层400的表面和多晶硅栅极220的表面之间的高度差,使得最终暴露出的多晶硅栅极220表面和层间介质层400表面处于同一平面上。例如,当所述第二化学机械研磨工艺对刻蚀阻挡层300、层间介质层400、多晶硅栅极220的研磨速率选择比为10∶1∶1,所述刻蚀阻挡层300的厚度为利用回刻蚀工艺除去部分厚度的层间介质层使得所述层间介质层400的表面比替代栅极结构200的表面高当利用所述第二化学机械研磨工艺对刻蚀阻挡层300进行研磨直到暴露出多晶硅栅极220,最终形成的层间介质层400和多晶硅栅极220的表面位于同一平面上。由于第二化学机械研磨时只研磨刻蚀阻挡层300,同时以替代栅极结构200和层间介质层400作为研磨停止层,与现有技术只有替代栅极结构作为研磨停止层相比,停止层的面积大大增加,且不同区域的停止层密度相差很小,因此在研磨时对替代栅极结构的高度控制得更好。
请参考图6,对所述替代栅极结构200表面的刻蚀阻挡层300进行第二化学机械研磨,直到暴露出所述替代栅极结构200表面。
由于所述第二化学机械研磨是为了将凸起的所述替代栅极结构200表面的刻蚀阻挡层300进行研磨掉,同时尽量避免对层间介质层400进行研磨,因此,所述第二化学机械研磨工艺对刻蚀阻挡层、层间介质层的研磨速率选择比大于5∶1。由于本领域技术人员可以根据实际制造的产品来选择满足所述研磨速率选择比要求的研磨液,具体的研磨液种类和类型请参考现有技术,在此不作详述。
所述第二化学机械研磨只是对所述替代栅极结构200表面的刻蚀阻挡层300进行研磨,而所述替代栅极结构200表面的刻蚀阻挡层300的尺寸基本相同,在研磨过程中承受的压力基本相同,且所述替代栅极结构200表面的刻蚀阻挡层300周围都没有层间介质层,不会因为层间介质层而影响刻蚀阻挡层300的研磨速率,使得不管是替代栅极结构200密度较大的区域还是替代栅极结构200密度较小的区域的刻蚀阻挡层300的研磨速率都相同,最终研磨后不同区域的替代栅极结构200的高度都相同,最后形成金属栅极的高度也相同。
为了彻底除去所述多晶硅栅极220表面的刻蚀阻挡层300,通常需要对所述多晶硅栅极220进行过研磨,但为了防止所述第二化学机械研磨工艺对层间介质层400过研磨,在所述层间介质层400区域形成凹陷区,所述第二化学机械研磨工艺对层间介质层400、多晶硅栅极220的刻蚀选择比小于2∶1,大于1∶2,优选的,所述第二化学机械研磨工艺对层间介质层400、多晶硅栅极220的刻蚀选择比为1∶1。通过调整所述第二化学机械研磨工艺对层间介质层400、多晶硅栅极220的刻蚀选择比,使得最后所述层间介质层400和多晶硅栅极220的表面处于同一平面上,有利于后续工艺的进行。
在后续工艺中,所述多晶硅栅极220被刻蚀掉,形成沟槽,通过物理气相沉积或金属靶溅射的方法向所述沟槽内填充金属,以形成金属栅电极层,用化学机械研磨法研磨金属栅电极层直至露出层间介质层,形成金属栅极,不同区域的所述金属栅极的高度相同。由于所述刻蚀多晶硅栅极、形成金属栅极的工艺为本领域技术人员的公知技术,在此不作详述。
综上,对所述层间介质层进行第一化学机械研磨,暴露出所述替代栅极结构表面的刻蚀阻挡层后,先对所述替代栅极结构之间的层间介质层进行回刻蚀,使得所述替代栅极结构表面的刻蚀阻挡层周围的层间介质层都被刻蚀掉,不会因为层间介质层而影响刻蚀阻挡层的研磨速率,每个替代栅极结构表面承受的压力都相同,使得不管是替代栅极结构密度较大的区域还是替代栅极结构密度较小的区域的刻蚀阻挡层的研磨速率都相同,研磨后不同区域的替代栅极结构的高度都相同,从而有效的控制了替代栅极结构的高度,最后形成金属栅极的高度也相同。
进一步的,第二化学机械研磨后,所述层间介质层和替代栅极结构的表面位于同一平面,由于第二化学机械研磨时只研磨刻蚀阻挡层,同时以替代栅极结构和层间介质层作为研磨停止层,与现有技术只有替代栅极结构作为研磨停止层相比,停止层的面积大大增加,且不同区域的停止层密度相差很小,因此在研磨时对替代栅极结构的高度控制得更好。
进一步的,所述第二化学机械研磨工艺对刻蚀阻挡层、层间介质层的研磨速率选择比大于5∶1,对层间介质层、多晶硅栅极的研磨速率选择比小于2∶1,大于1∶2,使得在第二化学机械研磨的过程中,不会对所述层间介质层进行过研磨,保证第二化学机械研磨工艺后所述层间介质层和多晶硅栅极的表面处于同一平面上,不会引起凹陷产生。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (15)

1.一种控制替代栅极结构高度的方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面形成有若干替代栅极结构,所述替代栅极结构和半导体衬底表面形成有刻蚀阻挡层,所述刻蚀阻挡层表面形成有层间介质层;
对所述层间介质层进行第一化学机械研磨,直至暴露出所述替代栅极结构表面的刻蚀阻挡层;
在所述第一化学机械研磨后,对所述替代栅极结构之间的层间介质层进行回刻蚀,使得所述层间介质层表面与替代栅极结构表面的高度相适应;
对所述替代栅极结构表面的刻蚀阻挡层进行第二化学机械研磨,直到暴露出所述替代栅极结构表面。
2.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,所述层间介质层回刻蚀的厚度范围为
3.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,所述回刻蚀后的层间介质层的表面与替代栅极结构的表面两者的高度差的范围为小于或等于
4.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,所述回刻蚀的工艺为湿法刻蚀或干法刻蚀。
5.如权利要求4所述的控制替代栅极结构高度的方法,其特征在于,所述湿法刻蚀的溶液为氢氟酸溶液。
6.如权利要求4所述的控制替代栅极结构高度的方法,其特征在于,所述干法刻蚀为利用物理和化学机理共同作用的干法刻蚀工艺。
7.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,第二化学机械研磨后,所述层间介质层和替代栅极结构的表面位于同一平面。
8.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,所述第二化学机械研磨对刻蚀阻挡层和层间介质层的研磨速率选择比大于5:1。
9.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,所述第二化学机械研磨对层间介质层和替代栅极结构的多晶硅栅极的研磨速率选择比小于2:1且大于1:2。
10.如权利要求9所述的控制替代栅极结构高度的方法,其特征在于,所述第二化学机械研磨对层间介质层和替代栅极结构的多晶硅栅极的刻蚀选择比为1:1。
11.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,所述化学机械研磨的研磨液的研磨颗粒包括氧化硅、氧化铝、氧化锆、氧化铈、氧化锰其中一种。
12.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,所述刻蚀阻挡层的材料为氮化硅、氮氧化硅、碳化硅、碳氧化硅其中的一种或几种。
13.如权利要求12所述的控制替代栅极结构高度的方法,其特征在于,所述刻蚀阻挡层的形成工艺为化学气相沉积。
14.如权利要求1所述的控制替代栅极结构高度的方法,其特征在于,所述层间介质层的材料为氧化硅、硼硅玻璃、硼磷硅玻璃、正硅酸乙酯其中一种或几种。
15.如权利要求14所述的控制替代栅极结构高度的方法,其特征在于,所述层间介质层的形成工艺为化学气相沉积。
CN201110382859.XA 2011-11-25 2011-11-25 控制替代栅极结构高度的方法 Active CN103137452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110382859.XA CN103137452B (zh) 2011-11-25 2011-11-25 控制替代栅极结构高度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110382859.XA CN103137452B (zh) 2011-11-25 2011-11-25 控制替代栅极结构高度的方法

Publications (2)

Publication Number Publication Date
CN103137452A CN103137452A (zh) 2013-06-05
CN103137452B true CN103137452B (zh) 2015-10-14

Family

ID=48497106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110382859.XA Active CN103137452B (zh) 2011-11-25 2011-11-25 控制替代栅极结构高度的方法

Country Status (1)

Country Link
CN (1) CN103137452B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701151A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 栅极的形成方法
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN104716035A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 化学机械抛光的方法
CN104979200B (zh) * 2014-04-03 2018-04-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107170678B (zh) * 2016-03-07 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108493159A (zh) * 2018-04-13 2018-09-04 上海华力集成电路制造有限公司 栅极的制造方法
CN111081709B (zh) * 2018-10-22 2022-07-22 华邦电子股份有限公司 非易失性存储器装置的制造方法
CN109461767B (zh) * 2018-10-25 2022-03-29 深圳市金鑫城纸品有限公司 一种超结结构的制作方法
CN111403340B (zh) * 2019-01-03 2023-04-18 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN111599677B (zh) * 2019-02-21 2023-08-01 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN114497035A (zh) * 2020-11-11 2022-05-13 中芯南方集成电路制造有限公司 半导体结构及半导体结构的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456319B1 (ko) * 2000-05-19 2004-11-10 주식회사 하이닉스반도체 폴리머와 산화막의 연마 선택비 차이를 이용한 반도체소자의 게이트 형성 방법
CN1238886C (zh) * 2002-10-28 2006-01-25 南亚科技股份有限公司 介电层回蚀刻方法
CN100475927C (zh) * 2004-04-09 2009-04-08 上海月旭半导体科技有限公司 半导体芯片化学机械研磨剂及其配制方法
US8153526B2 (en) * 2008-08-20 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. High planarizing method for use in a gate last process
US7981801B2 (en) * 2008-09-12 2011-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) method for gate last process

Also Published As

Publication number Publication date
CN103137452A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
CN103137452B (zh) 控制替代栅极结构高度的方法
US11749752B2 (en) Doping profile for strained source/drain region
CN105336688B (zh) 半导体结构的形成方法
CN102487010B (zh) 一种金属栅极及mos晶体管的形成方法
CN102403257B (zh) 改善超级结器件深沟槽刻蚀边界形貌的方法
CN103165429B (zh) 金属栅极形成方法
CN105655286A (zh) 半导体结构的形成方法
CN105225950B (zh) 鳍式场效应晶体管的形成方法、mos晶体管的形成方法
CN102969237B (zh) 形成栅极的方法、平坦化层间介质层的方法
CN104078357A (zh) 鳍式场效应管的形成方法
CN106684030A (zh) 浅沟槽隔离结构的制造方法
CN102760751B (zh) 半导体器件的结构及形成方法
CN105826189A (zh) Ldmos晶体管的形成方法及ldmos晶体管
CN109545676A (zh) 半导体器件栅极高度平坦化方法
CN106158638A (zh) 鳍式场效应晶体管及其形成方法
CN104078346A (zh) 半导体器件的平坦化方法
CN104103586A (zh) 半导体器件的形成方法
CN104412378A (zh) 具有用于无空隙金属前电介质层间隙填充的保形电介质膜的间隔件塑形器形成
US9704738B2 (en) Bulk layer transfer wafer with multiple etch stop layers
CN102332432B (zh) 半导体集成器件制造方法
CN102386084B (zh) 平坦化晶圆表面的方法
CN103295889A (zh) 在鳍形有源区上制备高k金属栅的方法
CN106328523A (zh) 射频横向双扩散mos器件的制作方法
US20190371916A1 (en) Semiconductor structure having metal gate and forming method thereof
CN103531471B (zh) 一种mosfet及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant