CN103295889A - 在鳍形有源区上制备高k金属栅的方法 - Google Patents

在鳍形有源区上制备高k金属栅的方法 Download PDF

Info

Publication number
CN103295889A
CN103295889A CN2013102029940A CN201310202994A CN103295889A CN 103295889 A CN103295889 A CN 103295889A CN 2013102029940 A CN2013102029940 A CN 2013102029940A CN 201310202994 A CN201310202994 A CN 201310202994A CN 103295889 A CN103295889 A CN 103295889A
Authority
CN
China
Prior art keywords
silicon
fin
active area
shaped active
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102029940A
Other languages
English (en)
Other versions
CN103295889B (zh
Inventor
张明华
方精训
严钧华
丁弋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310202994.0A priority Critical patent/CN103295889B/zh
Publication of CN103295889A publication Critical patent/CN103295889A/zh
Application granted granted Critical
Publication of CN103295889B publication Critical patent/CN103295889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了在鳍形有源区上制备高K金属栅的方法，包括：提供一个硅衬底；在硅衬底上沉积一层垫氧化硅层和氮化硅层，在硅衬底中形成鳍形有源区图案，填充氧化硅膜，平坦化氧化硅膜；去除氮化硅层；形成鳍形有源区；在硅衬底上依次沉积栅氧化硅膜和多晶硅薄膜，所述多晶硅薄膜将所述鳍形有源区遮盖住，平坦化所述多晶硅膜的顶部；形成多晶硅伪栅极；在多晶硅伪栅极中填充高K层间介电膜，研磨层间介电膜至多晶硅伪栅极顶部暴露；去除多晶硅伪栅极，在层间介电膜中形成伪栅极沟槽，在伪栅极沟槽中填充栅极金属，研磨栅极金属直至与层间介电质氧化硅平齐，从而形成高K金属栅。本方法适用于后栅集成法制备具有高K金属栅的鳍形场效应晶体管。

Description

在鳍形有源区上制备高K金属栅的方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种在鳍形有源区上制备高K金属栅的方法。
背景技术
随着CMOS器件特征尺寸进入到45nm及以下技术节点，由于高K材料可以通过增加物理厚度来减小栅隧穿电流,降低器件的功耗,金属栅材料可以从根本上摆脱B穿透和多晶硅栅耗尽效应,因此采用高K/金属栅结构代替传统的SiO2/poly结构已成为研究热点。
与此同时，由于鳍形场效应晶体管器件（FinFET）的快速切换时间和高的电流密度，所以，FinFET成为理想的候选结构。FinFET的结构包括：源极、漏极，以及在源极和漏极之间的一个或者多个鳍形栅极。鳍形栅极用于调节在源极和漏极之间的电流。
请参阅图1，图1是常规的FinFET的制作方法的流程示意图，通常，FinFET的制作方法包括：
步骤S01：提供一个硅衬底；通常该硅衬底为绝缘沉底上的硅（silicon-on-insulator,SOI）衬底，该SOI衬底包括底层硅、间氧层和顶层硅。
步骤S02：在硅衬底上沉积一层垫氧化硅层和氮化硅层，经刻蚀，在硅衬底中形成鳍形有源区图案，并在鳍形有源区图案中填充氧化硅膜，平坦化氧化硅膜直至与氮化硅层的表面平齐；通常情况下为：刻蚀氮化硅层、垫氧化硅层和顶层硅，在间氧层上且在氮化硅层、垫氧化硅层和顶层硅中形成有源区图案；在鳍形有源区图案中填充氧化硅膜，将氧化硅膜平坦化直至氧化硅膜的顶部与氮化硅层的表面平齐。
步骤S03：去除氮化硅层；一般采用氢氟酸处理氮化硅层。这里，可以但不限于采用湿法刻蚀去除氮化硅层。
步骤S04：采用湿法刻蚀去除鳍形有源区图案中的部分氧化硅膜，保留一定深度的氧化硅膜，从而形成鳍形有源区。
步骤S05：在硅衬底上依次沉积栅氧化硅膜和多晶硅薄膜，经刻蚀，形成线形多晶硅栅极。
然而，在上述的常规制造方法中，制造出来的栅极结构如图2所示，图2是常规的FinFET的制作方法所制造出的FinFET中的多晶硅栅结构图，其中，包括位于硅衬底201上的鳍形有源区202，位于鳍形有源区202上的多晶硅栅203，位于鳍形有源区202上的部分多晶硅栅极的顶部的高度大于其它部分多晶硅栅极顶部的高度，因此，制备出来的多晶硅栅极203的表面高低不平，从而不能作为后栅集成法的伪栅极来制备高k金属栅晶体管器件的金属栅。
因此，需要改进现有工艺，使FinFET结构能够作为伪栅极适用于后栅集成法制备高k金属栅晶体管器件。
发明内容
为了克服上述问题，本发明旨在提供改进常规FinFET的制造方法，使制造出的FinFET结构能够作为伪栅极适用于后栅集成法制备高K金属栅晶体管器件，达到FinFET的制备方法与后栅集成法相兼容的目的。
本发明提供一种在鳍形有源区上制备高K金属栅的方法，包括：
步骤S01：提供一个硅衬底；
步骤S02：在所述硅衬底上沉积一层垫氧化硅层和氮化硅层，经刻蚀，在所述硅衬底中形成鳍形有源区图案，并在所述鳍形有源区图案中填充氧化硅膜，平坦化所述氧化硅膜的顶部；
步骤S03：去除所述氮化硅层；
步骤S04：采用湿法刻蚀去除所述鳍形有源区图案中的部分氧化硅膜，保留一定深度的氧化硅膜，从而形成鳍形有源区；
步骤S05：在所述硅衬底上依次沉积栅氧化硅膜和多晶硅薄膜，所述多晶硅薄膜将所述鳍形有源区遮盖住，平坦化所述多晶硅膜的顶部；
步骤S06：经光刻和刻蚀，在所述多晶硅膜中形成伪栅极图案，从而形成多晶硅伪栅极；
步骤S07：在所述多晶硅伪栅极中填充高K层间介电膜，研磨所述层间介电膜至所述多晶硅伪栅极顶部暴露；
步骤S08：去除所述多晶硅伪栅极，在所述层间介电膜中形成伪栅极沟槽，在所述伪栅极沟槽中填充栅极金属，研磨所述栅极金属直至所述栅极金属顶部与所述层间介电质氧化硅平齐，从而形成所述高K金属栅。
优选地，所述步骤S05中，位于所述鳍形有源区上的所述多晶硅薄膜的凹陷处的顶部高于所述鳍形有源区的凸起处的顶部。
优选地，所述步骤S05中，所述平坦化后的多晶硅膜的厚度大于500A。
优选地，所述步骤S05中，采用化学机械研磨法对所述多晶硅薄膜的顶部进行平坦化处理。
优选地，所述步骤S07中，所述层间介电膜的材料为介质二氧化硅。
优选地，所述步骤S08中的栅极金属为铝。
优选地，所述步骤S01中，所述硅衬底为SOI衬底，所述SOI衬底包括底层硅、间氧层和顶层硅。
优选地，所述步骤02中，包括刻蚀所述氮化硅层、所述垫氧化硅层和所述顶层硅，在所述间氧层上且在所述氮化硅层、所述垫氧化硅层和所述顶层硅中形成所述鳍形有源区图案。
优选地，步骤S03中，采用氢氟酸去除所述氮化硅层。
优选地，所述的有源区上制备高K金属栅的方法既适用于先高k后栅极集成方法，又适用于后高k后栅极集成方法。
本发明还提供一种具有高K金属栅的鳍形场效应晶体管的方法，其中，所述的具有高K金属栅的鳍形场效应晶体管的高K金属栅采用上述任一方法制备得到。
本发明在鳍形有源区上制备高K金属栅的方法，通过在鳍形有源区上沉积厚度较高的多晶硅薄膜，对多晶硅薄膜的顶部进行平坦化处理后，从而能够经刻蚀形成高度一致的多晶硅伪栅极结构，有利于后续的高K金属栅的制备，也即是可以与后栅集成法相兼容而制备具有高K金属栅的鳍形场效应晶体管器件。
附图说明
图1是常规的FinFET的制作方法的流程示意图
图2是常规的FinFET的制作方法所制造出的FinFET中的多晶硅栅结构图
图3是本发明的一个较佳实施例的在鳍形有源区上制备高K金属栅的方法的流程示意图
图4-12是本发明的上述较佳实施例的在鳍形有源区上制备高K金属栅的方法的各制备步骤所形成的截面结构示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
本发明的在鳍形有源区上制备高K金属栅的方法，与后栅集成法相兼容，可以应用于先高k后栅极集成方法，也可以应用于后高k后栅极集成方法。
以下结合附图3-12，通过具体实施例对本发明的在鳍形有源区上制备高K金属栅的方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、明晰地达到辅助说明本发明实施例的目的。
请参阅图3，图3是本发明的一个较佳实施例的在鳍形有源区上制备高K金属栅的方法的流程示意图。本发明的在鳍形有源区上制备高K金属栅的方法包括：
步骤S01：请参阅图4，提供一个硅衬底1；在本发明的本实施例中，硅衬底可以为绝缘衬底上的硅（silicon-on-insulator,SOI）衬底1，SOI衬底1包括底层硅101、间氧层102和顶层硅103，间氧层102的材料可以是氧化硅，但这不用于限制本发明的范围。
步骤S02：请参阅图5，在硅衬底1上沉积一层垫氧化硅层104和氮化硅层105，经刻蚀，在硅衬底1中形成鳍形有源区图案，并在鳍形有源区图案中填充氧化硅膜106，平坦化氧化硅膜106的顶部；具体的，本发明的本实施例中，所采用的刻蚀方法可以但不限于为等离子体干法刻蚀，针对SOI衬底1而言，包括刻蚀氮化硅层105、垫氧化硅层104和顶层硅103，刻蚀停止在间氧层102上，且在氮化硅层105、垫氧化硅层104和顶层硅103中形成鳍形有源区图案；这里可以采用化学机械平坦法对氧化硅膜106的顶部进行平坦化处理。
步骤S03：请参阅图6，去除氮化硅层105；具体的，本发明的本实施例中，可以采用氢氟酸对氮化硅层105进行处理，从而去除氮化硅层105。在此过程中，填充在鳍形有源区图案中的氧化硅膜106也被部分刻蚀，去除氮化硅层105之后，氧化硅膜106的顶部与垫氧化硅层104的表面齐平或略低于垫氧化硅层104的表面。
步骤S04：请参阅图7，采用湿法刻蚀去除鳍形有源区图案中的部分氧化硅膜106，保留一定深度的氧化硅膜106，从而形成鳍形有源区；具体的，本发明的本实施例中，在湿法刻蚀去除鳍形有源区图案中的部分氧化硅膜106的时候，由于刻蚀方向是向下进行，在此过程中，由于垫氧化硅层104、顶层硅103和氧化硅膜106的刻蚀选择比不同，垫氧化硅层104随着氧化硅膜的去除也一起去除掉，而顶层硅103不受到影响，这样，刻蚀到一定的深度之后，在鳍形有源区图案中的部分氧化硅膜106被去除，只留下一定深度的部分氧化硅膜106，所保留的氧化硅膜106的深度可以根据实际的工艺需要来设定，本发明对比不作任何限制。
步骤S05：请参阅图8和图9，在硅衬底1上依次沉积栅氧化硅膜和多晶硅薄膜107，多晶硅薄膜107将所述鳍形有源区遮盖住，平坦化多晶硅膜107的顶部；具体的，本发明的本实施例中，可以但不限于采用化学气相沉积法来沉积栅氧化硅膜和多晶硅薄膜107，其中，如图8所示，平坦化前的位于鳍形有源区上的多晶硅薄膜107的凹陷处的顶部高于鳍形有源区的凸起处的顶部，以确保多晶硅薄膜107有足够的厚度来完成后续的平坦化过程，而且不至于露出鳍形有源区的顶部；在本实施例中，如图9所示，采用化学机械研磨法对多晶硅薄膜107的顶部进行平坦化处理，较佳的，平坦化后的多晶硅膜107的厚度大于500A。
步骤S06：请参阅图10，图10是沿图9中的AA’方向的界面结构示意图，经光刻和刻蚀，在多晶硅膜107中形成伪栅极图案，从而形成多晶硅伪栅极；本实施例中，采用的刻蚀方法可以为干法刻蚀。这里，由于上一步骤已经对多晶硅薄膜107进行过平坦化处理，那么，经刻蚀后，得到的是高度一致的伪栅极，也即是在鳍形有源区的伪栅极和其它部位的伪栅极的顶部相齐平，这样就能够采用后栅集成法进行后续的金属栅极的制作，使FinFET结构与后栅极集成法制备高K金属栅相兼容。
步骤S07：请参阅图11，在多晶硅伪栅极中填充高K层间介电膜108，研磨层间介电膜108至多晶硅伪栅极顶部暴露；具体的，本实施例中，可以先进行一系列的掺杂处理、侧墙形成等工艺，然后在多晶硅伪栅极中填充层间介电膜108，层间介电膜108的材料可以为介质氧化硅，可以采用化学机械研磨法对层间介电膜108进行研磨，直至多晶硅伪栅极的顶部暴露出来。
步骤S08：请参阅图12，去除多晶硅伪栅极，在层间介电膜108中形成伪栅极沟槽，在伪栅极沟槽中填充栅极金属109，研磨栅极金属109直至栅极金属109顶部与层间介电膜108平齐，从而形成高K金属栅；具体的，本实施例中，可以但不限于采用等离子体干法刻蚀、或湿法刻蚀去除多晶硅伪栅极，这样会在层间介质氧化硅中留下伪栅极沟槽，然后在伪栅极沟槽中填充栅极金属109，栅极金属可以是铝等，可以采用化学机械研磨法研磨栅极金属109顶部，直至栅极金属109顶部与层间介质氧化硅的顶部平齐，即完成高K金属栅的制备，在鳍形有源区上形成了高K金属栅。
高K金属栅形成后可以进行电极的引出等，从而制备出具有高K金属栅的鳍形场效应晶体管器件。
本发明的在鳍形有源区上制备高K金属栅的方法，通过在鳍形有源区上沉积厚度较高的多晶硅薄膜，对多晶硅薄膜的顶部进行平坦化处理后，从而能够经刻蚀形成高度一致的多晶硅伪栅极结构，有利于后续的高K金属栅的制备，也即是可以与后栅集成法相兼容而制备具有高K金属栅的鳍形场效应晶体管器件。
以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (11)

1.一种在鳍形有源区上制备高K金属栅的方法，其特征在于，包括：
步骤S01：提供一个硅衬底；
步骤S02：在所述硅衬底上沉积一层垫氧化硅层和氮化硅层，经刻蚀，在所述硅衬底中形成鳍形有源区图案，并在所述鳍形有源区图案中填充氧化硅膜，平坦化所述氧化硅膜的顶部；
步骤S03：去除所述氮化硅层；
步骤S04：采用湿法刻蚀去除所述鳍形有源区图案中的部分氧化硅膜，保留一定深度的氧化硅膜，从而形成鳍形有源区；
步骤S05：在所述硅衬底上依次沉积栅氧化硅膜和多晶硅薄膜，所述多晶硅薄膜将所述鳍形有源区遮盖住，平坦化所述多晶硅膜的顶部；
步骤S06：经光刻和刻蚀，在所述多晶硅膜中形成伪栅极图案，从而形成多晶硅伪栅极；
步骤S07：在所述多晶硅伪栅极中填充高K层间介电膜，研磨所述层间介电膜至所述多晶硅伪栅极顶部暴露；
步骤S08：去除所述多晶硅伪栅极，在所述层间介电膜中形成伪栅极沟槽，在所述伪栅极沟槽中填充栅极金属，研磨所述栅极金属直至所述栅极金属顶部与所述层间介电质氧化硅平齐，从而形成所述高K金属栅。
2.根据权利要求1所述的方法，其特征在于，所述步骤S05中，位于所述鳍形有源区上的所述多晶硅薄膜的凹陷处的顶部高于所述鳍形有源区的凸起处的顶部。
3.根据权利要求1所述的方法，其特征在于，所述步骤S05中，所述平坦化后的多晶硅膜的厚度大于500A。
4.根据权利要求1所述的方法，其特征在于，所述步骤S05中，采用化学机械研磨法对所述多晶硅薄膜的顶部进行平坦化处理。
5.根据权利要求1所述的方法，其特征在于，所述步骤S07中，所述层间介电膜的材料为介质二氧化硅。
6.根据权利要求1所述的方法，其特征在于，所述步骤S08中的栅极金属为铝。
7.根据权利要求1所述的方法，其特征在于，所述步骤S01中，所述硅衬底为SOI硅衬底，所述SOI硅衬底包括底层硅、间氧层和顶层硅。
8.根据权利要求7所述的方法，其特征在于，所述步骤02中，包括刻蚀所述氮化硅层、所述垫氧化硅层和所述顶层硅，在所述间氧层上且在所述氮化硅层、所述垫氧化硅层和所述顶层硅中形成所述鳍形有源区图案。
9.根据权利要求1所述的方法，其特征在于，步骤S03中，采用氢氟酸去除所述氮化硅层。
10.根据权利要求1-9所述的方法，其特征在于，所述的有源区上制备高K金属栅的方法既适用于先高k后栅极集成方法，又适用于后高k后栅极集成方法。
11.根据权利要求1-9所述的方法，其特征在于，所述的方法用于制备具有高K金属栅的鳍形场效应晶体管。
CN201310202994.0A 2013-05-28 2013-05-28 在鳍形有源区上制备高k金属栅的方法 Active CN103295889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310202994.0A CN103295889B (zh) 2013-05-28 2013-05-28 在鳍形有源区上制备高k金属栅的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310202994.0A CN103295889B (zh) 2013-05-28 2013-05-28 在鳍形有源区上制备高k金属栅的方法

Publications (2)

Publication Number Publication Date
CN103295889A true CN103295889A (zh) 2013-09-11
CN103295889B CN103295889B (zh) 2016-03-02

Family

ID=49096570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310202994.0A Active CN103295889B (zh) 2013-05-28 2013-05-28 在鳍形有源区上制备高k金属栅的方法

Country Status (1)

Country Link
CN (1) CN103295889B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105439078A (zh) * 2014-08-08 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN105575786A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105990232A (zh) * 2015-03-17 2016-10-05 三星电子株式会社 半导体器件和制造半导体器件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126335A1 (en) * 2009-03-17 2012-05-24 International Business Machines Corporation Method and structure for gate height scaling with high-k/metal gate technology
CN102751187A (zh) * 2011-04-20 2012-10-24 中芯国际集成电路制造(上海)有限公司 抛光方法以及栅极的形成方法
CN102810476A (zh) * 2011-05-31 2012-12-05 中国科学院微电子研究所 鳍式场效应晶体管的制造方法
CN102810492A (zh) * 2011-06-03 2012-12-05 中国科学院微电子研究所 金属栅cmp后的制程监控方法
US20130049142A1 (en) * 2011-08-26 2013-02-28 Globalfoundries Inc. Transistor with reduced parasitic capacitance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126335A1 (en) * 2009-03-17 2012-05-24 International Business Machines Corporation Method and structure for gate height scaling with high-k/metal gate technology
CN102751187A (zh) * 2011-04-20 2012-10-24 中芯国际集成电路制造(上海)有限公司 抛光方法以及栅极的形成方法
CN102810476A (zh) * 2011-05-31 2012-12-05 中国科学院微电子研究所 鳍式场效应晶体管的制造方法
CN102810492A (zh) * 2011-06-03 2012-12-05 中国科学院微电子研究所 金属栅cmp后的制程监控方法
US20130049142A1 (en) * 2011-08-26 2013-02-28 Globalfoundries Inc. Transistor with reduced parasitic capacitance

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
R.ARGHAVANI ET AL: ""高k材料金属栅电极迈向大规模量产"", 《集成电路应用》 *
李越等: ""金属栅/高k基FinFET研究进展"", 《微纳电子技术》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105439078A (zh) * 2014-08-08 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN105439078B (zh) * 2014-08-08 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN105575786A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105575786B (zh) * 2014-10-13 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105990232A (zh) * 2015-03-17 2016-10-05 三星电子株式会社 半导体器件和制造半导体器件的方法
CN105990232B (zh) * 2015-03-17 2021-04-23 三星电子株式会社 半导体器件和制造半导体器件的方法

Also Published As

Publication number Publication date
CN103295889B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
US9190486B2 (en) Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
US8513078B2 (en) Structure and method for fabricating fin devices
TW408424B (en) Semiconductor device with silicon replacing structure on the insulated layer and the manufacture method thereof
CN101908506B (zh) 半导体装置及其制造方法
US7335932B2 (en) Planar dual-gate field effect transistors (FETs)
US8455859B2 (en) Strained structure of semiconductor device
CN102487010B (zh) 一种金属栅极及mos晶体管的形成方法
CN103943499A (zh) 鳍式场效应晶体管的形成方法
TW201017733A (en) Semiconductor device having metal gate stack and fabrication method thereof
TW201013838A (en) Method of forming finned semiconductor devices with trench isolation
CN103390644A (zh) 半导体器件及其制造方法
US20110147810A1 (en) Method of fabricating strained structure in semiconductor device
CN103390556B (zh) 半导体器件制造方法
WO2011066747A1 (zh) 半导体器件及其形成方法
JP2009027002A5 (zh)
TW201711135A (zh) 半導體元件及其製作方法
US20160247726A1 (en) Method for fabricating a quasi-soi source-drain multi-gate device
CN105810729A (zh) 鳍式场效应晶体管及其制造方法
CN103295889A (zh) 在鳍形有源区上制备高k金属栅的方法
US9911820B2 (en) Method for fabrication of a field-effect with reduced stray capacitance
TW201338167A (zh) 半導體裝置及其製造方法
CN106328501B (zh) 半导体器件的制造方法
CN104183500A (zh) 在FinFET器件上形成离子注入侧墙保护层的方法
CN105336624B (zh) 鳍式场效应晶体管及其假栅的制造方法
CN105702680B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant