CN104701151A - 栅极的形成方法 - Google Patents
栅极的形成方法 Download PDFInfo
- Publication number
- CN104701151A CN104701151A CN201310655106.0A CN201310655106A CN104701151A CN 104701151 A CN104701151 A CN 104701151A CN 201310655106 A CN201310655106 A CN 201310655106A CN 104701151 A CN104701151 A CN 104701151A
- Authority
- CN
- China
- Prior art keywords
- grid
- area
- interlayer dielectric
- dielectric layer
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 116
- 239000011229 interlayer Substances 0.000 claims description 56
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 150000004767 nitrides Chemical group 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 59
- 235000012239 silicon dioxide Nutrition 0.000 description 29
- 239000000377 silicon dioxide Substances 0.000 description 29
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种栅极的形成方法，包括：提供衬底并设置第一区域以及第二区域；在衬底上分别形成第一栅极、蚀刻停止层以及层间介质层；进行第一平坦化处理，以露出第一区域的第一栅极，以及第二区域的蚀刻停止层；去除露出的蚀刻停止层直至露出第二区域的第一栅极；去除第一区域以及第二区域的第一栅极；在所述第一区域以及第二区域中第一栅极的位置处形成第二栅极。本发明具有以下优点：通过使残留在栅极上的蚀刻停止层暴露出，并选择性的去除所述蚀刻停止层，以将被残留的蚀刻停止层遮挡的栅极暴露出来，方便后续去除所述栅极的步骤的进行。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种栅极的形成方法。
背景技术
在晶体管的高K介质/后金属栅工程中，一般采用后栅工艺形成金属栅极。根据现有后栅工艺，先形成伪栅结构，再去除其中的伪栅，在去除伪栅产生的开口中形成金属栅极。
然而，去除伪栅的过程中，容易出现伪栅无法完全去除而产生残留的问题。这些残留的材料影响了后续金属栅极的形成，进而影响整个半导体制造工艺的流程。
所以，如何更完全地去除伪栅成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是提供一种栅极的形成方法，能减少去除伪栅时去除不尽而产生残留的问题。
为了解决所述技术问题，本发明提供一种栅极的形成方法，包括：
提供衬底，在所述衬底上设置第一区域以及第二区域；
在所述第一区域以及第二区域的衬底上分别形成第一栅极，所述第一区域的第一栅极高于所述第二区域的第一栅极；
在所述第一区域以及第二区域的衬底以及第一栅极上形成蚀刻停止层；
在所述蚀刻停止层上形成层间介质层；
对所述层间介质层进行第一平坦化处理，以露出所述第一区域的第一栅极，以及第二区域的蚀刻停止层；
去除露出的蚀刻停止层直至露出第二区域的第一栅极；
去除第一区域以及第二区域的第一栅极；
在所述第一区域以及第二区域中第一栅极的位置处形成第二栅极。
可选的，选择性去除露出的蚀刻停止层的步骤之后还包括以下步骤：
使所述第一区域以及第二区域的第一栅极周围的蚀刻停止层在垂直于衬底方向上的高度相同；
去除部分层间介质层，使所述层间介质层与所述第二区域的第一栅极的顶面相齐平。
可选的，在去除部分层间介质层的步骤中，采用干法蚀刻去除所述层间介质层。
可选的，去除部分层间介质层的步骤中：对层间介质层的去除速率和对蚀刻停止层的去除速率之比在5:1至30:1的范围。
可选的，所述第一区域以及第二区域分别为NMOS区域以及PMOS区域，在形成第一栅极的步骤之后，形成蚀刻停止层的步骤之前，还包括以下步骤：
在所述第一区域以及第二区域的衬底中分别形成源区和漏区，在形成源区与漏区的步骤中，在所述PMOS区域形成锗硅源区以及锗硅漏区。
可选的，在形成蚀刻停止层的步骤中，所述蚀刻停止层为氮化硅蚀刻停止层。
可选的，在形成层间介质层的步骤之后，在第一平坦化的步骤之前，还包括以下分步骤：
对所述层间介质层进行离子掺杂，以在所述层间介质层表面形成掺杂层。
可选的，采用碳离子或者氮离子对所述层间介质层进行掺杂。
可选的，在去除部分蚀刻停止层的步骤中，采用选择性蚀刻去除所述部分蚀刻停止层。
可选的，选择性蚀刻中蚀刻剂为磷酸溶液。
可选的，所述磷酸溶液对所述蚀刻停止层的去除速率和对第一区域的第一栅极去除速率之比在5：1至20：1之间。
可选的，所述磷酸溶液对所述蚀刻停止层的去除速率和对第一区域的第一栅极去除速率之比为10：1。
可选的，在去除第一栅极的步骤中，采用氢氟酸溶液去除所述第一栅极。可选的，在形成第二栅极的步骤中，包括以下步骤：
采用高K材料形成栅极垫层；
在所述栅极垫层上形成金属栅极，所述栅极与所述栅极垫层形成所述第二栅极。
可选的，在形成栅极垫层的步骤之后，在形成金属栅极的步骤之前，还包括以下分步骤：
对第一区域以及第二区域的所述层间介质层表面进行第二平坦化处理。可选的，所述第一平坦化处理以及第二平坦化处理均为化学机械研磨。与现有技术相比，本发明的技术方案具有以下优点：
通过使残留在栅极上的蚀刻停止层暴露出，并去除所述蚀刻停止层，以将被残留的蚀刻停止层遮挡的栅极暴露出来，方便后续去除所述栅极的步骤的进行。
进一步，在形成层间介质层的之后，对所述层间介质层进行离子掺杂，以在所述层间介质层表面形成掺杂层，可以在后续的去除所述第一栅极的步骤中减少层间介质层的损耗。
进一步，采用选择性蚀刻去除所述蚀刻停止层，能够在去除部分蚀刻停止层的同时减小对周围器件的影响。
进一步，对层间介质层的去除速率和对蚀刻停止层的去除速率之比在5:1至30:1的范围内，能够在去除层间介质层的同时减小对周围器件的损伤。
附图说明
图1是本发明栅极的形成方法一实施例的流程示意图；
图2至图9是图1在各个步骤中半导体器件的结构示意图。
具体实施方式
为了获得去除伪栅时残留产生的原因，分析形成栅极的过程。
在晶圆的不同区域上的栅极高度可能不同。使得在后续进行平坦化的过程中，平坦化将停止于较高的栅极上方（平坦化步骤在检测到栅极时停止），而高度较低的栅极上方仍留有部分蚀刻停止层材料，这些蚀刻停止层材料阻挡了伪栅去除的工艺而造成了残留问题。
为此，本发明提供一种栅极的形成方法，能够将晶圆上不同区域中栅极均暴露出来，进而方便后续对伪栅的去除。
参考图1，本发明栅极的形成方法一实施例的流程示意图。本实施例以PMOS区域以及NMOS区域为例，包括：
步骤S1，提供衬底，在所述衬底上设置NMOS区域以及PMOS区域；
步骤S2，在所述NMOS区域以及PMOS区域的衬底上分别形成伪栅，所述NMOS区域的伪栅高度高于所述PMOS区域的伪栅；
步骤S3，在所述NMOS区域以及PMOS区域的衬底以及伪栅上形成氮化硅蚀刻停止层；
步骤S4，在所述氮化硅蚀刻停止层上形成二氧化硅层间介质层；
步骤S5，对所述二氧化硅层间介质层进行第一化学机械研磨处理，以露出所述NMOS区域的伪栅，以及PMOS区域的氮化硅蚀刻停止层；
步骤S6，去除部分露出的氮化硅蚀刻停止层直至露出PMOS区域的伪栅，使所述NMOS区域以及PMOS区域的伪栅周围的氮化硅蚀刻停止层在垂直于衬底方向上的高度相同，并使PMOS区域的伪栅露出；
步骤S7，去除部分二氧化硅层间介质层，使所述二氧化硅层间介质层与所述PMOS区域的伪栅的顶面相齐平；
步骤S8，去除NMOS区域以及PMOS区域的伪栅；
步骤S9，在所述NMOS区域以及PMOS区域中伪栅的位置处形成高K金属栅极。
本实施例采用后栅工艺形成CMOS器件。通过上述步骤，使PMOS区域的氮化硅蚀刻停止层暴露出，并选择性的去除在PMOS区域上的部分氮化硅蚀刻停止层，以暴露出PMOS区域的伪栅。从而便于后续去除NMOS区域以及PMOS区域的步骤的进行。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
参考图2，执行步骤S1，提供衬底100，在所述衬底100上设置NMOS区域以及PMOS区域。
上述NMOS区域以及PMOS区域之间通过隔离区域101隔离，上述隔离区域在本实施例中为STI浅沟槽隔离，但是本发明对此并不做限定。
本实施例以CMOS为例，上述步骤S1为本领域的常用技术手段，本发明对此不做赘述也不作任何限定。
执行步骤S2，在所述NMOS区域以及PMOS区域的衬底100上分别形成伪栅110以及120。在本实施例中所述伪栅110以及120采用多晶硅作为材料。但是，本发明对此不做限制。
在所述NMOS区域以及PMOS区域的衬底100中分别形成源区和漏区102（本图中仅示出了PMOS区域的源区以及漏区）。
在本实施例中，所述PMOS区域中的源区以及漏区102为锗硅源区以及漏区，但是本发明对此并不限定。
需要说明的是，在本步骤S2中，通常需要将NMOS区域用掩模如光刻胶等覆盖，同时暴露出PMOS区域的衬底100，然后采用刻蚀的方法在所述部分的衬底中形成沟槽（本实施例的锗硅源区以及漏区101需要形成∑型沟槽）。在此过程中，PMOS区域的伪栅120不可避免地会受到一定程度的影响。
另一方面，在分别形成NMOS区域以及PMOS区域的沟槽的过程中，由于形成的沟槽的结构、蚀刻工艺不同，也会使NMOS区域以及PMOS区域的伪栅110以及120之间的产生高度差。通常情况下，NMOS区域的伪栅110的高度会略大于PMOS区域的伪栅120的高度。
一般的，NMOS区域的伪栅110的高度与PMOS区域的伪栅120的高度的高度差在7至8纳米左右。
另外，在本实施例中，在分别形成NMOS区域以及PMOS区域的伪栅110以及120时，还分别形成对应于所述伪栅110以及120的侧墙111以及121。但是本发明对此不做限定。
执行步骤S3，在所述NMOS区域以及PMOS区域的衬底100以及伪栅110以及120上形成氮化硅蚀刻停止层200。
本步骤为本领域常用技术手段，本发明不做赘述，同时，氮化硅仅为本实施例中所采用的作为蚀刻停止层的材料，在本发明的其他实施例中，也可以采用其他现有技术中常用的材料形成所述蚀刻停止层，本发明对此不作限制。
在本实施例中，所述氮化硅蚀刻停止层200的厚度在10纳米左右，但是本发明对比不作任何限制。
由于在之前的步骤中形成的伪栅110与伪栅120之间存在高度差（伪栅110高于所述伪栅120），在形成所述氮化硅蚀刻停止层200后，所述氮化硅蚀刻停止层200在伪栅110与伪栅120顶面上的高度也不同。
继续参考图2，执行步骤S4，在所述氮化硅蚀刻停止层200上形成二氧化硅层间介质层300。
本发明在本实施例中采用二氧化硅形成所述层间介质层，但是本发明对此不作限定，还可以采用其它现有技术中常用的材料形成所述层间介质层。
参考图3，在本实施例中，在形成所述二氧化硅层间介质层300后，还包括：
对所述二氧化硅层间介质层300进行离子50掺杂，以在二氧化硅层间介质层300表面形成掺杂层（图3中未示出所述掺杂层）。
这样的好处在于，将原本的二氧化硅层间介质层300的表面变得较为致密。其原因在于，在后续的去除伪栅110以及120的步骤中，采用的蚀刻剂也将对所述二氧化硅层间介质层300产生一定的影响，所述二氧化硅层间介质层300会有一定的损耗（loss）。
而将所述二氧化硅层间介质层300的表面变得致密后，能够较好的抵挡上述蚀刻剂的影响，尽量减小二氧化硅层间介质层300的损耗。
在本实施例中，采用碳离子或者氮离子进行掺杂，以在所述二氧化硅层间介质层300的表面形成更为致密的碳掺杂二氧化硅层或者氮掺杂二氧化硅层，所述这两种掺杂层均能够较好的抵挡伪栅的刻蚀剂的影响。
对二氧化硅层间介质层300进行离子50掺杂仅为本实施例中的一个优化方案，本发明对是否要执行此分步骤不做限定，同时，对采用何种离子进行掺杂也不做任何不做限定。
参考图4，执行步骤S5，对所述二氧化硅层间介质层300进行第一化学机械研磨处理，以露出所述NMOS区域的伪栅110（在本实施例中还包括伪栅110侧壁的侧墙111），以及PMOS区域的氮化硅蚀刻停止层200。
此步骤的目的在于将NMOS区域以及PMOS区域的部分氮化硅蚀刻停止层200暴露出，以为后续的去除这部分暴露出的氮化硅蚀刻停止层200提供条件。
参考图5，执行步骤S6，选择性去除部分露出的氮化硅蚀刻停止层200直至PMOS区域的伪栅120露出，使所述NMOS区域以及PMOS区域的伪栅110以及120周围的氮化硅蚀刻停止层200在垂直于衬底100方向上的高度相同，并使PMOS区域的伪栅120露出。
本步骤S6中选择性去除部分露出的氮化硅蚀刻停止层200的目的在于通过选择性刻蚀，去除PMOS区域的部分氮化硅蚀刻停止层200去除，并将所述伪栅120露出，以便于在后续的步骤中同时去除NMOS区域、PMOS区域的伪栅110以及120。
此外，本步骤S6的目的还在于使PMOS区域中伪栅120周围的氮化硅蚀刻停止层在被蚀刻后的高度与所述伪栅120大致相同，并使NMOS区域的伪栅110周围的氮化硅蚀刻停止层的高度与PMOS区域的伪栅120大致相同，也就是说，伪栅110周围的氮化硅蚀刻停止层的高度与伪栅120周围的氮化硅蚀刻停止层的高度大致相等，有利于在后续形成高K金属栅极的步骤中，在NMOS区域以及PMOS区域形成高度大致相同的高K金属栅极。
在本实施例中，采用选择性刻蚀去除所述的部分氮化硅蚀刻停止层200，这样的好处在于，能够减小对周围器件的影响，且不必形成保护周围器件的掩模。
如果蚀刻剂的选择比过小，将对周围的器件（如NMOS区域的伪栅110）造成较大影响；如果选择比过大，可能影响对所述氮化硅蚀刻停止层200的刻蚀速率。
故本实施例中采用磷酸溶液作为蚀刻剂，且所述磷酸溶液对所述氮化硅蚀刻停止层200的去除速率对NMOS区域的伪栅110去除速率之比在5：1至20：1之间。
进一步，优选的氮化硅蚀刻停止层200对伪栅110的选择比为10：1。
参考图6，执行步骤S7，去除部分二氧化硅层间介质层300，使所述二氧化硅层间介质层300与所述PMOS区域的伪栅120的顶面相齐平。
本步骤S7的目的在于，使二氧化硅层间介质层300以及氮化硅蚀刻停止层200在露出的部分均相互齐平，以便在后续形成高K金属栅极的步骤中，以所述二氧化硅层间介质层300作为平坦化的停止层。
在本实施例中，采用干法蚀刻去除部分二氧化硅层间介质层300，这样的好处在于，干法蚀刻具有较高的选择比，能够在去除所述二氧化硅层间介质层300的同时减小对周围器件的影响。
在本实施例中，采用选择比在5:1至30:1的蚀刻气体，以较好的去除部分二氧化硅层间介质层300。
参考图7，执行步骤S8，去除NMOS区域以及PMOS区域的伪栅110以及120。
此步骤的目的在于去除所述伪栅110以及120，以在伪栅110以及120所在位置形成空间10，为后续步骤中形成高K金属栅极提供条件。
由于本实施例中采用多晶硅形成所述伪栅110以及120，所以，在本实施例中采用氢氟酸溶液去除所述伪栅110以及120。
此外，本步骤S8为本领域常用技术手段，本文在此不作赘述。
参考图8以及图9，执行步骤S9，在所述NMOS区域以及PMOS区域形成高K金属栅极400（高K金属栅极400见图9）。
在本步骤S9中，包括以下分步骤：
步骤S101，在所述NMOS区域以及PMOS区域的二氧化硅层间介质层300以及去除伪栅110以及120后形成的空间10内形成高K栅极垫层（图中未示出）；
步骤S102，在所述高K栅极垫层上形成金属层401；所述金属层401用于形成所述高K金属栅极400。
步骤S103，对所述金属层401进行第二化学机械研磨处理（还包括本实施例中形成的高K栅极垫层），以形成所述高K金属栅极400。
在本实施例中，所述第二化学机械研磨处理以所述二氧化硅层间介质层300为平坦化的停止层。
由于所述二氧化硅层间介质层300的顶面与氮化硅蚀刻停止层200的顶面在NMOS区域以及PMOS区域均大致齐平，所以，在NMOS区域以及PMOS区域形成的栅极400的高度也相等。
此外，这种栅极的高度不同的现象不仅仅发生于PMOS区域以及NMOS区域之间，因此去除栅极时产生残留的问题也不仅仅发生于PMOS区域以及NMOS区域之间。
一方面，这种现象还可能发生于同一晶圆的不同区域之间，其原因在于，在晶圆的不同区域的半导体器件密度可能不同，在半导体器件的制作过程中，蚀刻剂对于晶圆上不同半导体器件密度的区域的蚀刻速率也不同，通常情况下，半导体器件密度较大的区域的栅极的消耗（loss）速率将小于半导体器件密度较小的区域的消耗速率。
另一方面，在现有的制造过程中，有时因工艺需要，晶圆上会存在非器件区域（既不是PMOS区域，也不是NMOS区域），这些区域上形成有栅极，但是在后续的工艺中不需要制作源区或者漏区。在这些非器件区域上形成的栅极由于不需要制作源区或者漏区，相应的也基本不会受到影响，所以，该非器件区域的栅极高度也与形成有半导体器件的区域中的栅极高度不相同。
所以，本发明所述的第一区域以及第二区域并不局限于上述实施例中的NMOS区域以及PMOS区域，在本发明的其他实施例中，所述第一区域一块晶圆上半导体器件布置密度较大的区域；所述第二区域还可以是半导体器件布置密度较小的区域。
为了减少所述第一区域和第二区域去除栅极时残留的问题，可以所述第一区域和第二区域采用与图2至图9所示实施例类似的栅极的方法。本领域技术可以根据上述实施例进行相应地修改、变形和替换。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种栅极的形成方法，其特征在于，包括：
提供衬底，在所述衬底上设置第一区域以及第二区域；
在所述第一区域以及第二区域的衬底上分别形成第一栅极，所述第一区域的第一栅极高于所述第二区域的第一栅极；
在所述第一区域以及第二区域的衬底以及第一栅极上形成蚀刻停止层；在所述蚀刻停止层上形成层间介质层；
对所述层间介质层进行第一平坦化处理，以露出所述第一区域的第一栅极，以及第二区域的蚀刻停止层；
去除露出的蚀刻停止层直至露出第二区域的第一栅极；
去除第一区域以及第二区域的第一栅极；
在所述第一区域以及第二区域中第一栅极的位置处形成第二栅极。
2.如权利要求1所述的栅极的形成方法，其特征在于，选择性去除露出的蚀刻停止层的步骤之后还包括以下步骤：
使所述第一区域以及第二区域的第一栅极周围的蚀刻停止层在垂直于衬底方向上的高度相同；
去除部分层间介质层，使所述层间介质层与所述第二区域的第一栅极的顶面相齐平。
3.如权利要求2所述的栅极的形成方法，其特征在于，在去除部分层间介质层的步骤中，采用干法蚀刻去除所述层间介质层。
4.如权利要求3所述的栅极的形成方法，其特征在于，去除部分层间介质层的步骤中：对层间介质层的去除速率和对蚀刻停止层的去除速率之比在5:1至30:1的范围。
5.如权利要求1所述的栅极的形成方法，其特征在于，所述第一区域以及第二区域分别为NMOS区域以及PMOS区域，在形成第一栅极的步骤之后，形成蚀刻停止层的步骤之前，还包括以下步骤：
在所述第一区域以及第二区域的衬底中分别形成源区和漏区，在形成源区与漏区的步骤中，在所述PMOS区域形成锗硅源区以及锗硅漏区。
6.如权利要求1所述的栅极的形成方法，其特征在于，在形成蚀刻停止层的步骤中，所述蚀刻停止层为氮化硅蚀刻停止层。
7.如权利要求1所述的栅极的形成方法，其特征在于，在形成层间介质层的步骤之后，在第一平坦化的步骤之前，还包括以下分步骤：
对所述层间介质层进行离子掺杂，以在所述层间介质层表面形成掺杂层。
8.如权利要求7所述的栅极的形成方法，其特征在于，采用碳离子或者氮离子对所述层间介质层进行掺杂。
9.如权利要求1所述的栅极的形成方法，其特征在于，在去除部分蚀刻停止层的步骤中，采用选择性蚀刻去除所述部分蚀刻停止层。
10.如权利要求9所述的栅极的形成方法，其特征在于，选择性蚀刻中蚀刻剂为磷酸溶液。
11.如权利要求10所述的栅极的形成方法，其特征在于，所述磷酸溶液对所述蚀刻停止层的去除速率和对第一区域的第一栅极去除速率之比在5：1至20：1之间。
12.如权利要求10所述的栅极的形成方法，其特征在于，所述磷酸溶液对所述蚀刻停止层的去除速率和对第一区域的第一栅极去除速率之比为10：1。
13.如权利要求1所述的栅极的形成方法，其特征在于，在去除第一栅极的步骤中，采用氢氟酸溶液去除所述第一栅极。
14.如权利要求1所述的栅极的形成方法，其特征在于，在形成第二栅极的步骤中，包括以下步骤：
采用高K材料形成栅极垫层；
在所述栅极垫层上形成金属栅极，所述栅极与所述栅极垫层形成所述第二栅极。
15.如权利要求14所述的栅极的形成方法，其特征在于，在形成栅极垫层的步骤之后，在形成金属栅极的步骤之前，还包括以下分步骤：
对第一区域以及第二区域的所述层间介质层表面进行第二平坦化处理。
16.如权利要求1或15所述的栅极的形成方法，其特征在于，所述第一平坦化处理以及第二平坦化处理均为化学机械研磨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310655106.0A CN104701151A (zh) | 2013-12-05 | 2013-12-05 | 栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310655106.0A CN104701151A (zh) | 2013-12-05 | 2013-12-05 | 栅极的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104701151A true CN104701151A (zh) | 2015-06-10 |
Family
ID=53348152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310655106.0A Pending CN104701151A (zh) | 2013-12-05 | 2013-12-05 | 栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104701151A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785323A (zh) * | 2017-09-26 | 2018-03-09 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN107833861A (zh) * | 2017-09-26 | 2018-03-23 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN108493159A (zh) * | 2018-04-13 | 2018-09-04 | 上海华力集成电路制造有限公司 | 栅极的制造方法 |
| CN111816562A (zh) * | 2019-04-10 | 2020-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070087814A (ko) * | 2005-12-16 | 2007-08-29 | 동부일렉트로닉스 주식회사 | 반도체 소자의 구리 금속 배선 형성 방법 |
| US20070215950A1 (en) * | 2006-03-20 | 2007-09-20 | Tomonori Aoyama | Semiconductor device and manufacturing method thereof |
| KR20080088959A (ko) * | 2007-03-30 | 2008-10-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN101355054A (zh) * | 2007-07-27 | 2009-01-28 | 联华电子股份有限公司 | 互补式金属氧化物半导体晶体管的制作方法 |
| CN101659034A (zh) * | 2008-08-20 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 进行化学机械研磨的方法 |
| CN101740377A (zh) * | 2009-11-26 | 2010-06-16 | 上海宏力半导体制造有限公司 | 高深宽比间隙掺杂层间介质的填充方法 |
| CN103021849A (zh) * | 2011-09-20 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 一种采用应力记忆技术的nmos器件制作方法 |
| CN103137452A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 控制替代栅极结构高度的方法 |
-
2013
- 2013-12-05 CN CN201310655106.0A patent/CN104701151A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070087814A (ko) * | 2005-12-16 | 2007-08-29 | 동부일렉트로닉스 주식회사 | 반도체 소자의 구리 금속 배선 형성 방법 |
| US20070215950A1 (en) * | 2006-03-20 | 2007-09-20 | Tomonori Aoyama | Semiconductor device and manufacturing method thereof |
| KR20080088959A (ko) * | 2007-03-30 | 2008-10-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN101355054A (zh) * | 2007-07-27 | 2009-01-28 | 联华电子股份有限公司 | 互补式金属氧化物半导体晶体管的制作方法 |
| CN101659034A (zh) * | 2008-08-20 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 进行化学机械研磨的方法 |
| CN101740377A (zh) * | 2009-11-26 | 2010-06-16 | 上海宏力半导体制造有限公司 | 高深宽比间隙掺杂层间介质的填充方法 |
| CN103021849A (zh) * | 2011-09-20 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 一种采用应力记忆技术的nmos器件制作方法 |
| CN103137452A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 控制替代栅极结构高度的方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785323A (zh) * | 2017-09-26 | 2018-03-09 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN107833861A (zh) * | 2017-09-26 | 2018-03-23 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN108493159A (zh) * | 2018-04-13 | 2018-09-04 | 上海华力集成电路制造有限公司 | 栅极的制造方法 |
| CN111816562A (zh) * | 2019-04-10 | 2020-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111816562B (zh) * | 2019-04-10 | 2024-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109786458B (zh) | 半导体器件及其形成方法 | |
| CN103177950B (zh) | 制造鳍器件的结构和方法 | |
| CN104795331A (zh) | 晶体管的形成方法 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| US9673053B2 (en) | Method for fabricating semiconductor device | |
| US9455255B2 (en) | Fin-type field effect transistor and manufacturing method thereof | |
| US8883623B2 (en) | Facilitating gate height uniformity and inter-layer dielectric protection | |
| US9129855B2 (en) | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology | |
| CN107919284A (zh) | 半导体结构的形成方法 | |
| CN108807532A (zh) | 半导体装置及其制造方法 | |
| CN104701151A (zh) | 栅极的形成方法 | |
| CN106972021B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN104701167A (zh) | 晶体管的形成方法 | |
| CN102254867B (zh) | 快闪存储器的制作方法 | |
| CN103137489A (zh) | 半导体器件的制作方法 | |
| US8778772B2 (en) | Method of forming transistor with increased gate width | |
| CN105633000A (zh) | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 | |
| CN105226022A (zh) | 半导体结构的形成方法 | |
| CN109698119B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| CN103094110B (zh) | 制作半导体器件的方法 | |
| CN104701173A (zh) | FinFET器件及其形成方法 | |
| CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN113394087A (zh) | 后栅工艺中伪栅平坦化方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150610 |
|
| RJ01 | Rejection of invention patent application after publication |