CN105226022A

CN105226022A - 半导体结构的形成方法

Info

Publication number: CN105226022A
Application number: CN201410231339.2A
Authority: CN
Inventors: 刘格致
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-05-28
Filing date: 2014-05-28
Publication date: 2016-01-06
Anticipated expiration: 2034-05-28
Also published as: CN105226022B

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，包括第一区域和第二区域；在第一区域上形成第一栅介质层和第一栅介质层表面的第一栅极，在第二区域上形成第二栅介质层和所述第二栅介质层表面的第二栅极；形成覆盖半导体衬底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第一介质层；在第一介质层表面形成保护层；在第二区域上形成掩膜层，以掩膜层为掩膜，去除第一区域上的保护层；去除掩膜层之后，去除位于第一区域上的第一介质层；去除第一区域上的第一介质层之后，在第一区域和第二区域上形成第二介质层；刻蚀第二介质层至半导体衬底表面，形成第一侧墙和第二侧墙。上述方法在不同晶体管上形成不同厚度的侧墙，以调节晶体管的性能。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术

金属氧化物半导体(MOS)晶体管的栅极侧壁上均形成有侧墙，所述侧墙一方面可以保护栅极，另一方面还可以限定源漏极与栅极之间的距离，避免源漏极内的掺杂离子向沟道区域扩散深度过大而导致源漏穿通等问题。

通常，在形成晶体管的栅极之后，首先在栅极侧壁表面形成侧墙，然后对栅极两侧的半导体衬底进行轻掺杂离子注入，形成轻掺杂区，以改善晶体管的短沟道效应，后续再对栅极两侧的半导体衬底进行重掺杂离子注入，形成重掺杂区。所述轻掺杂区和重掺杂区共同构成晶体管的源漏极。所述侧墙的厚度限定了轻掺杂区与栅极之间的距离，进而限定了源漏极与栅极之间的距离。可以通过调整所述侧墙的厚度，调整栅极两侧的源漏极之间的距离，从而调整晶体管的性能，以满足实际电路设计的需求。

请参考图1至图3，为现有技术的半导体结构的形成过程的示意图。

请参考图1，提供半导体衬底10，所述半导体衬底10包括PMOS区域和NMOS区域，所述PMOS区域上形成有第二栅极12，所述NMOS区域上形成有第一栅极11。所述第一栅极11和第二栅极12顶部还可以具有掩膜层13。所述第一栅极11、第二栅极12与半导体衬底10之间还具有栅介质层(图中未示出)。

请参考图2，在所述半导体衬底10、第一栅极11、第二栅极12以及掩膜层13表面形成侧墙材料层14。

请参考图3，刻蚀所述侧墙材料层14，去除位于半导体衬底10表面以及掩膜层13顶部表面的侧墙材料层，在所述第一栅极11、第二栅极12的侧壁表面形成侧墙15。

由于侧墙材料层14覆盖整个PMOS区域和NMOS区域，从而可以同时在NMOS区域和PMOS区域上形成侧墙15，并且PMOS区域和NMOS区域上的侧墙15的厚度相同。

但是随着半导体技术的发展，半导体器件的尺寸逐渐缩小，对晶体管性能的调整更加困难。需要使NMOS晶体管和PMOS晶体管分别具有不同厚度的侧墙，以调整NMOS晶体管和PMOS晶体管的沟道长度，以满足器件的性能要求。如何根据需求在不同晶体管上形成厚度不同的侧墙是一个亟待解决的问题。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，可以在不同晶体管上形成厚度不同的侧墙。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述半导体衬底第一区域的部分表面形成第一栅介质层和位于所述第一栅介质层表面的第一栅极，在半导体衬底第二区域的部分表面形成第二栅介质层和位于所述第二栅介质层表面的第二栅极；形成覆盖所述半导体衬底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第一介质层；在所述第一介质层表面形成保护层，所述保护层的材料与第一介质层的材料不同；在所述第二区域上形成掩膜层，以所述掩膜层为掩膜，去除第一区域上的保护层，暴露出第一区域上的第一介质层表面；去除所述掩膜层后，以第二区域上的保护层为掩膜，去除位于第一区域上的第一介质层；去除所述第一区域上的第一介质层之后，在所述第一区域和第二区域上形成第二介质层；采用无掩膜刻蚀工艺，刻蚀所述第二介质层至半导体衬底表面，在第一栅介质层和第一栅极侧壁表面形成第一侧墙，在第二栅介质层和第二栅极侧壁表面形成第二侧墙。

可选的，还包括：在形成所述第一介质层之前，对所述半导体衬底、第一栅极和第二栅极表面进行氧化，形成氧化层。

可选的，采用热氧化工艺形成所述氧化层，所述氧化层的厚度为

可选的，在形成所述第一介质层之前，形成覆盖所述半导体衬底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第三介质层。

可选的，采用高深宽比沉积工艺形成所述第三介质层。

可选的，所述第三介质层的材料与保护层的材料相同。

可选的，所述第三介质层的材料为氧化硅。

可选的，所述第三介质层的厚度为

可选的，还包括：在去除所述第一区域上的第一介质层之后，继续去除所述第一区域上的第三介质层以及第二区域上的保护层，然后再形成所述第二介质层。

可选的，采用湿法刻蚀工艺同时去除第一区域上的第三介质层和第二区域上的保护层，采用的刻蚀溶液为氢氟酸溶液。

可选的，所述第一介质层的材料为氮化硅。

可选的，所述第一介质层的厚度为

可选的，还包括：形成所述保护层之前，采用无掩膜刻蚀工艺刻蚀所述第一介质层，去除位于半导体衬底表面以及第一栅极、第二栅极顶部的第一介质层，再形成所述保护层。

可选的，采用湿法刻蚀工艺去除第一区域上的第一介质层，采用的刻蚀溶液为热磷酸溶液。

可选的，所述保护层的材料为氧化硅，所述保护层的厚度为

可选的，采用湿法刻蚀工艺去除第一区域上的保护层，采用的刻蚀溶液为氢氟酸溶液。

可选的，所述第二介质层的材料为氮化硅。

可选的，所述第二介质层的厚度为

可选的，所述掩膜层的材料为光刻胶。

可选的，还包括：在形成所述第一侧墙和第二侧墙之后，对半导体衬底表面进行氧化处理。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在半导体衬底的第一区域上形成第一栅介质层和第一栅极、在第二区域上形成第二栅介质层和第二栅极之后，形成覆盖所述半导体衬底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第一介质层，再在所述第一介质层表面形成保护层；去除第一区域上的保护层后，以第二区域上的保护层为掩膜，去除第一区域上的第一介质层；再在第一区域和第二区域上形成第二介质层，并刻蚀第二介质层至半导体衬底表面形成第一区域上的第一侧墙和第二侧墙。由于所述第一侧墙为部分第二介质层，而第二侧墙则包括部分第一介质层、第二介质层和保护层，所以，所述第二侧墙的厚度大于第一侧墙的厚度。所以，本发明的技术方案可以针对不同的晶体管，同时形成不同厚度的侧墙，以满足实际电路设计的要求。所述第二侧墙与第一侧墙之间的厚度差可以通过第一介质层或保护层的厚度作调整，从而可以较为准确的调整所形成的第一侧墙和第二侧墙的厚度。

进一步，在形成所述第一介质层之前，还可以对所述半导体衬底、第一栅极和第二栅极表面进行氧化，形成氧化层。所述氧化层可以修复半导体衬底、第一栅极和第二栅极表面的缺陷，提高后续形成的第一介质层的沉积质量。

进一步，在形成所述第一介质层之前，形成覆盖所述半导体衬底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第三介质层。所述第三介质层可以在去除第一区域上的第一介质层的过程中，保护第一区域半导体衬底的表面不受损伤。

附图说明

图1至图3是本发明的现有技术的半导体结构的形成过程的结构示意图；

图4至图17是本发明的实施例的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术通常同时形成不同晶体管的栅极侧壁表面的侧墙，使得不同晶体管的栅极侧墙的厚度相同，无法对通过侧墙的厚度对不同晶体管的性能进行调整。为了能够准确调整不同晶体管的性能，需要针对不同的晶体管，形成不同厚度的侧墙以满足器件设计的要求。例如，由于PMOS晶体管的源漏极的掺杂离子的扩散速率大于NMOS晶体管的源漏极的掺杂离子的扩散速率，所以，为了避免PMOS晶体管的源漏极发生穿通，需要使PMOS晶体管的栅极侧墙厚度大于NMOS晶体管的栅极侧墙厚度，以增大PMOS晶体管的源漏极与栅极之间的距离。

本发明的实施例中，提供了一种对不同晶体管形成不同厚度侧墙的方法。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图4，提供半导体衬底100，所述半导体衬底100包括第一区域I和第二区域II。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。

后续在所述第一区域I上形成的晶体管的侧墙厚度与在第二区域I上形成的晶体管的侧墙厚度不同。本实施例中，在所述第一区域I上形成PMOS晶体管，在所述第二区域II上形成NMOS晶体管；在本发明的其他实施例中，也可以在所述第一区域I上形成NMOS晶体管，在所述第二区域II上形成PMOS晶体管。在本发明的其他实施例中，也可以在第一区域I和第二区域II上均形成PMOS晶体管或者NMOS晶体管。

所述第一区域I和第二区域II之间还形成有浅沟槽隔离结构200，所述浅沟槽隔离结构200作为后续在第一区域I上形成的PMOS晶体管和第二区域上形成的NMOS晶体管之间的隔离结构。

请参考图5，在所述半导体衬底100表面依次形成栅介质材料层101和位于所述栅介质材料层101表面的栅极材料层102。

所述栅介质材料层101的材料可以是氧化硅、氮氧化硅，所述栅极材料层102的材料可以是多晶硅。所述栅介质材料层101的材料还可以是氧化铪、氧化锆、氧化铝等高K介质材料，相应的，所述栅极材料层102的材料还可以是铝、钨或钛等金属材料。

所述栅介质材料层101和栅极材料层102可以采用原子层沉积工艺或化学气相沉积工艺形成，后续刻蚀所述栅极材料层102和栅介质材料层101形成位于第一区域I上的第一栅极结构和第二区域II上的第二栅极结构。

请参考图6，在所述栅极材料层102(请参考图5)表面形成图形化掩膜层130，以所述图形化掩膜层130为掩膜依次刻蚀所述栅极材料层102和栅介质材料层101(请参考图5)，形成位于第一区域I上的第一栅极结构110和第二区域II上的第二栅极结构120。

所述图形化掩膜层130的材料可以是氮化硅、氧化硅、无定形碳或碳氧化硅等掩膜材料，所述图形化掩膜层130覆盖第一区域I上的部分栅极材料层102和第二区域II上的部分栅极材料层102，定义出待形成的第一栅极结构110和第二栅极结构120的位置和尺寸。

采用干法刻蚀工艺，以所述图形化掩膜层130为掩膜，刻蚀栅极材料层102和栅介质材料层101，形成第一栅极结构110和第二栅极结构120，所述第一栅极结构110包括第一栅介质层111、位于第一栅介质层111表面的第一栅极112，所述第二栅极结构120包括第二栅介质层121、位于第二栅介质层121表面的第二栅极122。

形成所述第一栅极结构110和第二栅极结构120之后，保留所述第一栅极112和第二栅极122顶部的图形化掩膜层130，所述图形化掩膜层130可以在后续工艺中保护第一栅极112和第二栅极122的顶部表面。在本发明的其他实施例中，也可以在形成所述第一栅极结构110和第二栅极结构120之后，去除所述图形化掩膜层130。

请参考图7，对所述半导体衬底100、第一栅极112和第二栅极122表面进行氧化，形成氧化层140。

可以采用热氧化工艺形成所述氧化层140，所述氧化层140的厚度为

所述氧化层140可以修复形成第一栅极结构110和第二栅极结构120过程中，在半导体衬底100表面以及第一栅极112、第二栅极122表面造成的损伤。

在本发明的其他实施例中，也可以通过上述热氧化工艺形成厚度大于的氧化层，所述厚度较大的氧化层，不仅能够修复半导体衬底100表面以及第一栅极112、第二栅极122表面造成的损伤，而且还可以在后续形成侧墙的过程中，保护所述半导体衬底100。

但是，由于采用氧化工艺形成氧化层的速率较慢，形成厚度较大的氧化层需要花费较长的时间和较大的热预算。本实施例中，在形成一个厚度较小的氧化层140之后，后续再采用沉积工艺形成第三介质层，以保护半导体衬底100。

在本发明的其他实施例中，也可以不形成所述氧化层。

在本发明的其他实施例中，后续可以直接在半导体衬底100表面以及第一栅极结构110、第二栅极结构120和图形化掩膜层130表面形成第三介质层。

请参考图8，形成覆盖所述半导体衬底100、第一栅极结构110和第二栅极结构120的第三介质层150。

所述第三介质层150的材料可以是氧化硅、氮氧化硅或氮化硅等，本实施例中，所述第三介质层150的材料为氧化硅。

所述第三介质层150可以采用原子层沉积工艺、化学气相沉积工艺等沉积工艺形成，本实施例中，采用高深宽比沉积工艺(HARP)工艺形成所述第三介质层150。

具体的，所述高深宽比沉积工艺采用O₃和TEOS(正硅酸乙酯)作为反应物，所述TEOS的流量为500mg/min～8000mg/min，O₃的流量为5000sccm～3000sccm，气压为300托～600托，温度为400℃～600℃。

所述高深宽比沉积工艺的沉积气体还可以包括：氮气、氧气和氦气等作为缓冲气体，氮气的流量为1000sccm～10000sccm，氧气的流量为0sccm～5000sccm，氦气的流量为5000sccm～20000sccm。

由于所述高深宽比沉积工艺(HARP)形成氧化硅的覆盖性较好，在第一栅极结构110与第二栅极结构120之间间距较小的情况下也能够在第一栅极结构110、第二栅极结构120表面形成沉积质量较高的第三介质层150，从而可以避免在形成第三介质层150的过程中，在第一栅极结构110、第二栅极结构120之间的凹槽顶部发生闭合等问题。

后续在所述第三介质层150上形成第一介质层，并对第一介质层进行刻蚀，在刻蚀第一介质层的过程中，所述第三介质层150可以保护半导体衬底100的表面不受损伤。

在本发明的其他实施例中，也可以不形成所述第三介质层。

请参考图9，在所述第三介质层150表面形成第一介质层160。

所述第三介质层150的材料可以是氧化硅、氮化硅、氮氧化硅等介质材料，并且所述第一介质层160的材料与第三介质层150的材料不同，从而可以使第三介质层150作为刻蚀第一介质层160使的停止层。本实施例中，所述第三介质层150的材料为氧化硅，第一介质层160的材料为氮化硅。

所述第一介质层160可以采用原子层沉积工艺或化学气相沉积工艺形成。本实施例中，可以采用低压化学气相沉积(LPCVD)工艺形成所述第一介质层。所述低压化学气相沉积(LPCVD)工艺采用的反应气体为SiH₂Cl₂和NH₃，反应温度为300℃～900℃，SiH₂Cl₂的流量为20scccm～200sccm，NH₃的流量为20scccm～200sccm。所述第一介质层160的厚度可以是

所述第一介质层160的厚度会影响最终在第一区域I上形成的晶体管的第一侧墙与第二区域II上形成的晶体管的第二侧墙之间的厚度差，所以可以通过调整第一介质层160的厚度调整第二区域II上形成的晶体管的第二侧墙的厚度。

请参考图10，采用无掩膜刻蚀工艺，刻蚀所述第一介质层160(请参考图9)，去除位于半导体衬底100表面的第三介质层150上的第一介质层160。

采用干法刻蚀工艺刻蚀所述第一介质层160，所述干法刻蚀工艺采用的刻蚀气体可以是SF₆或CF₄等氟基气体。

本实施例中，刻蚀所述第一介质层160，去除位于半导体衬底100表面的第三介质层150上的第一介质层160，仅保留位于第一栅极结构110、第二栅极结构120以及图形化掩膜层130侧壁上的第一介质层160a，从而可以使得后续在形成第二介质层，并刻蚀第二介质层以形成侧墙时，第一区域I和第二区域II上待刻蚀的氮化硅层的厚度一致。

在本发明的其他实施例中，也可以不对所述第一介质层160进行刻蚀，后续直接在所述第一介质层160表面形成保护层。

请参考图11，形成保护层170，所述保护层170覆盖第三介质层150、第一介质层160a。

所述保护层170的材料与第一介质层160a的材料不同，从而使得第二区域II上的保护层170可以作为去除第一区域I上的第一介质层160a的掩膜。

本实施例中，所述第一介质层160a的材料与第三介质层150的材料相同，为氧化硅，后续可以在去除第一区域I上的第三介质层150的同时，去除第二区域II上的保护层170。在本发明的其他实施例中，所述保护层170还可以采用其他介质材料，后续可以分别去除第三介质层150和第二区域II上的保护层170。

所述保护层170可以采用原子层沉积工艺、化学气相沉积工艺或高深宽比沉积工艺等形成，本实施例中，采用高深宽比沉积工艺形成所述保护层170，以使得所述保护层170的厚度较为均匀，具有较高的质量。所述高深宽比沉积工艺采用O₃和TEOS(正硅酸乙酯)作为反应物，所述TEOS的流量为500mg/min～8000mg/min，O₃的流量为5000sccm～3000sccm，气压为300托～600托，温度为400℃～600℃。所述高深宽比沉积工艺的沉积气体还可以包括：氮气、氧气和氦气等作为缓冲气体，氮气的流量为1000sccm～10000sccm，氧气的流量为0sccm～5000sccm，氦气的流量为5000sccm～20000sccm。

所述保护层170的厚度为所述保护层170的厚度在后续工艺中足够保护其下方的第一介质层160a和第三介质层150。

在本发明的其他实施例中，形成第一介质层160(请参考图9)之后，不对所述第一介质层160进行刻蚀，则所述保护层170完全位于第一介质层160表面。

请参考图12，在所述第二区域II上形成掩膜层180。

所述掩膜层180覆盖第二区域II上的保护层170，并暴露出第一区域I上的保护层170表面。

所述掩膜层180的材料为光刻胶，形成所述掩膜层180的方法包括：采用旋涂工艺，在所述保护层170表面形成光刻胶层之后，对所述光刻胶层进行曝光显影，去除第一区域I上的光刻胶层，形成位于第二区域II上的掩膜层180。

由于所述曝光显影过程仅需定义出第一区域I和第二区域II的位置，所以所述曝光显影过程采用的光罩可以是形成第一区域I上晶体管的源漏极过程中采用的光罩，不需要额外形成光罩，可以节约工艺成本。

请参考图13，以所述掩膜层180为掩膜，去除第一区域I上的保护层170，暴露出第一区域I上的第一介质层160a表面以及部分第三介质层150表面。

采用湿法刻蚀工艺去除第一区域I上的保护层170。本实施例中，所述第一介质层160a的材料为氧化硅，湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。具体的，在所述氢氟酸溶液中，水和氢氟酸的体积比为50:1～100:1。

由于所述保护层170采用高深宽比沉积工艺形成，厚度较为均匀，并且湿法刻蚀工艺的刻蚀速率也较均匀，所以可以通过控制所述湿法刻蚀的时间使所述第一区域I上的保护层170被完全去除，并且不损伤下方的第三介质层150。

请参考图14，去除所述掩膜层180(请参考图13)之后，以第二区域II上的保护层170为掩膜，去除第一区域I上的第一介质层160a(请参考图13)。

采用湿法刻蚀工艺或灰化工艺去除所述掩膜层180，暴露出第二区域II上的保护层170的表面。

去除所述掩膜层180之后，采用湿法刻蚀工艺去除第一区域I上的第一介质层160a。本实施例中，所述第一介质层160a的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，所述磷酸溶液的质量浓度为80％～90％，温度为140℃～200℃。

由于所述第二区域II上覆盖有保护层170，并且所述保护层170的材料与第一介质层160a的材料不同，在上述湿法刻蚀工艺中，所述第一介质层160a的材料与保护层170的材料之间具有较高的刻蚀选择比，所述保护层170作为去除第一区域I上的第一介质层160a的掩膜层，可以保护第二区域II上的第一介质层160a。

磷酸溶液对半导体衬底100具有一定的腐蚀型，但是由于第一区域I的半导体衬底100表面形成有第三介质层150，在采用湿法刻蚀工艺刻蚀所述第一介质层160a的过程中，所述湿法刻蚀工艺采用的磷酸溶液不会与半导体衬底100直接接触，从而可以保护所述半导体衬底100表面不受湿法刻蚀工艺的影响。

请参考图15，去除位于第一区域I上的第三介质层150(请参考图14)，同时去除位于第二区域II上的保护层170(请参考图14)。

采用湿法刻蚀工艺去除所述第一区域I上的第三介质层150。由于所述第三介质层150的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为50:1～100:1。

由于所述保护层170的材料与第三介质层150的材料相同，所以，在去采用所述湿法刻蚀工艺刻蚀所述第一区域I上的第三介质层150的同时，会刻蚀所述第二区域II上的保护层170，直至去除所述保护层170，而保留下第二区域II上位于保护层170下方的第一介质层160a和第三介质层150，位于所述第二栅极结构120侧壁上的部分第三介质层150和第一介质层160a作为最终形成的第二侧墙的一部分。

在本发明的其他实施例中，也可以保留所述第一区域I上的第三介质层150和第二区域II上的保护层170，或者仅去除第一区域I上的第三介质层150而保留第二区域II上的保护层170。

请参考图16，在所述第一区域I和第二区域II上形成第二介质层190。

所述第二介质层190的材料为氮化硅、氧化硅或氮氧化硅等介质材料，本实施例中，所述第二介质层190的材料为氮化硅。刻蚀所述第二介质层190至半导体衬底100表面形成第一侧墙和第二侧墙。由于氮化硅致密度较高，硬度较高，采用氮化硅作为第二介质层190，形成的第一侧墙和第二侧墙不易损耗，能够起到较好的保护作用。

所述第二介质层190的形成方法与第一介质层160的形成方法相同，采用低压化学气相沉积工艺形成。所述第二介质层190的厚度由第一区域I上需要形成的第一侧墙的厚度决定。本实施例中，所述第二介质层190的厚度为

请参考图17，采用无掩膜刻蚀工艺，刻蚀所述第二介质层190至半导衬底100表面，在第一栅极结构110侧壁表面形成第一侧墙210，在第二栅极结构侧壁表面形成第二侧墙220。

本实施例中，在刻蚀所述第二介质层190之后，继续刻蚀第二区域II上的第三介质层150至半导体衬底100表面。

位于第一栅极结构110侧壁表面的部分第二介质层190(请参考图16)作为第一侧墙210，位于第二栅极结构120侧壁表面的第三介质层150、第一介质层160a和部分第二介质层190a构成第二侧墙220。

所述第二侧墙220的厚度大于第一侧墙110的厚度，所述第二侧墙220与第一侧墙110之间的厚度差为第三介质层150、第一介质层160a的总厚度。可以通过调整所述第三介质层150、第一介质层160a的总厚度调整所述第二侧墙220与第一侧墙210之间的厚度差。

由于本实施例中，在形成第一介质层160(请参考图9)后，对所述第一介质层160进行刻蚀，去除了位于半导体衬底100表面上的第一介质层160，从而使得在形成第一侧墙210和第二侧墙220的过程中，第一区域I和第二区域II上需要刻蚀的氮化硅材料层的厚度一致。如果未对所述第一介质层160进行刻蚀，在形成所述第一侧墙210和第二侧墙220的过程中，在刻蚀第一区域I和第二区域II上的第二介质层190之后，还需要继续刻蚀第二区域II上的第一介质层160，由于所述第一介质层160的厚度较大，刻蚀时间较长，会对第一区域I的半导体衬底100表面造成较大的损伤。

虽然在刻蚀所述第二介质层190之后，还需要刻蚀第二区域II上的第三介质层150至半导体衬底100表面，但是由于所述第三介质层150的厚度较薄，并且第三介质层150的材料为氧化硅，材料较为疏松，刻蚀速率较快，所以不会对第一区域I的半导体衬底100造成较大的损伤。

在本发明的其他实施例中，在形成所述第一侧墙210和第二侧墙220之后，可以进行清洗处理，以去除所述半导体衬底100上的杂质颗粒；然后，还可以对半导体衬底100表面进行氧化处理，例如在含氧气氛下对半导体衬底100表面进行退火，所述含氧气氛可以是臭氧或氧气。由于上述一系列的刻蚀工艺，半导体衬底100表面的氧化层140的均匀性变差，通过进一步的氧化处理，可以修复所述半导体衬底100表面的氧化层140的损伤，使半导体衬底100表面的氧化层140的厚度均匀，以提高后续工艺的准确性。例如，在第一栅极结构110两侧或第二栅极结构120两侧的半导体衬底100内进行离子注入形成源漏极的过程中，如果氧化层140的厚度不均匀，可能导致源漏极内掺杂离子分布不均匀，从而影响最终形成的晶体管的性能。

在形成所述第一侧墙210和第二侧墙220之后，可以在所述第一栅极结构110和第一侧墙210两侧的第一区域I内形成第一轻掺杂区，在第二栅极结构120和第二侧墙220两侧的第二区域II内形成第二轻掺杂区，由于第二侧墙220的厚度大于第一侧墙210的厚度，所以所述第二轻掺杂区与第二栅极结构120之间的距离大于第一轻掺杂区与第一栅极结构110之间的距离。

综上所述，本发明的实施例采用上述方案，可以针对不同的晶体管，形成不同厚度的侧墙，以调整不同晶体管的源漏极与栅极结构之间的距离，从而调整晶体管的性能以满足实际电路设计的要求。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域；

在所述半导体衬底第一区域的部分表面形成第一栅介质层和位于所述第一栅介质层表面的第一栅极，在半导体衬底第二区域的部分表面形成第二栅介质层和位于所述第二栅介质层表面的第二栅极；

形成覆盖所述半导体衬底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第一介质层；

在所述第一介质层表面形成保护层；

在所述第二区域上形成掩膜层，以所述掩膜层为掩膜，去除第一区域上的保护层，暴露出第一区域上的第一介质层表面；

去除所述掩膜层后，以第二区域上的保护层为掩膜，去除第一区域上的第一介质层；

去除所述第一区域上的第一介质层之后，在所述第一区域和第二区域上形成第二介质层；

采用无掩膜刻蚀工艺，刻蚀所述第二介质层至半导体衬底表面，形成位于第一栅介质层和第一栅极侧壁表面的第一侧墙、位于第二栅介质层和第二栅极侧壁表面的第二侧墙。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一介质层之前，对所述半导体衬底、第一栅极和第二栅极表面进行氧化，形成氧化层。

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，采用热氧化工艺形成所述氧化层，所述氧化层的厚度为

4.根据权利要求1或2所述的半导体结构的形成方法，其特征在于，在形成所述第一介质层之前，形成覆盖所述半导体衬底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第三介质层。

5.根据权利要求4所述的半导体结构的形成方法，其特征在于，采用高深宽比沉积工艺形成所述第三介质层。

6.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第三介质层的材料与保护层的材料相同。

7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第三介质层的材料为氧化硅。

8.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第三介质层的厚度为

9.根据权利要求6所述的半导体结构的形成方法，其特征在于，还包括：在去除所述第一区域上的第一介质层之后，继续去除所述第一区域上的第三介质层以及第二区域上的保护层，然后再形成所述第二介质层。

10.根据权利要求9所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺同时去除第一区域上的第三介质层和第二区域上的保护层，采用的刻蚀溶液为氢氟酸溶液。

11.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料为氮化硅。

12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的厚度为

13.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成所述保护层之前，采用无掩膜刻蚀工艺刻蚀所述第一介质层，去除位于半导体衬底表面以及第一栅极、第二栅极顶部的第一介质层，再形成所述保护层。

14.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除第一区域上的第一介质层，采用的刻蚀溶液为热磷酸溶液。

15.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氧化硅，所述保护层的厚度为

16.根据权利要求15所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除第一区域上的保护层，采用的刻蚀溶液为氢氟酸溶液。

17.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介质层的材料为氮化硅。

18.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介质层的厚度为

19.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为光刻胶。

20.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一侧墙和第二侧墙之后，对半导体衬底表面进行氧化处理。