CN107369643A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN107369643A
CN107369643A CN201610309510.6A CN201610309510A CN107369643A CN 107369643 A CN107369643 A CN 107369643A CN 201610309510 A CN201610309510 A CN 201610309510A CN 107369643 A CN107369643 A CN 107369643A
Authority
CN
China
Prior art keywords
fin
substrate
initial
coating
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610309510.6A
Other languages
English (en)
Inventor
周飞
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610309510.6A priority Critical patent/CN107369643A/zh
Publication of CN107369643A publication Critical patent/CN107369643A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，其中，形成方法包括：形成基底，所述基底包括器件区和隔离区，所述基底包括：衬底；位于器件区衬底上的鳍部，位于器件区衬底上的初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，所述隔离区衬底上具有初始凹槽；在所述初始凹槽侧壁表面形成第一覆盖层，在所述隔离区衬底上形成隔离凹槽；形成填充于所述隔离凹槽的隔离层；刻蚀所述初始隔离结构，暴露出鳍部部分侧壁和顶部表面，形成隔离结构。所述第一覆盖层能够减少形成所述隔离层的反应物中具有氧化性的气体与邻近所述隔离层的鳍部侧壁接触，从而限制邻近所述隔离层的鳍部被氧化，进而降低鳍部宽度的不一致性，改善半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。
鳍式场效应晶体管(FinFET)具有像鱼鳍的交叉式鳍部，能够提高半导体器件的集成度。且鳍式场效应晶体管的栅极结构能够从鳍部的两侧控制晶体管沟道，从而增加对晶体管沟道载流子的控制，有利于减少漏电流。
在FinFET中，鳍部的宽度对晶体管的沟道长度有很大影响，沟道的长度对晶体管的短沟道效应至关重要。FinFET中鳍部的宽度很小，鳍部宽度较小的改变就容易影响FinFET的性能。
然而，现有技术形成的半导体结构中，不同FinFET的鳍部宽度不一致，导致不同FinFET的性能不一致。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够降低半导体结构中鳍部宽度的不一致性。
为解决上述问题，本发明提供一种半导体结构及其形成方法，包括：
形成基底，所述基底包括器件区和隔离区，所述基底包括：衬底、位于器件区衬底上的鳍部、位于器件区衬底上的初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，所述隔离区衬底内具有初始凹槽；在所述凹槽侧壁表面形成第一覆盖层，形成隔离凹槽；形成填充于所述隔离凹槽内的隔离层；在形成所述隔离层之后，刻蚀所述初始隔离结构，暴露出鳍部部分侧壁和顶部表面，形成隔离结构；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
可选的，所述第一覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。
可选的，所述第一覆盖层的厚度为10埃～40埃。
可选的，形成所述第一覆盖层的工艺包括：等离子体增强化学气相沉积工艺。
可选的，形成所述第一覆盖层的工艺参数包括：反应温度为360℃～420℃；气体压强为：0.3～0.4Torr。
可选的，形成第一覆盖层的步骤还包括：在所述初始凹槽底部和所述初始隔离结构表面形成所述第一覆盖层；暴露出鳍部部分侧壁和顶部表面的步骤还包括：去除所述初始隔离结构表面的第一覆盖层。
可选的，去除所述初始隔离结构表面的第一覆盖层的工艺包括各向异性干法刻蚀。
可选的，形成所述隔离层的工艺包括：流体化学气相沉积工艺；通过流体化学气相沉积工艺形成所述隔离层的步骤包括：在所述隔离凹槽中填充隔离材料前驱体；进行退火处理，使所述隔离材料前驱体固化；进行所述退火处理的步骤中，退火温度为950℃～1100℃，退火时间为10min～30min。
可选的，形成基底的步骤包括：形成初始基底，所述初始基底包括：衬底和位于衬底上的鳍部；在所述衬底表面形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；刻蚀去除隔离区鳍部和初始隔离结构，形成初始凹槽。
可选的，形成所述初始隔离结构之前，所述形成基底的步骤还包括：形成覆盖所述鳍部侧壁和顶部表面的第二覆盖层。
可选的，所述第二覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。
可选的，形成所述第二覆盖层的步骤包括等离子体增强化学气相沉积工艺。
可选的，所述隔离层和所述隔离结构的材料相同。
相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括器件区和隔离区；位于所述器件区衬底上的鳍部；位于所述器件区衬底上的隔离结构，所述隔离结构覆盖鳍部部分侧壁表面，所述隔离区衬底上具有初始凹槽；位于所述初始凹槽侧壁表面的第一覆盖层；位于所述第一覆盖层表面的隔离层，所述隔离层填充于所述初始凹槽中；横跨所述鳍部的栅极结构，所述栅极结构位于所述鳍部部分侧壁和顶部表面。
可选的，所述第一覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。
可选的，所述第一覆盖层的厚度为10埃～40埃。
可选的，还包括：位于所述鳍部和隔离结构之间的第二覆盖层。
可选的，所述第二覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。
可选的，所述第二覆盖层的厚度为15埃～30埃。
可选的，所述隔离层的材料和所述隔离结构的材料相同。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法中，在形成所述隔离层之前，在所述初始凹槽侧壁表面形成第一覆盖层。所述第一覆盖层能够在后续形成所述隔离层的过程中，减少形成所述隔离层的反应物中具有氧化性的气体与邻近所述隔离层的鳍部侧壁接触，从而限制邻近所述隔离层的鳍部被氧化，进而降低邻近所述隔离层的鳍部宽度的缩小。因此，本发明的半导体结构的形成方法能够降低鳍部宽度的不一致性，从而改善半导体结构的性能。
进一步，形成所述初始隔离结构之前，形成基底的步骤还包括：在所述鳍部侧壁和顶部表面形成第二覆盖层。在形成所述隔离层的过程中，所述第二覆盖层能够减少氧化性气体与鳍部接触，从而降低鳍部宽度的缩小，提高鳍部宽度的精确度，改善半导体结构的性能。
本发明的半导体结构中，在所述初始凹槽侧壁表面具有第一覆盖层。所述第一覆盖层能够在形成所述隔离层的过程中，减少形成所述隔离层的反应物中具有氧化性的气体与临近所述隔离层的鳍部侧壁接触，从而限制临近所述隔离层的鳍部被氧化，进而降低临近所述隔离层鳍部宽度的缩小。因此，本发明的半导体结构能够减低鳍部宽度的不一致性，从而提高不同鳍式场效应晶体管性能的一致性。
附图说明
图1至图5是一种半导体结构的形成方法各步骤的结构示意图；
图6至图13是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，包括：鳍部宽度不一致，晶体管性能不一致。
现结合一种半导体结构的形成方法，分析导致鳍部宽度不一致的原因：
图1至图5是一种半导体结构的形成方法各步骤的结构示意图。所述半导体结构的形成方法包括：
请参考图1，提供基底，所述基底包括衬底101和位于衬底101上的鳍部102。所述基底包括：隔离区II和位于所述隔离区II两侧的器件区I。
请参考图2，在所述衬底101表面形成初始隔离结构110，所述初始隔离结构110覆盖所述鳍部102侧壁。
请参考图3，去除所述隔离区II衬底上的鳍部102和初始隔离结构110，形成初始凹槽111。
请参考图4，形成填充于所述初始凹槽111的初始隔离层120。
请参考图5，回刻所述初始隔离结构110(如图4所示)(如图4所示)，暴露出鳍部102部分侧壁，形成隔离结构112，并回刻所述初始隔离层120形成隔离层121。
需要说明的是，为了保证所述隔离区II隔离层121厚度的均匀性，所述形成方法中，形成初始隔离结构110之后，去除隔离区II衬底101表面的鳍部102和初始隔离结构110，形成所述凹槽111；之后在所述凹槽111中形成隔离层121。
所述形成方法中，所述初始凹槽111的深宽比较大，为使形成的初始隔离层120完全填充于所述初始凹槽111中，形成所述初始隔离层120的工艺包括流体化学气相沉积工艺。通过所述流体化学气相沉积工艺形成所述初始隔离层120的步骤包括：形成填充于所述初始凹槽111中的前驱体，所述前驱体为液体，能够充分填充于所述初始凹槽111中；形成前驱体之后，进行退火处理，使所述前驱体固化，形成初始隔离层。
进行所述退火处理的过程中，所述前驱体中的具有氧化性的气体(例如：水蒸气和氧气)容易穿过所述初始凹槽111侧壁的初始隔离结构110到达邻近所述初始凹槽111的鳍部102侧壁表面。在退火过程的高温条件下，具有氧化性的气体与邻近所述初始凹槽111的鳍部102发生化学反应，使所述鳍部101侧壁被氧化，从而使邻近所述初始凹槽111的鳍部102宽度减小，进而导致半导体结构中FinFET的鳍部202宽度不一致，影响半导体结构的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：形成基底，所述基底包括器件区和隔离区，所述基底包括：衬底；位于器件区衬底上的鳍部，位于器件区衬底上的初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，所述隔离区衬底上具有初始凹槽；在所述初始凹槽侧壁表面形成第一覆盖层，在所述隔离区衬底上形成隔离凹槽；形成填充于所述隔离凹槽的隔离层；刻蚀所述初始隔离结构，暴露出鳍部部分侧壁和顶部表面，形成隔离结构；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
其中，在形成所述隔离层之前，在所述初始凹槽侧壁表面形成第一覆盖层。所述第一覆盖层能够在后续形成所述隔离层的过程中，减少形成所述隔离层的反应物中具有氧化性的气体与邻近所述隔离层的鳍部侧壁接触，从而限制邻近所述隔离层的鳍部被氧化，进而降低邻近所述隔离层的鳍部宽度的缩小。因此，本发明的半导体结构的形成方法能够降低鳍部宽度的不一致性，从而改善半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图13是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图6至图9，形成基底，所述基底包括相邻的隔离区A和器件区B，所述基底包括：衬底201、位于器件区B衬底201上的鳍部202、位于器件区B衬底201上的初始隔离结构220，所述初始隔离结构220位于所述鳍部202侧壁，所述隔离区A衬底上具有初始凹槽240。
所述器件区B用于形成半导体器件，所述隔离区A用于实现不同器件区B之间的隔离。
本实施例中，所述器件区B包括：分别位于所述隔离区A两侧的第一器件区和第二器件区。所述第一器件区用于形成PMOS晶体管，所述第二器件区用于形成NMOS晶体管。在其他实施例中，所述第一晶体管和第二晶体管还可以都用于形成NMOS晶体管或PMOS晶体管。
需要说明的是，如果形成所述初始隔离层220之前，去除所述隔离区A衬底201上的鳍部202，在后续回刻所述初始隔离结构220，形成隔离结构之后，容易使隔离区A衬底201上的隔离结构厚度不均匀，从而容易影响隔离区A衬底201上的隔离结构的绝缘性。因此，本实施例中，形成隔离结构之前，去除隔离区B衬底201上的鳍部和初始隔离结构220，形成初始凹槽。
具体的，本实施例中，形成所述基底的步骤包括：形成初始基底，所述初始基底包括：衬底201和位于衬底201上的鳍部202；在所述衬底201上形成初始隔离结构220，所述初始隔离结构220覆盖所述鳍部202侧壁；去除隔离区A衬底201上的鳍部202和初始隔离结构220。
需要说明的是，本实施例是以形成所述初始隔离结构220之后，去除隔离区A衬底201上的鳍部202为例进行说明的。在其他实施例中，还可以在形成所述基底的过程中在所述隔离区形成初始凹槽。
以下结合附图对所述形成基底的步骤做详细说明。
请参考图6，形成初始基底，所述初始基底包括：衬底201和位于所述衬底201上的鳍部202。
本实施例中，形成所述初始基底的步骤包括：提供初始衬底；在所述初始衬底上形成掩膜层203；以所述掩膜层203为掩膜，图形化所述初始衬底，形成衬底201和位于所述衬底201上的鳍部202，所述鳍部202用于形成晶体管沟道。
本实施例中，所述衬底201和鳍部202的材料为硅。在其他实施例中，所述鳍部和衬底的材料还可以为锗或硅锗。
本实施例中，所述鳍部202位于所述衬底201表面。在其他实施例中，所述鳍部和衬底之间还可以具有氧化层。
请参考图7，形成鳍部202之后，所述形成方法还包括：形成覆盖所述鳍部202顶部和侧壁的第二覆盖层210。
所述第二覆盖层210用于在形成初始隔离结构的过程中，保护所述鳍部202不被氧化，避免鳍部202宽度的减小，从而改善晶体管性能。
本实施例中，如果所述第二覆盖层210的绝缘性较差，容易使所述半导体结构产生漏电。因此，本实施例中，所述第二覆盖层210的具有绝缘性。
本实施例中，所述第二覆盖层210的材料为非晶体。非晶体中不具有晶粒和晶界，能够有效阻挡具有氧化性的气体(例如：水蒸气和氧气)与鳍部202接触；此外，形成非晶硅的反应温度较低，不容易使鳍部202被氧化。因此，所述第二覆盖层210的材料为无定型硅、无定型碳或无定型锗。在其他实施例中，所述第二覆盖层的材料还可以为低温氧化硅或氮化硅。
本实施例中，如果所述第二覆盖层210的厚度过小，很难阻挡氧化性气体到达所述鳍部202；如果所述第二覆盖层210的厚度过大，容易给后续的刻蚀工艺带来困难。具体的，所述第二覆盖层210的厚度为15埃～35埃。
本实施例中，形成所述第二覆盖层210的工艺包括等离子体增强气相沉淀工艺。等离子体增强气相沉淀工艺的反应温度较低，不容易使鳍部202被氧化。
具体的，本实施例中，形成所述第二覆盖层210的工艺参数包括：反应气体包括SiH4；反应温度为360℃～420℃；反应气体压强为：0.3Torr～0.4Torr。
在其他实施例中，所述第二覆盖层的材料还可以为氧化硅。形成所述第二覆盖层的工艺包括热氧化工艺。形成所述第二覆盖层采用的热氧化工艺的工艺参数包括：反应气体包括氢气和氧气；反应温度为900℃～1100℃；气体压强为：4Torr～10Torr；反应时间为5s～30s。
需要说明的是，在其他实施例中，所述形成方法还可以不包括形成所述第二覆盖层。
请参考图8，在所述衬底201上形成初始隔离结构220，所述初始隔离结构220覆盖所述鳍部202侧壁。
所述初始隔离结构220后续用于形成隔离结构，实现相邻鳍部202之间的电绝缘。
本实施例中，所述初始隔离结构220的材料为氧化硅，氧化硅具有优良的绝缘性。在其他实施例中，所述初始隔离结构的材料还可以为氮氧化硅或氮化硅。
需要说明的是，相邻鳍部202之间具有间隙，为了提高鳍式场效应晶体管形成的半导体结构的集成度，所述间隙具有很高的深宽比。为了使初始隔离结构220充分填充于所述间隙中，流体化学气相沉积工艺被应用于形成所述初始隔离结构220。
通过流体化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)工艺形成所述初始隔离结构220的步骤包括：在所述鳍部202之间的间隙中填充隔离材料前驱体，所述隔离材料前驱体为液体，能够充分填充所述间隙；进行退火处理，使所述隔离材料前驱体固化，形成初始隔离结构220。
本实施例中，所述隔离材料前驱体的材料为含硅的可流动材料，所述可流动材料为含Si-H键、Si-N键以及Si-O键中一种或多种聚合物的聚合体。
进行所述退火的工艺过程中，退火温度较高，容易使前驱体中的氧化性气体(例如：水蒸气和氧气等)与硅发生化学反应。本实施例中，所述第二覆盖层210对氧化性气体有阻挡作用，不容易使鳍部202被氧化。
具体的，本实施例中，进行所述退火处理的步骤中，退火温度可以为950℃～1100℃；退火时间为10min～30min。
请参考图9，去除隔离区A衬底201上的鳍部202和初始隔离结构220，形成初始凹槽240。
所述初始凹槽240后续用于填充隔离层，实现第一器件区和第二器件区之间的隔离。
本实施例中，通过干法刻蚀去除所述鳍部202和初始隔离结构220，干法刻蚀具有各向异性，对所述初始凹槽240侧壁的损耗小，能够增加初始凹槽240侧壁对氧化性气体的阻挡作用。
请参考图10，在所述初始凹槽240(如图9所示)侧壁表面形成第一覆盖层211，在所述隔离区A衬底201上形成隔离凹槽241。
所述第一覆盖层211用于在形成隔离层的过程中，保护所述鳍部202不被氧化，避免鳍部202宽度的减小，从而改善晶体管性能。
本实施例中，如果所述第一覆盖层211的绝缘性较差，容易使所述半导体结构产生漏电。因此，本实施例中，所述第一覆盖层211具有绝缘性。
本实施例中，所述第一覆盖层211的材料为非晶体，非晶体中不具有晶粒和晶界，能够有效阻挡氧化性气体(例如：水蒸气和氧气)与鳍部202接触；此外，形成非晶硅的反应温度较低，不容易使鳍部202被氧化。因此，所述第一覆盖层211的材料为无定型硅、无定型碳或无定型锗。在其他实施例中，所述第一覆盖层的材料还可以为低温氧化硅或氮化硅。
本实施例中，如果所述第一覆盖层211的厚度过小，很难阻挡氧化性气体到达所述鳍部202；如果所述第一覆盖层211的厚度过大，容易给后续的刻蚀工艺带来困难。具体的，所述第一覆盖层211的厚度为10埃～40埃。
本实施例中，形成所述第一覆盖层211的工艺包括等离子体增强气相沉淀工艺。等离子体增强气相沉淀工艺的反应温度较低，不容易使鳍部202被氧化。
具体的，本实施例中，形成所述第一覆盖层211的工艺参数包括：形成所述第一覆盖层211的反应气体包括：SiH4；反应温度为360℃～420℃,气体压强为0.03～0.04Torr。
本实施例中，所述第一覆盖层211还覆盖所述初始凹槽240底部和器件区B初始隔离结构220表面。位于所述器件区B初始隔离结构220表面的第一覆盖层211能够保护鳍部202顶部不被氧化。
请参考图11，形成填充于所述隔离凹槽241(如图10所示)中的隔离层230。
所述隔离层230用于实现第一器件区和第二器件区之间的隔离。
本实施例中，所述隔离层230与所述初始隔离结构220的材料相同。相同材料的所述隔离层230与所述初始隔离结构220能够在同一刻蚀过程中进行刻蚀，能够简化工艺流程。
所述隔离层230的材料为氧化硅，氧化硅具有优良的绝缘性。在其他实施例中，所述隔离层的材料还可以为氮氧化硅或氮化硅。
需要说明的是，为了提高鳍式场效应晶体管形成的半导体结构的集成度，所述隔离凹槽241具有很高的深宽比。为了使隔离层230充分填充于所述间隙中，流体化学气相沉积工艺被应用于形成所述隔离层230。
通过流体化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)工艺形成所述隔离层230的步骤包括：在所述初始凹槽241中填充隔离层材料前驱体，所述隔离层材料前驱体为液体，能够充分填充所述初始凹槽241；进行退火处理，使所述隔离层材料前驱体固化，形成隔离层230。
本实施例中，所述隔离层材料前驱体的材料为含硅的可流动材料，所述可流动材料为含Si-H键、Si-N键以及Si-O键中一种或多种聚合物的聚合体。
进行所述退火处理的过程中，退火温度较高，容易使前驱体中的氧化性气体(例如：水蒸气和氧气等)与硅发生化学反应。本实施例中，所述第一覆盖层211对氧化性气体有阻挡作用，不容易使鳍部202被氧化。
具体的，本实施例中，进行所述退火的工艺过程中，退火温度可以为900℃～1100℃；退火时间为10min～30min。
请参考图12，在形成所述隔离层之后，刻蚀所述初始隔离结构220(如图11所示)，暴露出鳍部202部分侧壁，形成隔离结构221。
所述隔离结构221用于实现不同鳍部202之间的电隔离。
本实施例中，刻蚀所述初始隔离结构220的步骤还包括：对所述隔离层230进行刻蚀，去除所述初始隔离结构220上的隔离层230；对所述第二覆盖层210进行刻蚀，暴露出鳍部202部分侧壁。
本实施例中，所述形成方法还包括：去除器件区B初始隔离结构220表面的第一覆盖层211。
对所述第一覆盖层211、初始隔离结构220、隔离层230和第二覆盖层210的刻蚀在同一刻蚀工艺中进行。
本实施例中，通过各向异性干法刻蚀工艺对所述第一覆盖层211、初始隔离结构220、隔离层230和第二覆盖层210进行刻蚀。各向异性干法刻蚀具有很好的方向性，对鳍部202侧壁的损耗小。能够增加鳍部202宽度的均匀性，改善晶体管性能。
本实施例中，所述各向异性干法刻蚀的刻蚀气体包括：CF4、SiCl4和F2等。
请参考图13，形成横跨所述鳍部202的栅极结构250，所述栅极结构250覆盖鳍部202部分侧壁和顶部表面。
本实施例中，所述栅极结构250包括：横跨所述鳍部202的栅介质层，所述栅介质层覆盖所述鳍部202部分侧壁和顶部表面；位于所述栅介质层表面的栅极层。
本实施例中，形成所述栅极结构250的方法与现有技术相同。在此不多做赘述。
综上，本发明的半导体结构的形成方法中，在形成所述隔离层之前，在所述初始凹槽侧壁表面形成第一覆盖层。所述第一覆盖层能够在后续形成所述隔离层的过程中，减少形成所述隔离层的反应物中具有氧化性的气体与邻近所述隔离层的鳍部侧壁接触，从而限制邻近所述隔离层的鳍部被氧化，进而降低邻近所述隔离层的鳍部宽度的缩小。因此，本发明的半导体结构的形成方法能够降低鳍部宽度的不一致性，从而改善半导体结构的性能。
进一步，形成所述初始隔离结构之前，形成基底的步骤还包括：在所述鳍部侧壁和顶部表面形成第二覆盖层。在形成所述隔离层的过程中，所述第二覆盖层能够减少氧化性气体与鳍部接触，从而降低鳍部宽度的缩小，提高鳍部宽度的精确度，改善半导体结构的性能。
请参考图13，本发明还提供一种半导体结构，包括：
衬底201，所述衬底201包括器件区B和隔离区A；
位于所述器件区B衬底201上的鳍部202；
位于所述器件区B衬底202上的隔离结构221，所述隔离结构221覆盖鳍部202部分侧壁表面，所述隔离结构221侧壁和隔离区A衬底201表面围成一初始凹槽；
位于所述初始凹槽侧壁表面的第一覆盖层211；
位于所述第一覆盖层211表面的隔离层231，所述隔离层231填充于所述初始凹槽中。
下面结合附图对本发明的半导体结构做详细说明。
衬底201，所述衬底201包括器件区B和隔离区A。
所述器件区用于形成半导体器件，所述隔离区A用于实现不同器件区之间的隔离。
本实施例中，所述器件区B包括：分别位于所述隔离区A两侧的第一器件区和第二器件区。所述第一器件区用于形成PMOS晶体管，所述第二器件区用于形成NMOS晶体管。在其他实施例中，所述第一晶体管和第二晶体管还可以都用于形成NMOS晶体管或PMOS晶体管。
本实施例中，所述衬底201的材料为硅。在其他实施例中，所述衬底的材料还可以为锗或硅锗。
位于所述器件区B衬底201上的鳍部202，所述鳍部202用于形成晶体管沟道。
本实施例中，所述鳍部202的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
本实施例中，所述鳍部202位于所述衬底201表面。在其他实施例中，所述鳍部和衬底之间还可以具有氧化层。
位于所述器件区B衬底202上的隔离结构221，所述隔离结构221覆盖鳍部202部分侧壁表面，所述隔离区A衬底201上具有初始凹槽，所述初始凹槽由所述隔离结构221侧壁和隔离区A衬底201表面围成。
所述隔离结构221用于实现相邻鳍部202之间的电绝缘；所述初始凹槽用于填充隔离层，实现器件区之间的隔离。
本实施例中，所述隔离结构221的材料为氧化硅，氧化硅具有优良的绝缘性。在其他实施例中，所述隔离结构221的材料还可以为氮氧化硅或氮化硅。
需要说明的是，本实施例中，所述半导体结构还包括：位于所述隔离结构221和鳍部202之间的第二覆盖层210。在其他实施例中，所述半导体结构还可以不包括所述第二覆盖层。
所述第二覆盖层210用于在形成隔离结构221的过程中，保护所述鳍部202不被氧化，避免鳍部202宽度的减小，从而改善晶体管性能。
本实施例中，所述第二覆盖层210的材料为非晶体，非晶体中不具有晶粒和晶界，能够有效阻挡氧化性气体(例如：水蒸气和氧气)与鳍部202接触；此外，形成非晶硅的反应温度较低，不容易使鳍部202被氧化。因此，所述第二覆盖层210的材料为无定型硅、无定型碳或无定型锗。在其他实施例中，所述第二覆盖层的材料还可以为低温氧化硅或氮化硅。
本实施例中，如果所述第二覆盖层210的厚度过小，很难阻挡氧化性气体到达所述鳍部202；如果所述第二覆盖层210的厚度过大，容易给后续的刻蚀工艺带来困难。具体的，所述第二覆盖层210的厚度为15埃～35埃。
位于所述初始凹槽侧壁表面的第一覆盖层211。
所述第一覆盖层211用于在形成隔离层的过程中，保护邻近所述初始凹槽的鳍部202不被氧化，避免邻近所述初始凹槽的鳍部202宽度的减小，从而增加所述鳍部202的均匀性，改善半导体结构性能。
本实施例中，如果所述第一覆盖层211的绝缘性较差，容易使所述半导体结构产生漏电。因此，本实施例中，所述第一覆盖层211具有绝缘性。
本实施例中，所述第一覆盖层211的材料为非晶体，非晶体中不具有晶粒和晶界，能够有效阻挡氧化性气体(例如：水蒸气和氧气)与鳍部202接触；此外，形成非晶硅的反应温度较低，不容易使鳍部202被氧化。因此，述第一覆盖层211的材料为无定型硅、无定型碳或无定型锗。在其他实施例中，所述第一覆盖层的材料还可以为低温氧化硅或氮化硅。
本实施例中，如果所述第一覆盖层211的厚度过小，很难阻挡氧化性气体到达所述鳍部202；如果所述第一覆盖层211的厚度过大，容易给后续的刻蚀工艺带来困难。具体的，所述第一覆盖层211的厚度为10埃～40埃。
位于所述第一覆盖层211表面的隔离层231，所述隔离层231填充于所述初始凹槽中。
所述隔离层231用于实现第一器件区和第二器件区之间的隔离。
本实施例中，所述隔离层231与所述初始隔离结构220的材料相同。相同材料的所述隔离层231与所述初始隔离结构220能够在同一刻蚀过程中进行刻蚀，能够简化工艺。
本实施例中，所述隔离层231的材料为氧化硅，氧化硅具有优良的绝缘性。在其他实施例中，所述隔离层的材料还可以为氮氧化硅或氮化硅。
横跨所述鳍部202的栅极结构250，所述栅极结构250位于所述鳍部202部分侧壁和顶部表面。
本实施例中，所述栅极结构250包括：横跨所述鳍部202的栅介质层，所述栅介质层覆盖所述鳍部202部分侧壁和顶部表面；位于所述栅介质层表面的栅极层。
本实施例中，所述栅极结构250与现有技术相同。在此不多做赘述。
综上，本发明的半导体结构中，在所述初始凹槽侧壁表面具有第一覆盖层。所述第一覆盖层能够在形成所述隔离层的过程中，减少形成所述隔离层的反应物中具有氧化性的气体与临近所述隔离层的鳍部侧壁接触，从而限制临近所述隔离层的鳍部被氧化，进而降低临近所述隔离层鳍部宽度的缩小。因此，本发明的半导体结构能够减低鳍部宽度的不一致性，从而提高不同鳍式场效应晶体管性能的一致性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
形成基底，所述基底包括器件区和隔离区，所述基底包括：衬底、位于器件区衬底上的鳍部、位于器件区衬底上的初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，所述隔离区衬底内具有初始凹槽；
在所述凹槽侧壁表面形成第一覆盖层，形成隔离凹槽；
形成填充于所述隔离凹槽内的隔离层；
在形成所述隔离层之后，刻蚀所述初始隔离结构，暴露出鳍部部分侧壁和顶部表面，形成隔离结构；
形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一覆盖层的材料为无定型硅、无定型碳、无定型锗、氮化硅或氧化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一覆盖层的厚度为10埃～40埃。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一覆盖层的工艺包括：等离子体增强化学气相沉积工艺。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第一覆盖层的工艺参数包括：反应温度为360℃～420℃；气体压强为：0.3～0.4Torr。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第一覆盖层的步骤还包括：在所述初始凹槽底部和所述初始隔离结构表面形成所述第一覆盖层；
暴露出鳍部部分侧壁和顶部表面的步骤还包括：去除所述初始隔离结构表面的第一覆盖层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，去除所述初始隔离结构表面的第一覆盖层的工艺包括各向异性干法刻蚀。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离层的工艺包括：流体化学气相沉积工艺；
通过流体化学气相沉积工艺形成所述隔离层的步骤包括：在所述隔离凹槽中填充隔离材料前驱体；进行退火处理，使所述隔离材料前驱体固化；
进行所述退火处理的步骤中，退火温度为950℃～1100℃，退火时间为10min～30min。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成基底的步骤包括：
形成初始基底，所述初始基底包括：衬底和位于衬底上的鳍部；
在所述衬底表面形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；
刻蚀去除隔离区鳍部和初始隔离结构，形成初始凹槽。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述初始隔离结构之前，所述形成基底的步骤还包括：形成覆盖所述鳍部侧壁和顶部表面的第二覆盖层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第二覆盖层的步骤包括等离子体增强化学气相沉积工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层和所述隔离结构的材料相同。
14.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括器件区和隔离区；
位于所述器件区衬底上的鳍部；
位于所述器件区衬底上的隔离结构，所述隔离结构覆盖鳍部部分侧壁表面，所述隔离区衬底上具有初始凹槽；
位于所述初始凹槽侧壁表面的第一覆盖层；
位于所述第一覆盖层表面的隔离层，所述隔离层填充于所述初始凹槽中；
横跨所述鳍部的栅极结构，所述栅极结构位于所述鳍部部分侧壁和顶部表面。
15.如权利要求14所述的半导体结构，其特征在于，所述第一覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。
16.如权利要求14所述的半导体结构，其特征在于，所述第一覆盖层的厚度为10埃～40埃。
17.如权利要求14所述的半导体结构，其特征在于，还包括：位于所述鳍部和隔离结构之间的第二覆盖层。
18.如权利要求17所述的半导体结构，其特征在于，所述第二覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。
19.如权利要求17所述的半导体结构，其特征在于，所述第二覆盖层的厚度为15埃～30埃。
20.如权利要求14所述的半导体结构，其特征在于，所述隔离层的材料和所述隔离结构的材料相同。
CN201610309510.6A 2016-05-11 2016-05-11 半导体结构及其形成方法 Pending CN107369643A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610309510.6A CN107369643A (zh) 2016-05-11 2016-05-11 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610309510.6A CN107369643A (zh) 2016-05-11 2016-05-11 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN107369643A true CN107369643A (zh) 2017-11-21

Family

ID=60303745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610309510.6A Pending CN107369643A (zh) 2016-05-11 2016-05-11 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN107369643A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591399A (zh) * 2016-07-06 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109830438A (zh) * 2017-11-23 2019-05-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109994548A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110828543A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN112151382A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112271161A (zh) * 2020-10-26 2021-01-26 上海华力集成电路制造有限公司 一种改善鳍式晶体管Fin尺寸的方法
CN113972136A (zh) * 2020-07-22 2022-01-25 中芯南方集成电路制造有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044469A (zh) * 2009-10-14 2011-05-04 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
US20140203376A1 (en) * 2013-01-18 2014-07-24 Globalfoundries Inc. Finfet integrated circuits with uniform fin height and methods for fabricating the same
US20140231919A1 (en) * 2013-02-18 2014-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Deformation Modulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044469A (zh) * 2009-10-14 2011-05-04 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
US20140203376A1 (en) * 2013-01-18 2014-07-24 Globalfoundries Inc. Finfet integrated circuits with uniform fin height and methods for fabricating the same
US20140231919A1 (en) * 2013-02-18 2014-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Deformation Modulation

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591399A (zh) * 2016-07-06 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109830438A (zh) * 2017-11-23 2019-05-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109994548A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109994548B (zh) * 2017-12-29 2021-12-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110828543A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN110828543B (zh) * 2018-08-14 2023-08-22 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN112151382A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113972136A (zh) * 2020-07-22 2022-01-25 中芯南方集成电路制造有限公司 半导体结构及其形成方法
CN112271161A (zh) * 2020-10-26 2021-01-26 上海华力集成电路制造有限公司 一种改善鳍式晶体管Fin尺寸的方法

Similar Documents

Publication Publication Date Title
CN107369643A (zh) 半导体结构及其形成方法
CN103985711B (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN107591362B (zh) 半导体结构及其形成方法
CN106952873B (zh) 鳍式场效应管的形成方法
US20110068405A1 (en) Fin field effect transistor
CN107706112B (zh) 半导体器件的形成方法
US9006079B2 (en) Methods for forming semiconductor fins with reduced widths
CN105097533A (zh) 半导体结构的形成方法
CN108321090B (zh) 半导体器件及其形成方法
CN106571336A (zh) 鳍式场效应管的形成方法
CN106486374A (zh) 半导体结构的形成方法
CN107481933A (zh) 半导体结构及其制造方法
CN104425264B (zh) 半导体结构的形成方法
CN105226022A (zh) 半导体结构的形成方法
CN107785318B (zh) 半导体结构的制造方法
CN107045981B (zh) 半导体结构的形成方法
CN107591364A (zh) 半导体结构及其形成方法
CN104681440A (zh) 一种半导体器件及其制备方法
CN107706111B (zh) 半导体器件的形成方法
CN107731688A (zh) 半导体结构及其形成方法
CN111129142A (zh) 半导体器件及其形成方法
CN108630611A (zh) 半导体结构及其形成方法
CN108630549A (zh) 半导体器件及其形成方法
CN110690218B (zh) 半导体器件及其形成方法
CN106847697A (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171121

RJ01 Rejection of invention patent application after publication