CN107731688A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN107731688A CN107731688A CN201610665029.0A CN201610665029A CN107731688A CN 107731688 A CN107731688 A CN 107731688A CN 201610665029 A CN201610665029 A CN 201610665029A CN 107731688 A CN107731688 A CN 107731688A
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor structure
- substrate
- isolation structure
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000002955 isolation Methods 0.000 claims abstract description 106
- 238000000926 separation method Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 230000004888 barrier function Effects 0.000 claims abstract description 61
- 150000002500 ions Chemical class 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims description 74
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 36
- 239000001301 oxygen Substances 0.000 claims description 36
- 229910052760 oxygen Inorganic materials 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- -1 Nitrogen ion Chemical class 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000012530 fluid Substances 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000002791 soaking Methods 0.000 claims description 5
- 230000001154 acute effect Effects 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 239000007789 gas Substances 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000000694 effects Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 11
- 230000005669 field effect Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229940090044 injection Drugs 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000009969 flowable effect Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000002243 precursor Substances 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，所述衬底包括器件区和隔离区，所述器件区衬底上具有鳍部和初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，邻近隔离区的初始隔离结构侧壁和隔离区衬底形成隔离凹槽；对所述隔离凹槽侧壁进行离子注入，注入掺杂离子，在所述隔离凹槽侧壁表面形成阻挡层；离子注入之后，形成填充于所述隔离凹槽内的隔离层；在形成所述隔离层之后，刻蚀所述初始隔离结构，暴露出鳍部顶部和部分侧壁表面，形成隔离结构。所述形成方法能够降低鳍部宽度的不一致性，从而改善半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用。随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。
鳍式场效应晶体管(FinFET)具有像鱼鳍的交叉式鳍部，能够提高半导体器件的集成度。且鳍式场效应晶体管的栅极结构能够从鳍部的两侧控制晶体管沟道，从而增加对晶体管沟道载流子的控制，有利于减少漏电流。
在鳍式场效应晶体管中，鳍部的宽度对晶体管的沟道长度有很大影响，沟道的长度对晶体管的短沟道效应至关重要。鳍式场效应晶体管中鳍部的宽度很小，鳍部宽度具有较小的改变就容易影响鳍式场效应晶体管的性能。
然而，现有技术形成的半导体结构中，不同鳍式场效应晶体管的鳍部宽度不一致，导致不同鳍式场效应晶体管的性能不一致。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够降低半导体结构中鳍部宽度的不一致性。
为解决上述问题，本发明提供一种半导体结构及其形成方法，包括：提供衬底，所述衬底包括器件区和隔离区，所述器件区衬底上具有鳍部和初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，邻近隔离区的初始隔离结构侧壁和隔离区衬底形成隔离凹槽；采用离子注入对所述隔离凹槽侧壁注入掺杂离子，在所述隔离凹槽侧壁表面形成阻挡层；离子注入之后，形成填充于所述隔离凹槽内的隔离层；在形成所述隔离层之后，刻蚀所述初始隔离结构，暴露出鳍部顶部和部分侧壁表面，形成隔离结构。
可选的，所述掺杂离子为氮离子、硅离子和碳离子中的一种或多种组合。
可选的，注入离子为氮离子；所述离子注入的工艺参数包括：注入剂量为1.0E13atoms/cm2～1.0E19atoms/cm2；注入能量为0.5KeV～20KeV；注入角度为0度～20度，所述注入角度为注入方向与衬底法线之间的锐角夹角。
可选的，所述阻挡层的厚度为5埃～30埃。
可选的，形成隔离层之前，还包括：对所述阻挡层进行退火处理。
可选的，所述退火处理的工艺参数包括：退火温度为800℃～1050℃；保温时间为2s～20s。
可选的，形成所述隔离层的工艺包括：流体化学气相沉积工艺。
可选的，所述隔离层和所述初始隔离结构的材料相同。
可选的，所述初始隔离结构和所述隔离层的材料为氧化硅。
可选的，形成隔离结构之后，还包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
可选的，所述初始隔离结构和隔离凹槽的形成步骤包括：在所述器件区和隔离区衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部侧壁；去除所述隔离区衬底上的鳍部和隔离材料层，在器件区形成初始隔离结构，在隔离区形成隔离凹槽。
相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括器件区和隔离区；位于所述器件区衬底上的鳍部；位于所述器件区衬底上的隔离结构，所述隔离结构覆盖鳍部部分侧壁表面，邻近隔离区的隔离结构侧壁和隔离区衬底形成隔离凹槽；位于所述隔离凹槽侧壁表面的阻挡层，所述阻挡层中具有掺杂离子；位于所述隔离凹槽中的隔离层。
可选的，所述掺杂离子为氮离子、硅离子和碳离子中的一种或多种组合。
可选的，所述阻挡层的厚度为5埃～30埃。
可选的，所述阻挡层中掺杂离子的浓度为1.0E13atoms/cm2～1.0E19atoms/cm2。
可选的，所述阻挡层的材料为含有掺杂离子的氧化硅。
可选的，所述隔离结构与所述隔离层的材料相同。
可选的，所述隔离层与隔离结构的材料为氧化硅。
可选的，还包括：横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法中，在形成所述隔离层之前，对所述隔离凹槽侧壁进行离子注入形成阻挡层。所述阻挡层能够增加凹槽侧壁对形成隔离层的过程中含氧气体的阻挡作用。在形成隔离层的过程中，所述阻挡层能够有效阻挡所述含氧气体向所述鳍部扩散，从而能够降低所述含氧气体与邻近所述隔离凹槽的鳍部侧壁的接触。因此，所述阻挡层能够阻挡邻近所述隔离凹槽的鳍部被氧化，抑制邻近所述隔离层的鳍部宽度缩小。因此，本发明的半导体结构的形成方法能够降低鳍部宽度的不一致性，从而改善半导体结构的性能。此外，通过离子注入形成阻挡层工艺简单，能够简化工艺流程。
进一步，所述注入离子为硅，硅能够与含氧反应物反应，从而能够减少到达邻近所述隔离凹槽的鳍部的含氧气体。因此，所述形成方法能够阻挡邻近所述隔离凹槽的鳍部被氧化，降低邻近所述隔离层的鳍部宽度的缩小。
进一步，所述注入离子为氮，氮能够与所述初始隔离结构反应形成氮化物，能够提高所述初始隔离结构对所述含氧气体的阻挡作用。
本发明的半导体结构中，在所述隔离结构邻近隔离层的侧壁表面具有阻挡层，所述阻挡层中具有掺杂离子。所述掺杂离子能够增加阻挡层对含氧气体的阻挡作用，从而减少含氧气体与邻近所述隔离层的鳍部接触，从而能够限制邻近所述隔离层的鳍部被氧化，进而抑制邻近所述隔离层的鳍部宽度的缩小。因此，本发明的半导体结构能够减低鳍部宽度的不一致性，从而提高不同鳍式场效应晶体管性能的一致性。
附图说明
图1至图5是一种半导体结构的形成方法各步骤的结构示意图；
图6至图13是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，包括：鳍部宽度不一致，晶体管性能不一致。
现结合一种半导体结构的形成方法，分析导致鳍部宽度不一致的原因：
图1至图5是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底，所述基底包括衬底101和位于衬底101上的鳍部102。所述基底包括：隔离区II和位于所述隔离区II两侧的器件区I。
请参考图2，在所述衬底101表面形成初始隔离结构110，所述初始隔离结构110覆盖所述鳍部102侧壁。
请参考图3，去除所述隔离区II衬底101上的鳍部102和初始隔离结构110，形成隔离凹槽111。
请参考图4，形成填充于所述隔离凹槽111(如图3所示)的初始隔离层120。
请参考图5，回刻所述初始隔离结构110(如图4所示)，暴露出鳍部102部分侧壁，形成隔离结构112，并回刻所述初始隔离层120形成隔离层121。
需要说明的是，为了保证所述隔离区II隔离层121厚度的均匀性，所述形成方法中，形成初始隔离结构110之后，去除隔离区II衬底101表面的鳍部102和初始隔离结构110，形成所述隔离凹槽111；之后在所述隔离凹槽111中形成隔离层121。
所述形成方法中，所述隔离凹槽111的深宽比较大，为使形成的初始隔离层120完全填充于所述隔离凹槽111中，形成所述初始隔离层120的工艺包括流体化学气相沉积工艺。通过所述流体化学气相沉积工艺形成所述初始隔离层120的步骤包括：形成填充于所述隔离凹槽111中的前驱体，所述前驱体为液体，能够充分填充于所述隔离凹槽111中；形成前驱体之后，进行退火处理，激活所述前躯体并使所述前驱体固化，形成初始隔离层120。
进行所述退火处理的过程中，所述前驱体中的具有氧化性的气体(例如：水蒸气和氧气)容易穿过所述隔离凹槽111侧壁的初始隔离结构110到达邻近所述隔离凹槽111的鳍部102侧壁表面。在退火过程的高温条件下，具有氧化性的气体与邻近所述隔离凹槽111的鳍部102发生化学反应，使所述鳍部102侧壁被氧化，从而使邻近所述隔离凹槽111的鳍部102宽度减小，进而导致鳍部102宽度不一致，影响半导体结构的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括器件区和隔离区，所述器件区衬底上具有鳍部和初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，邻近隔离区的初始隔离结构侧壁和隔离区衬底形成隔离凹槽；采用离子注入对所述隔离凹槽侧壁注入掺杂离子，在所述隔离凹槽侧壁表面形成阻挡层；离子注入之后，形成填充于所述隔离凹槽内的隔离层；在形成所述隔离层之后，刻蚀所述初始隔离结构，暴露出鳍部顶部和部分侧壁表面，形成隔离结构。
其中，在形成所述隔离层之前，对所述隔离凹槽侧壁进行离子注入形成阻挡层。所述阻挡层能够增加凹槽侧壁对形成隔离层的过程中含氧气体的阻挡作用。在形成隔离层的过程中，所述阻挡层能够有效阻挡所述含氧气体向所述鳍部扩散，从而能够降低所述含氧气体与邻近所述隔离凹槽的鳍部侧壁的接触。因此，所述阻挡层能够抑制邻近所述隔离凹槽的鳍部被氧化，抑制邻近所述隔离层的鳍部宽度缩小。因此，本发明的半导体结构的形成方法能够降低鳍部宽度的不一致性，从而改善半导体结构的性能。此外，通过离子注入形成阻挡层工艺简单，能够简化工艺流程。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图13是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图6至图9，提供衬底201，所述衬底包括器件区A和隔离区B，所述器件区A衬底201上具有鳍部202和初始隔离结构220，初始隔离结构220，所述初始隔离结构220位于所述鳍部202侧壁，邻近隔离区B的初始隔离结构220侧壁和隔离区B衬底201形成隔离凹槽240。
衬底201和鳍部202的形成步骤如图6至图7所示。
请参考图6，提供初始衬底200。
本实施例中，所述初始衬底200的材料为硅。在其他实施例中，所述初始衬底的材料还可以为锗或硅锗。
继续参考图6，在所述初始衬底200上形成氧化层204。
所述氧化层204用于增加后续形成掩膜层与鳍部顶部之间的附着力。
本实施例中，所述氧化层204的材料为氧化硅。在其他实施例中，所述氧化层的材料还可以为氮氧化硅。
需要说明的是，在其他实施例中，形成所述基底的步骤还可以不包括在所述初始衬底上形成氧化层的步骤。
继续参考图6，在所述氧化层204上形成图形化的掩膜层203。
所述掩膜层203用于定义后续形成的鳍部的尺寸和位置。
本实施例中，所述掩膜层203的材料为氮化硅。
请参考图7，以所述掩膜层203为掩膜，刻蚀所述氧化层204和初始衬底200(如图6所示)，形成衬底201和位于所述衬底201上的鳍部202。
所述鳍部202用于形成晶体管沟道。
所述衬底包括器件区A和隔离区B。所述器件区B用于形成半导体器件，所述隔离区A用于实现不同器件区B之间的隔离。
本实施例中，所述器件区B包括：分别位于所述隔离区A两侧的第一器件区和第二器件区。所述第一器件区用于形成PMOS晶体管，所述第二器件区用于形成NMOS晶体管。在其他实施例中，所述第一器件区和第二器件区还可以都用于形成NMOS晶体管或PMOS晶体管。
本实施例中，所述衬底201和鳍部202的材料为硅。在其他实施例中，所述鳍部和衬底的材料还可以为锗或硅锗。
本实施例中，所述鳍部202位于所述衬底201表面。在其他实施例中，所述鳍部和衬底之间还可以具有氧化层。
本实施例中，刻蚀所述氧化层204和初始衬底200的工艺包括干法刻蚀工艺。
需要说明的是，在其他实施例中，形成所述衬底和鳍部之后，形成基底的步骤还可以包括：形成覆盖所述鳍部顶部和侧壁的覆盖层。所述覆盖层用于在后续形成隔离结构的过程中保护鳍部不被氧化。
所述初始隔离结构220和所述隔离凹槽240的形成步骤如图8和图9所示。
请参考图8，在所述衬底201上形成隔离材料层222，所述隔离材料层222覆盖所述鳍部202侧壁。
所述隔离材料层222后续用于形成隔离结构，实现相邻鳍部202之间的电绝缘。
本实施例中，所述隔离材料层222的材料为氧化硅，氧化硅具有优良的绝缘性。在其他实施例中，所述隔离材料层的材料还可以为氮氧化硅或氮化硅。
需要说明的是，相邻鳍部202之间具有间隙，为了提高鳍式场效应晶体管形成的半导体结构的集成度，所述间隙具有很高的深宽比。为了使隔离材料层222充分填充于所述间隙中，流体化学气相沉积工艺被应用于形成所述隔离材料层222。
通过流体化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)工艺形成所述隔离材料层222的步骤包括：在所述鳍部202之间的间隙中填充隔离材料前驱体，所述隔离材料前驱体为液体，能够充分填充所述间隙；进行第一水汽退火处理，激活所述隔离材料前驱体并使所述隔离材料前驱体固化，形成隔离材料层222。
本实施例中，所述隔离材料前驱体的材料为含硅的可流动材料，所述可流动材料为含Si-H键、Si-N键以及Si-O键中一种或多种聚合物的聚合体。
具体的，本实施例中，进行所述第一水汽退火处理的步骤中，退火温度可以为950℃～1100℃；保温时间为10min～30min。
请参考图9，去除隔离区A衬底201上的鳍部202和隔离材料层222，在器件区A形成初始隔离结构220，在隔离区B形成隔离凹槽240。
所述隔离凹槽240后续用于容纳隔离层，实现第一器件区和第二器件区之间的隔离。
本实施例中，通过干法刻蚀去除所述鳍部202和初始隔离结构220，干法刻蚀具有各向异性，对所述隔离凹槽240侧壁的损耗小，能够增加隔离凹槽240侧壁对含氧气体的阻挡作用。
如果形成所述初始隔离层220之前，去除所述隔离区A衬底201上的鳍部202，在后续刻蚀所述初始隔离结构220，形成隔离结构之后，容易使隔离区A衬底201上的隔离结构厚度不均匀，从而容易影响隔离区A衬底201上的隔离结构的绝缘性。因此，本实施例中，形成隔离结构之前，去除隔离区B衬底201上的鳍部202和初始隔离结构220，形成隔离凹槽240。
请参考图10，采用离子注入对所述隔离凹槽240侧壁注入掺杂离子，在所述隔离凹槽240侧壁表面形成阻挡层241。
所述离子注入用于增加所述隔离凹槽240侧壁对后续形成隔离层过程中的含氧气体的阻挡作用，从而减少到达邻近所述隔离凹槽240的鳍部202的所述含氧气体。因此，所述离子注入能够抑制所述含氧气体对邻近所述隔离凹槽240的鳍部202的氧化，从而提高晶体管性能。此外，通过离子注入形成阻挡层工艺简单，能够简化工艺流程。
需要说明的是，本实施例中，进行离子注入之后，还包括：对所述阻挡层241进行退火处理。所述退火处理用于激活所述掺杂离子。
本实施例中，所述掺杂离子为氮离子、硅离子和碳离子中的一种或多种组合。
其中，所述初始隔离结构220的材料为氧化硅。氮离子能够与所述隔离凹槽240侧壁形成氮氧化硅，能够增加隔离凹槽240侧壁的致密性，从而增加隔离凹槽240侧壁对所述含氧气体的阻挡作用。
硅离子和碳离子能够与所述含氧气体反应，从而能够阻挡所述含氧气体向邻近所述隔离凹槽240的鳍部202扩散。
如果所述阻挡层241的厚度过小，不利于充分阻挡所述含氧气体到达邻近所述隔离凹槽240的鳍部202；如果所述阻挡层241的厚度过大，容易产生材料和能量的浪费。具体的，所述阻挡层241的厚度为5埃～30埃。
本实施例中，进行离子注入的工艺参数包括：注入剂量为1.0E13atoms/cm2～1.0E19atoms/cm2；注入能量为0.5KeV～20KeV；注入角度为0度～20度。
所述注入角度为离子注入方向与衬底201表面法线之间的锐角夹角。
本实施例中，所述退火处理的退火温度为800℃～1050℃；保温时间为2s～20s。
请参考图11，离子注入之后，形成填充于所述隔离凹槽240(如图10所示)内的隔离层230。
所述离子注入用于增加所述隔离凹槽240侧壁对形成隔离层230的过程中含氧气体的阻挡作用。
所述隔离层230用于实现第一器件区和第二器件区之间的隔离。
本实施例中，所述隔离层230与所述初始隔离结构220的材料相同。相同材料的所述隔离层230与所述初始隔离结构220能够在同一刻蚀过程中进行刻蚀，能够简化工艺流程。
所述隔离层230的材料为氧化硅，氧化硅具有优良的绝缘性。在其他实施例中，所述隔离层的材料还可以为氮氧化硅或氮化硅。
需要说明的是，为了提高鳍式场效应晶体管形成的半导体结构的集成度，所述隔离凹槽240具有很高的深宽比。为了使隔离层230充分填充于所述隔离凹槽240，流体化学气相沉积工艺被应用于形成所述隔离层230。
通过流体化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)工艺形成所述隔离层230的步骤包括：在所述隔离凹槽240中填充隔离层材料前驱体，所述隔离层材料前驱体为流体，能够充分填充所述隔离凹槽240；进行第二水汽退火处理，激活所述隔离层材料前驱体并使所述隔离层材料前驱体固化，形成隔离层230。
本实施例中，所述隔离层材料前驱体的材料为含硅的可流动材料，所述可流动材料为含Si-H键、Si-N键以及Si-O键中一种或多种聚合物的聚合体。
进行所述水汽退火处理的过程中，退火温度较高，容易使含氧气体(本实施例中为水蒸气)与硅发生化学反应。所述阻挡层241对所述含氧气体有阻挡作用，不容易使鳍部202被氧化。
具体的，本实施例中，进行所述第二水汽退火的工艺过程中，退火温度可以为900℃～1100℃；退火过程中的保温时间为10min～30min。
请参考图12，在形成所述隔离层230之后，刻蚀所述初始隔离结构220(如图11所示)，暴露出鳍部202顶部和部分侧壁表面，形成隔离结构221。
所述隔离结构221用于实现不同鳍部202之间的电隔离。
本实施例中，刻蚀所述初始隔离结构220之前还包括：对所述隔离层230进行刻蚀，去除所述初始隔离结构220上的隔离层230。
本实施例中，所述隔离层230与所述初始隔离结构220的材料相同，因此，刻蚀所述初始隔离结构220的过程中，所述隔离层230也被刻蚀，而使隔离层230表面高度降低。
本实施例中，通过各向异性干法刻蚀工艺对所述初始隔离结构220和隔离层230进行刻蚀。各向异性干法刻蚀具有很好的方向性，对鳍部202侧壁的损耗小。能够增加鳍部202宽度的均匀性，改善晶体管性能。
本实施例中，所述各向异性干法刻蚀的刻蚀气体包括：CF4、SiCl4和F2等。
在其他实施例中，所述鳍部侧壁和顶部表面具有覆盖层，对所述初始隔离结构进行刻蚀的过程中，还包括：对所述覆盖层进行刻蚀，暴露出鳍部部分侧壁表面。
本实施例中，形成所述隔离结构221之后，还包括：去除所述掩膜层203和所述氧化层204。
本实施例中，通过化学机械抛光去除所述掩膜层203和所述氧化层204。
请参考图13，形成横跨所述鳍部202的栅极结构250，所述栅极结构250覆盖鳍部202部分侧壁和顶部表面。
本实施例中，所述栅极结构250包括：横跨所述鳍部202的栅介质层，所述栅介质层覆盖所述鳍部202部分侧壁和顶部表面；位于所述栅介质层表面的栅极层。
综上，本实施例的半导体结构的形成方法中，本发明的半导体结构的形成方法中，在形成所述隔离层之前，对所述隔离凹槽侧壁进行离子注入形成阻挡层。所述阻挡层能够增加凹槽侧壁对形成隔离层的过程中含氧气体的阻挡作用。在形成隔离层的过程中，所述阻挡层能够有效阻挡所述含氧气体向所述鳍部扩散，从而能够降低所述含氧气体与邻近所述隔离凹槽的鳍部侧壁的接触。因此，所述阻挡层能够阻挡邻近所述隔离凹槽的鳍部被氧化，抑制邻近所述隔离层的鳍部宽度缩小。因此，本发明的半导体结构的形成方法能够降低鳍部宽度的不一致性，从而改善半导体结构的性能。此外，通过离子注入形成阻挡层工艺简单，能够简化工艺流程。
进一步，所述注入离子为硅，硅能够与含氧反应物反应，从而能够减少到达邻近所述隔离凹槽的鳍部的含氧气体。因此，所述形成方法能够阻挡邻近所述隔离凹槽的鳍部被氧化，降低邻近所述隔离层的鳍部宽度的缩小。
进一步，所述注入离子为氮，氮能够与所述初始隔离结构反应形成氮化物，能够提高所述初始隔离结构对所述含氧气体的阻挡作用。
请参考图13，本发明的实施例还提供一种半导体结构，包括：衬底201，所述衬底201包括器件区B和隔离区A；位于所述器件区B衬底201上的鳍部202；位于所述器件区B衬底202上的隔离结构221，所述隔离结构221覆盖鳍部202部分侧壁表面，邻近隔离区B的隔离结构221侧壁和隔离区B衬底201形成隔离凹槽；位于所述隔离凹槽侧壁表面的阻挡层241，所述阻挡层241中具有掺杂离子；位于所述隔离凹槽中的隔离层230。
下面结合附图对本发明的半导体结构做详细说明。
所述器件区B用于形成半导体器件，所述隔离区A用于实现不同器件区B之间的隔离。
本实施例中，所述器件区B包括：分别位于所述隔离区A两侧的第一器件区和第二器件区。所述第一器件区用于形成PMOS晶体管，所述第二器件区用于形成NMOS晶体管。在其他实施例中，所述第一器件区和所述第二器件区还可以都用于形成NMOS晶体管或PMOS晶体管。
本实施例中，所述衬底201的材料为硅。在其他实施例中，所述衬底的材料还可以为锗或硅锗。
本实施例中，所述鳍部202的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
本实施例中，所述鳍部202位于所述衬底201表面。在其他实施例中，所述鳍部和衬底之间还可以具有氧化层。
所述隔离结构221覆盖鳍部202部分侧壁表面，所述隔离区A衬底201上具有隔离凹槽，所述隔离凹槽由所述隔离结构221侧壁和隔离区A衬底201表面围成。
所述隔离结构221用于实现相邻鳍部202之间的电绝缘；所述隔离凹槽用于容纳隔离层，实现器件区B之间的隔离。
本实施例中，所述隔离结构221的材料为氧化硅，氧化硅具有优良的绝缘性。在其他实施例中，所述隔离结构的材料还可以为氮氧化硅或氮化硅。
需要说明的是，其他实施例中，所述半导体结构还包括：位于所述隔离结构和鳍部之间的覆盖层。所述覆盖层用于保护所述鳍部不被氧化，抑制鳍部宽度的减小，从而改善晶体管性能。
所述阻挡层241用于阻挡含氧气体向邻近所述隔离层230的鳍部202扩散，从而保证鳍部202宽度的均匀性，改善所形成半导体结构性能。
所述掺杂离子能够增加所述阻挡层241对含氧气体的阻挡作用，从而降低含氧气体对邻近所述隔离层230的鳍部202的氧化，进而改善所形成半导体结构的性能。
本实施例中，所述掺杂离子为氮离子、硅离子和碳离子中的一种或多种组合。
其中，所述初始隔离结构220的材料为氧化硅。氮离子能够使所述阻挡层241形成氮氧化硅，从而增加隔离凹槽240侧壁的致密性，进而增加隔离凹槽240侧壁对所述含氧气体的阻挡作用。
硅离子和碳离子能够与所述含氧气体反应，从而能够阻挡所述含氧气体向邻近所述隔离层230的鳍部202扩散。
如果所述阻挡层241的厚度过小，不利于充分阻挡所述含氧气体到达邻近所述隔离层230的鳍部202；如果所述阻挡层241的厚度过大，容易产生材料和能量的浪费。具体的，所述阻挡层241的厚度为5埃～30埃。
如果所述掺杂离子的浓度过低，不利于充分阻挡所述含氧气体到达邻近所述隔离层230的鳍部202；如果所述掺杂离子的浓度过高，容易产生材料和能量的浪费。具体的，所述掺杂离子的浓度为1.0E13atoms/cm2～1.0E19atoms/cm2。
所述隔离层230用于实现第一器件区和第二器件区之间的隔离。
本实施例中，所述隔离层230与所述隔离结构221的材料相同。
本实施例中，所述隔离层230的材料为氧化硅，氧化硅具有优良的绝缘性。在其他实施例中，所述隔离层的材料还可以为氮氧化硅或氮化硅。
所述半导体结构还包括：横跨所述鳍部202的栅极结构250，所述栅极结构250覆盖所述鳍部202部分侧壁和顶部表面。
本实施例中，所述栅极结构250包括：横跨所述鳍部202的栅介质层，所述栅介质层覆盖所述鳍部202部分侧壁和顶部表面；位于所述栅介质层表面的栅极层。
综上，本实施例的半导体结构中，在所述隔离结构邻近隔离层的侧壁表面具有阻挡层，所述阻挡层中具有掺杂离子。所述掺杂离子能够增加阻挡层对含氧气体的阻挡作用，从而减少含氧气体与邻近所述隔离层的鳍部接触，从而能够限制邻近所述隔离层的鳍部被氧化，进而抑制邻近所述隔离层的鳍部宽度的缩小。因此，本发明的半导体结构能够减低鳍部宽度的不一致性，从而提高不同鳍式场效应晶体管性能的一致性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括器件区和隔离区，所述器件区衬底上具有鳍部和初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，邻近隔离区的初始隔离结构侧壁和隔离区衬底形成隔离凹槽；
采用离子注入对所述隔离凹槽侧壁注入掺杂离子，在所述隔离凹槽侧壁表面形成阻挡层；
所述离子注入之后，形成填充于所述隔离凹槽内的隔离层；
在形成所述隔离层之后，刻蚀所述初始隔离结构，暴露出鳍部顶部和部分侧壁表面，形成隔离结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂离子为氮离子、硅离子和碳离子中的一种或多种组合。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，注入离子为氮离子；
所述离子注入的工艺参数包括：注入剂量为1.0E13atoms/cm2～1.0E19atoms/cm2；注入能量为0.5KeV～20KeV；注入角度为0度～20度，所述注入角度为注入方向与衬底法线之间的锐角夹角。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度为5埃～30埃。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成隔离层之前，还包括：对所述阻挡层进行退火处理。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺参数包括：退火温度为800℃～1050℃，保温时间为2s～20s。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离层的工艺包括：流体化学气相沉积工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层和所述初始隔离结构的材料相同。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述初始隔离结构和所述隔离层的材料为氧化硅。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成隔离结构之后，还包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始隔离结构和隔离凹槽的形成步骤包括：在所述器件区和隔离区衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部侧壁；去除所述隔离区衬底上的鳍部和隔离材料层，在器件区形成初始隔离结构，在隔离区形成隔离凹槽。
12.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括器件区和隔离区；
位于所述器件区衬底上的鳍部；
位于所述器件区衬底上的隔离结构，所述隔离结构覆盖鳍部部分侧壁表面，邻近隔离区的隔离结构侧壁和隔离区衬底形成隔离凹槽；
位于所述隔离凹槽侧壁表面的阻挡层，所述阻挡层中具有掺杂离子；
位于所述隔离凹槽中的隔离层。
13.如权利要求12所述的半导体结构，其特征在于，所述掺杂离子为氮离子、硅离子和碳离子中的一种或多种组合。
14.如权利要求12所述的半导体结构，其特征在于，所述阻挡层的厚度为5埃～30埃。
15.如权利要求12所述的半导体结构，其特征在于，所述阻挡层中掺杂离子的浓度为1.0E13atoms/cm2～1.0E19atoms/cm2。
16.如权利要求12所述的半导体结构，其特征在于，所述阻挡层的材料为含有掺杂离子的氧化硅。
17.如权利要求12所述的半导体结构，其特征在于，所述隔离结构与所述隔离层的材料相同。
18.如权利要求17所述的半导体结构，其特征在于，所述隔离层与隔离结构的材料为氧化硅。
19.如权利要求12所述的半导体结构，其特征在于，还包括：横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610665029.0A CN107731688A (zh) | 2016-08-12 | 2016-08-12 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610665029.0A CN107731688A (zh) | 2016-08-12 | 2016-08-12 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107731688A true CN107731688A (zh) | 2018-02-23 |
Family
ID=61201352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610665029.0A Pending CN107731688A (zh) | 2016-08-12 | 2016-08-12 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731688A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430241A (zh) * | 2019-01-09 | 2020-07-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114005754A (zh) * | 2020-07-28 | 2022-02-01 | 中芯南方集成电路制造有限公司 | 半导体结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140203376A1 (en) * | 2013-01-18 | 2014-07-24 | Globalfoundries Inc. | Finfet integrated circuits with uniform fin height and methods for fabricating the same |
| US20140227857A1 (en) * | 2013-02-08 | 2014-08-14 | Samsung Electronics Co., Ltd. | Methods of Fabricating Semiconductor Devices Including Fin-Shaped Active Regions |
| US20140227848A1 (en) * | 2013-02-14 | 2014-08-14 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricationg the same |
| CN104532207A (zh) * | 2014-12-23 | 2015-04-22 | 国家纳米科学中心 | 一种氮氧化硅膜材料及其制备方法和用途 |
| CN104979266A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN107492521A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及形成方法 |
-
2016
- 2016-08-12 CN CN201610665029.0A patent/CN107731688A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140203376A1 (en) * | 2013-01-18 | 2014-07-24 | Globalfoundries Inc. | Finfet integrated circuits with uniform fin height and methods for fabricating the same |
| US20140227857A1 (en) * | 2013-02-08 | 2014-08-14 | Samsung Electronics Co., Ltd. | Methods of Fabricating Semiconductor Devices Including Fin-Shaped Active Regions |
| US20140227848A1 (en) * | 2013-02-14 | 2014-08-14 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricationg the same |
| CN104979266A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN104532207A (zh) * | 2014-12-23 | 2015-04-22 | 国家纳米科学中心 | 一种氮氧化硅膜材料及其制备方法和用途 |
| CN107492521A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430241A (zh) * | 2019-01-09 | 2020-07-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114005754A (zh) * | 2020-07-28 | 2022-02-01 | 中芯南方集成电路制造有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524667C (zh) | 分段场效应晶体管的制造方法 | |
| US7560785B2 (en) | Semiconductor device having multiple fin heights | |
| CN101335300B (zh) | 半导体装置及其制造方法 | |
| CN106486378B (zh) | 鳍式场效应管的形成方法 | |
| CN106952873B (zh) | 鳍式场效应管的形成方法 | |
| TWI524465B (zh) | 用於淺渠溝隔離（sti）區域之氮化矽硬停囊封層 | |
| US7229894B2 (en) | Active cell isolation body of a semiconductor device and method for forming the same | |
| CN107369643A (zh) | 半导体结构及其形成方法 | |
| CN105428304A (zh) | 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法 | |
| CN107919327A (zh) | 半导体结构及其形成方法 | |
| CN109994547B (zh) | 半导体器件及其形成方法 | |
| CN107706112B (zh) | 半导体器件的形成方法 | |
| US20110210389A1 (en) | Transistor Comprising a Buried High-K Metal Gate Electrode Structure | |
| CN106486374B (zh) | 半导体结构的形成方法 | |
| CN106952822A (zh) | 改善鳍式场效应管性能的方法 | |
| CN107919324A (zh) | 半导体器件的形成方法 | |
| CN106952818A (zh) | 半导体结构的形成方法 | |
| CN106952816A (zh) | 鳍式晶体管的形成方法 | |
| CN107731688A (zh) | 半导体结构及其形成方法 | |
| CN106571339A (zh) | 鳍式场效应管的形成方法 | |
| CN106816414B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103871951B (zh) | 沟槽填充方法 | |
| CN104064469A (zh) | 半导体器件制造方法 | |
| CN107591364A (zh) | 半导体结构及其形成方法 | |
| CN107706111B (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180223 |
|
| RJ01 | Rejection of invention patent application after publication |