CN111430241A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111430241A
CN111430241A CN201910019354.3A CN201910019354A CN111430241A CN 111430241 A CN111430241 A CN 111430241A CN 201910019354 A CN201910019354 A CN 201910019354A CN 111430241 A CN111430241 A CN 111430241A
Authority
CN
China
Prior art keywords
substrate
forming
dielectric layer
area
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910019354.3A
Other languages
English (en)
Other versions
CN111430241B (zh
Inventor
纪世良
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910019354.3A priority Critical patent/CN111430241B/zh
Priority to US16/736,921 priority patent/US11227939B2/en
Publication of CN111430241A publication Critical patent/CN111430241A/zh
Application granted granted Critical
Publication of CN111430241B publication Critical patent/CN111430241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括相邻的第一区和第二区，所述第一区和第二区沿第一方向排列，所述第一区基底表面具有若干鳍部，相邻鳍部之间具有第一开口，且在第一方向上所述第二区的尺寸大于所述第一开口的尺寸，所述若干鳍部中包括待去除鳍部；在所述鳍部侧壁形成第一介质层，且所述第一介质层填充满所述第一开口；以所述第一介质层为掩膜，刻蚀第二区的基底，在第二区基底内形成第一沟槽；形成所述第一沟槽后，去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽。所述方法形成的半导体性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，鳍式场效应晶体管(Fin FET)等三维结构的设计成为本领域关注的热点。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，鳍式场效应晶体管一般具有从衬底上向上垂直延伸的多个薄的鳍部，所述鳍部中形成鳍式场效应晶体管的沟道，在鳍部上形成栅极结构，在栅极结构的两侧的鳍部中形成有源区和漏区，且相邻鳍部之间通过隔离结构隔离开来。
随着器件的不断小型化，为了制作尺寸更小、分别更密集的鳍部，隔离结构的制作也出现了新的技术，例如一种单扩散隔断隔离结构(single diffusion break isolationstructures，SDB)的制造技术，其一般分布在沿鳍部的长度方向上，通过去除鳍部的某些区域，在鳍部中形成一个甚至多个隔断沟槽，这些沟槽中填充二氧化硅等绝缘材料后，可以将鳍部分隔成多个小鳍部。
单扩散隔断隔离结构的制造工艺及其形成的结构好坏会影响单扩散隔断隔离结构的隔离性能，甚至会对其周围的鳍部和栅极结构造成缺陷，进而影响鳍式场效应晶体管器件的性能。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，使在具有不均匀鳍部的基底内形成的沟槽形貌较好，从而形成性能较好的半导体结构。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括相邻的第一区和第二区，所述第一区和第二区沿第一方向排列，所述第一区基底表面具有若干鳍部，相邻鳍部之间具有第一开口，且在第一方向上所述第二区的尺寸大于所述第一开口的尺寸，所述若干鳍部中包括待去除鳍部；在所述鳍部侧壁形成第一介质层，且所述第一介质层填充满所述第一开口；以所述第一介质层为掩膜，刻蚀第二区的基底，在第二区基底内形成第一沟槽；形成所述第一沟槽后，去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽。
可选的，所述第一介质层的形成方法包括：在所述基底表面、鳍部顶部和侧壁形成第一介质膜，所述第一介质膜填充满所述第一开口；回刻蚀所述第一介质膜，直至暴露出第二区基底表面，形成所述第一介质层。
可选的，回刻蚀所述第一介质膜的方法包括：采用第一干法刻蚀工艺刻蚀第一介质膜，直至暴露出第二区基底表面；所述第一干法刻蚀工艺的参数包括：采用的气体包括CF4、CF6、O2和N2，所述CF4和CF6的流量为10标准毫升/分钟～300准毫升/分钟，所述O2的流量为10标准毫升/分钟～500标准毫升/分钟，所述N2的流量为50标准毫升/分钟～1000准毫升/分钟，压力为3毫托～400毫托，温度为30摄氏度～120摄氏度。
可选的，回刻蚀所述第一介质膜的方法还包括：在暴露出第二区基底表面后，采用第二刻蚀工艺，减薄位于鳍部侧壁表面的第一介质膜；所述第二刻蚀工艺为SICONI工艺，所述SICONI工艺的参数包括：采用的气体包括NF3和NH3，所述NF3和NH3的流量为100标准毫升/分钟～5000准毫升/分钟，温度为0摄氏度～100摄氏度。
可选的，所述第一介质膜的形成工艺包括：原子层沉积工艺。
可选的，所述第一介质层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
可选的，以所述第一介质层为掩膜，刻蚀第二区的基底的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
可选的，所述第二沟槽的形成方法包括：在所述第一介质层表面及侧壁、以及第一沟槽内形成第二介质层，所述第二介质层顶部表面高于鳍部顶部表面；在所述第二介质层表面形成第一掩膜层，所述第一掩膜层暴露出位于待去除鳍部上的第二介质层表面；以所述第一掩膜层为掩膜，刻蚀所述第二介质层、所述第一介质层、所述待去除鳍部、以及位于所述待去除鳍部底部的第一区基底，在第一区基底内形成第二沟槽。
可选的，所述第二介质层的材料包括：有机材料。
可选的，以所述第一掩膜层为掩膜，刻蚀所述第二介质层、所述第一介质层、所述待去除鳍部以及位于所述待去除鳍部底部的第一区基底的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
可选的，所述待去除鳍部的数量是一个或者多个。
可选的，所述鳍部顶部还具有：位于鳍部顶部表面的第一保护层和位于所述第一保护层表面的第二保护层。
可选的，所述第一保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅；所述第二保护层的材料与第一保护层的材料不同，所述第二保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
相应的，本发明实施例还提供上述任一项方法形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法，以所述第一介质层为掩膜，刻蚀第二区的基底，在第二区基底内形成第一沟槽；去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽。由于第一沟槽的形成是以位于第二区的第一介质层为掩膜刻蚀形成的，所述位于第二区的第一介质层的形貌良好，从而以所述第一介质层为掩膜进行刻蚀基底，能够在第二区基底内形成形貌较好的第一沟槽，进而有利于提高半导体结构的性能。同时，所述第二沟槽是通过一次刻蚀工艺形成的，避免了通过多次刻蚀工艺会造成第二沟槽形貌缺陷的强化，从而所述第二沟槽的形貌较好，进而有利于提高半导体结构的性能。通过分步骤，首先在第二区基底内形成所述第一沟槽，然后在第一区基底内形成第二沟槽，实现所述第一沟槽和第二沟槽沿第一方向上的尺寸不同，且所述第一沟槽和第二沟槽的形貌均较好，使形成的半导体结构性能较好。
进一步，形成所述第一介质膜的工艺包括：原子层沉积工艺。由于原子层沉积工艺成膜阶梯覆盖性较好，通过所述原子层沉积工艺，在保证形成的第一介质膜足够厚，能够填充满第一区鳍部之间的第一开口的同时，有利于后续回刻蚀所述第一介质膜形成形貌较好且厚度较厚的第一介质层，从而以所述第一介质层为掩膜进行刻蚀工艺时，有利于在第一区基底内形成形貌较好的第一沟槽，使形成的半导体及结构的性能较好。
附图说明
图1至图4是一种半导体结构形成方法的各步骤的结构示意图；
图5至图11是本发明一实施例的半导体结构的形成方法的各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有技术在具有不均匀鳍部的基底内形成的沟槽形貌不好。
图1至图4是一种半导体结构形成方法的各步骤的结构示意图。
请参考图1，提供基底100，所述基底100包括相邻的第一区A和第二区B，所述第一区A和第二区B沿第一方向排列，所述第一区A基底100表面具有若干鳍部110，相邻鳍部110之间具有若干第一开口120，且在第一方向上所述第二区B的尺寸大于所述第一开口120的尺寸，位于所述基底100表面、以及鳍部110顶部和侧壁表面的第一介质层130，且所述第一介质层130填充满所述第一开口120，所述第一介质层130顶部表面高于鳍部110顶部表面；
请参考图2，在所述第一介质层130表面形成第一掩膜层140，所述第一掩膜层140暴露出第一区A第一介质层130的部分表面；以所述第一掩膜层140为掩膜，刻蚀第一介质层130和鳍部110，直至暴露出基底100表面，在所述第一介质层130内形成第二开口150。
请参考图3，去除所述第一介质层130和位于第一介质层130表面的第一掩膜层140，在所述第二开口150底部表面、鳍部100顶部和侧壁、以及基底100表面形成第二介质膜160，且所述第二介质膜160填充满第一开口120。
请参考图4，回刻蚀所述第二介质膜160，直至暴露出基底100表面，形成第二介质层161；以所述第二介质层161为掩膜，刻蚀所述基底100，在第一区A基底100内形成第一沟槽170，在第二区B基底100内形成第二沟槽180。
上述方法中，以所述第一掩膜层140为掩膜，去除第一区A表面的至少一个鳍部110，从而在第一区A内相邻鳍部100之间形成第二开口150。形成所述第二开口150之后，以所述第二介质层161为掩膜，去除位于第一区A第二开口150底部的基底100和第二区B基底100，从而在第一区A基底100内形成第一沟槽170，所述第一沟槽170位于第二开口150底部，在第二区B基底100内形成第二沟槽180。
然而，通过第一掩膜层140为掩膜，刻蚀第一介质层130和鳍部110，形成所述第二开口150时，第一区A表面会有一定鳍部110材料的残留，从而形成的第二开口150底部的形貌较差。后续形成的第二介质膜160覆盖第二开口150底部表面、鳍部100顶部和侧壁、以及基底100表面，当回刻蚀所述第二介质膜160形成所述第二介质层161时，因所述鳍部110材料的残留的影响，容易使第二介质膜的材料也残留于第二开口150底部表面。因此，当以所述第二介质层161为掩膜，刻蚀所述基底100，在第二区B基底100内形成第二沟槽180时，第二开口150底部表面存在的缺陷容易在刻蚀形成第二沟槽的过被进一步强化，进而在第一区A基底100内形成的第一沟槽170形貌较差，进而不利于形成性能较好的半导体结构。
为解决所述技术问题，本发明提供了一种半导体器件的形成方法，包括：以所述第一介质层为掩膜，刻蚀第二区的基底，在第二区基底内形成第一沟槽；去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽。通过分步骤，首先在第二区基底内形成所述第一沟槽，然后在第一区基底内形成第二沟槽，实现所述第一沟槽和第二沟槽沿第一方向上的尺寸不同，且所述第一沟槽和第二沟槽的形貌均较好，使形成的半导体结构性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明一实施例的半导体结构的形成方法的各步骤的结构示意图。
请参考图5，提供基底200，所述基底200包括相邻的第一区A和第二区B，所述第一区A和第二区B沿第一方向排列，所述第一区A基底200表面具有若干鳍部210，相邻鳍部210之间具有第一开口220，且在第一方向上所述第二区B的尺寸大于所述第一开口220的尺寸，所述若干鳍部210中包括待去除鳍部211。
在本实施例中，所述基底200的材料为单晶硅。所述基底还可以是多晶硅或非晶硅。所述基底的材料还可以为锗、锗化硅或砷化镓等半导体材料。所述基底还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。
在本实施例中，所述鳍部210的材料与基底200的材料相同，即，所述鳍部210的材料为单晶硅。
所述待去除鳍部211的数量是一个或者多个。
在本实施例中，所述待去除鳍部211的数量为一个。
在本实施例中，所述鳍部210顶部表面还具有：位于鳍部210顶部表面的第一保护层(图中未示出)和位于第一保护层表面的第二保护层(图中未示出)。
所述第一保护层位于鳍部210的顶部表面，用于作为后续刻蚀工艺的停止层。
所述第二保护层位于第一保护层的表面，用于保护第一保护层，避免所述第一保护层在后续的工艺中受到损伤，使第一保护层的表面较平坦，进而利于后续所述第一保护层作为刻蚀工艺的停止层。
所述第一保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
在本实施例中，所述第一保护层的材料为氮化硅。
所述第二保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅；所述第二保护层的材料与第一保护层的材料层不同。
在本实施例中，所述第二保护层的材料为氧化硅。
在本实施例中，在所述鳍部210侧壁形成第一介质层，且所述第一介质层填充满所述第一开口220，请结合图7至图8，对所述第一介质层的形成过程进行说明。
请参考图6，在所述基底200表面、鳍部210顶部和侧壁形成第一介质膜240，且所述第一介质膜240充满所述第一开口220。
所述第一介质膜240用于后续形成第一介质层。
所述第一介质膜240的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
在本实施例中，所述第一介质膜240的材料为氧化硅，相应的，后续形成的第一介质层的材料为氧化硅。
所述第一介质膜240的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
所述第一介质膜240沿第一方向上的尺寸为：1纳米～10纳米。
所述鳍部210之间的第一开口220沿第一方向上的尺寸为：1纳米～10纳米。
在本实施例中，所述第一介质膜240的形成工艺为：原子层沉积工艺。由于原子层沉积工艺成膜的阶梯覆盖性较好，通过所述原子层沉积工艺，在保证形成的第一介质膜240足够厚，能够填充满第一区A鳍部210之间的第一开口220的同时，有利于后续回刻蚀所述第一介质膜240形成形貌较好且厚度较厚的的第一介质层，从而以所述第一介质层为掩膜进行刻蚀工艺时，有利于在第二区B基底200内形成形貌较好的第一沟槽，使形成的半导体及结构的性能较好。
请参考图7，形成所述第一介质膜240之后，回刻蚀所述第一介质膜240，直至暴露出第二区B基底200表面，形成所述第一介质层241。
回刻蚀所述第一介质膜240的工艺包括：湿法刻蚀工艺和干法刻蚀工艺或SICONI工艺。
在本实施例中，回刻蚀所述第一介质膜240的方法包括：采用第一干法刻蚀工艺刻蚀第一介质膜240，直至暴露出第二区B基底200表面；暴露出所述第二区B基底200表面之后，采用第二刻蚀工艺，减薄位于鳍部210侧壁表面的第一介质膜240，形成所述第一介质层241。
所述第一干法刻蚀工艺的参数包括：采用的气体包括CF4、CF6、O2和N2，所述CF4和CF6的流量为10标准毫升/分钟～300准毫升/分钟，所述O2的流量为10标准毫升/分钟～500标准毫升/分钟，所述N2的流量为50标准毫升/分钟～1000准毫升/分钟，压力为3毫托～400毫托，温度为30摄氏度～120摄氏度。
在本实施例中，所述第二刻蚀工艺为SICONI工艺；所述SICONI工艺的参数包括：采用的气体包括NF3和NH3，所述NF3和NH3的流量为100标准毫升/分钟～5000准毫升/分钟，温度为0摄氏度～100摄氏度。
所述SICONI工艺能够减薄位于鳍部210侧壁表面的第一介质膜240，从而后续以所述第一介质层241为掩膜，进行刻蚀工艺时，有利于在第二区B基底200内形成第一沟槽。
在其他实施例中，回刻蚀所述第一介质膜形成所述第一介质层的方法仅包括：进行第一干法刻蚀工艺，直至暴露出第二区基底表面。
所述第一介质膜240位于第二区B基底表面，第二区B基底200表面平坦，通过原子层沉积工艺在第二区B基底200表面形成的第一介质膜240形貌良好，从而通过回刻蚀所述第一介质膜240形成的所述第一介质层241形貌较好且厚度较厚。
所述第一介质层241用于作为后续在第二区B基底200内形成第一沟槽的掩膜。
请参考图8，以所述第一介质层241为掩膜，刻蚀第二区B基底200，在第二区B基底200内形成第一沟槽250。
以所述第一介质层241为掩膜，刻蚀第二区B基底200的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀第二区B基底200的工艺包括：湿法刻蚀工艺或干法刻蚀工艺中的一种或者两种组合。
由于第一沟槽250的形成是以位于第二区B的第一介质层241为掩膜刻蚀形成的，所述位于第二区B的第一介质层241的形貌良好，从而以所述第一介质层241为掩膜进行刻蚀基底，能够在第二区B基底200内形成形貌较好的第一沟槽250，进而有利于提高半导体结构的性能。
形成所述第一沟槽后，去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽，请结合图9至图11，对所述第二沟槽的形成过程进行详细说明。
请参考图9，形成所述第一沟槽250(图8中所示)之后，在所述第一介质层241表面及侧壁、以及第一沟槽250内形成第二介质层260，所述第二介质层260顶部表面高于鳍部210顶部表面。
所述第二介质层260的材料包括：有机材料。
在本实施例中，所述第二介质层260为底部抗反射涂层。
所述第二介质层260的形成工艺包括：旋涂工艺。
所述第二介质层260表面平坦，有利于后续在所述第二介质层260表面形成第一掩膜层。
请参考图10，在所述第二介质层260表面形成第一掩膜层270，所述第一掩膜层270暴露出位于待去除鳍部211上的第二介质层260的表面。
所述第一掩膜层270材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
在本实施例中，所述第一掩膜层270的材料为氮化硅。
所述第一掩膜层270的形成工艺包括：化学气相沉积工艺或物理气相沉积工艺。
所述第一掩膜层270用于作为后续形成第二沟槽的掩膜。
请参考图11，以所述第一掩膜层270为掩膜，刻蚀所述第二介质层260、所述第一介质层241、所述待去除鳍部211、以及位于待去除鳍部211底部的第一区A基底200，在第一区A基底200内形成第二沟槽280。
在本实施例中，去除第一区A内一个待去除鳍部211、以及位于所述一个待去除鳍部211底部的基底200，在第一区A基底200内间形成所述第二沟槽280。
以所述第一掩膜层270为掩膜，刻蚀所述第二介质层260、所述第一介质层241、所述待去除鳍部211以及位于所述待去除鳍部211底部的第一区A基底200的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述刻蚀工艺为干法刻蚀工艺。所述干法刻蚀工艺的参数包括：采用的气体包括CF4、CF6、O2、N2、HBr和Cl2，所述CF4和CF6的流量为10标准毫升/分钟～300准毫升/分钟，所述O2的流量为10标准毫升/分钟～500标准毫升/分钟，所述N2的流量为50标准毫升/分钟～1000准毫升/分钟，所述HBr的流量为10标准毫升/分钟～500标准毫升/分钟，所述Cl2的流量为10标准毫升/分钟～500标准毫升/分钟，压力为3毫托～400毫托，温度为30摄氏度～120摄氏度。
在本实施例中，所述第二沟槽280是通过一次刻蚀工艺形成的，通过相同的第一掩膜层270为掩膜进行一次性刻蚀工艺，避免了通过多次刻蚀工艺会造成第二沟槽280形貌缺陷的强化，从而所述第二沟槽280的形貌较好，进而有利于提高半导体结构的性能。
综上，所述方法通过分步骤刻蚀工艺，首先在第二区B基底200内形成所述第一沟槽250，然后在第一区A基底200内形成第二沟槽280，实现所述第一沟槽250和第二沟槽280沿第一方向上的尺寸不同，且所述第一沟槽250和第二沟槽280的形貌均较好，使形成的半导体结构性能较好。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括相邻的第一区和第二区，所述第一区和第二区沿第一方向排列，所述第一区基底表面具有若干鳍部，相邻鳍部之间具有第一开口，且在第一方向上所述第二区的尺寸大于所述第一开口的尺寸，所述若干鳍部中包括待去除鳍部；
在所述鳍部侧壁形成第一介质层，且所述第一介质层填充满所述第一开口；
以所述第一介质层为掩膜，刻蚀第二区的基底，在第二区基底内形成第一沟槽；
形成所述第一沟槽后，去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的形成方法包括：在所述基底表面、鳍部顶部和侧壁形成第一介质膜，所述第一介质膜填充满所述第一开口；回刻蚀所述第一介质膜，直至暴露出第二区基底表面，形成所述第一介质层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，回刻蚀所述第一介质膜的方法包括：采用第一干法刻蚀工艺刻蚀第一介质膜，直至暴露出第二区基底表面；所述第一干法刻蚀工艺的参数包括：采用的气体包括CF4、CF6、O2和N2，所述CF4和CF6的流量为10标准毫升/分钟～300准毫升/分钟，所述O2的流量为10标准毫升/分钟～500标准毫升/分钟，所述N2的流量为50标准毫升/分钟～1000准毫升/分钟，压力为3毫托～400毫托，温度为30摄氏度～120摄氏度。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，回刻蚀所述第一介质膜的方法还包括：在暴露出第二区基底表面后，采用第二刻蚀工艺，减薄位于鳍部侧壁表面的第一介质膜；所述第二刻蚀工艺为SICONI工艺，所述SICONI工艺的参数包括：采用的气体包括NF3和NH3，所述NF3和NH3的流量为100标准毫升/分钟～5000准毫升/分钟，温度为0摄氏度～100摄氏度。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一介质膜的形成工艺包括：原子层沉积工艺。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第一介质层为掩膜，刻蚀第二区的基底的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二沟槽的形成方法包括：在所述第一介质层表面及侧壁、以及第一沟槽内形成第二介质层，所述第二介质层顶部表面高于鳍部顶部表面；在所述第二介质层表面形成第一掩膜层，所述第一掩膜层暴露出位于待去除鳍部上的第二介质层表面；以所述第一掩膜层为掩膜，刻蚀所述第二介质层、所述第一介质层、所述待去除鳍部、以及位于所述待去除鳍部底部的第一区基底，在第一区基底内形成第二沟槽。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二介质层的材料包括：有机材料。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，以所述第一掩膜层为掩膜，刻蚀所述第二介质层、所述第一介质层、所述待去除鳍部以及位于所述待去除鳍部底部的第一区基底的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待去除鳍部的数量是一个或者多个。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部顶部还具有：位于鳍部顶部表面的第一保护层和位于所述第一保护层表面的第二保护层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅；所述第二保护层的材料与第一保护层的材料不同，所述第二保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
14.一种采用权利要求1至13任一项方法所形成的半导体结构。
CN201910019354.3A 2019-01-09 2019-01-09 半导体结构及其形成方法 Active CN111430241B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910019354.3A CN111430241B (zh) 2019-01-09 2019-01-09 半导体结构及其形成方法
US16/736,921 US11227939B2 (en) 2019-01-09 2020-01-08 Semiconductor structure with grooves and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910019354.3A CN111430241B (zh) 2019-01-09 2019-01-09 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111430241A true CN111430241A (zh) 2020-07-17
CN111430241B CN111430241B (zh) 2023-06-13

Family

ID=71403670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910019354.3A Active CN111430241B (zh) 2019-01-09 2019-01-09 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11227939B2 (zh)
CN (1) CN111430241B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325572A1 (en) * 2014-05-08 2015-11-12 International Business Machines Corporation Finfet and fin-passive devices
CN107346759A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107680939A (zh) * 2016-08-02 2018-02-09 台湾积体电路制造股份有限公司 Finfet及其形成方法
CN107731688A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108987345A (zh) * 2017-06-05 2018-12-11 格芯公司 具有双浅沟槽隔离及可调内外鳍片轮廓的鳍片制程

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455198B1 (en) * 2014-12-08 2016-09-27 Globalfoundries Inc. Methods of removing fins so as to form isolation structures on products that include FinFET semiconductor devices
US10032877B2 (en) * 2016-08-02 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of forming same
US11728334B2 (en) * 2018-06-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structures and method of forming the same
US11264268B2 (en) * 2018-11-29 2022-03-01 Taiwan Semiconductor Mtaiwananufacturing Co., Ltd. FinFET circuit devices with well isolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325572A1 (en) * 2014-05-08 2015-11-12 International Business Machines Corporation Finfet and fin-passive devices
CN107346759A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107680939A (zh) * 2016-08-02 2018-02-09 台湾积体电路制造股份有限公司 Finfet及其形成方法
CN107731688A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108987345A (zh) * 2017-06-05 2018-12-11 格芯公司 具有双浅沟槽隔离及可调内外鳍片轮廓的鳍片制程

Also Published As

Publication number Publication date
US11227939B2 (en) 2022-01-18
US20200219992A1 (en) 2020-07-09
CN111430241B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
US9117909B2 (en) Non-planar transistor
US10714613B2 (en) Semiconductor device
CN107346759B (zh) 半导体结构及其制造方法
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
US10134639B2 (en) Semiconductor structure having contact holes between sidewall spacers
US10340271B2 (en) Semiconductor structure and fabrication method thereof
US9978641B2 (en) Semiconductor structure and fabrication method thereof
US11515400B2 (en) Semiconductor structure and fabrication method thereof
US11562930B2 (en) Semiconductor structure
US20180061714A1 (en) Semiconductor structure and fabrication method thereof
CN107785265B (zh) 半导体器件的形成方法
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
CN111430241B (zh) 半导体结构及其形成方法
CN111081547B (zh) 半导体器件及其形成方法
CN110085555B (zh) 半导体结构及其形成方法
CN113871345B (zh) 半导体结构的形成方法
CN111816555B (zh) 半导体器件及其形成方法
US11329144B2 (en) Semiconductor structure and fabrication method thereof
US11508833B2 (en) Semiconductor device and fabrication method thereof
CN111446286B (zh) 半导体结构及其形成方法
CN110797261B (zh) 半导体结构及其形成方法
CN108155148B (zh) 半导体结构的形成方法
CN110034069B (zh) 半导体结构及其形成方法
CN107492501B (zh) 鳍式场效应管的形成方法
CN109994428B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant