CN106856189B - 浅沟槽隔离结构及其形成方法 - Google Patents

浅沟槽隔离结构及其形成方法 Download PDF

Info

Publication number
CN106856189B
CN106856189B CN201510907954.5A CN201510907954A CN106856189B CN 106856189 B CN106856189 B CN 106856189B CN 201510907954 A CN201510907954 A CN 201510907954A CN 106856189 B CN106856189 B CN 106856189B
Authority
CN
China
Prior art keywords
oxide layer
layer
oxide
groove
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510907954.5A
Other languages
English (en)
Other versions
CN106856189A (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510907954.5A priority Critical patent/CN106856189B/zh
Publication of CN106856189A publication Critical patent/CN106856189A/zh
Application granted granted Critical
Publication of CN106856189B publication Critical patent/CN106856189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种浅沟槽隔离结构及其形成方法，所述浅沟槽隔离结构的形成方法包括：提供半导体衬底；在所述半导体衬底内形成凹槽；形成填充满凹槽下部分的第一氧化物层；在所述第一氧化物层以及未被填充的凹槽侧壁表面形成致密氧化层；在所述致密氧化层表面形成填充满所述凹槽的第二氧化物层，所述致密氧化层的致密度大于第一氧化物层和第二氧化物层的致密度。所述方法可以提高形成的浅沟槽隔离结构的性能。

Description

浅沟槽隔离结构及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种浅沟槽隔离结构及其形成方法。
背景技术
随着半导体工艺进入深亚微米时代，0.18微米以下的元件(例如CMOS集成电路的有源区之间)大多采用浅沟槽隔离结构(STI)进行横向隔离来制作。集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。通常用来形成隔离结构的工艺是浅沟槽隔离(shallow trench isolation，简称STI)工艺。
浅沟槽隔离工艺通常是在半导体衬底上形成凹槽，然后在凹槽内填充绝缘材料，形成浅沟槽隔离结构。所述浅沟槽隔离结构包围半导体衬底上的各个有源区，将有源区以及有源区表面形成的晶体管之间进行隔离。所述绝缘材料通常是氧化硅。
为了提高晶体管的性能，现有技术通常采用外延SiGe技术，形成PMOS晶体管的源漏极。具体的，在形成的PMOS栅极结构两侧的半导体衬底内形成凹槽，然后在所述凹槽内外延SiGe作为PMOS晶体管的源漏极。
由于浅沟槽隔离结构作为器件之间的横向隔离结构，相邻PMOS之间也通过浅沟槽隔离结构进行隔离，相邻PMOS晶体管的源漏极分别位于浅沟槽隔离结构两侧，所以，在形成SiGe源漏的过程中，刻蚀半导体衬底形成凹槽以及对凹槽进行清洗的过程中，容易对浅沟槽隔离结构造成损伤。而现有技术形成的浅沟槽隔离结构内的氧化硅比较疏松，在刻蚀形成凹槽的过程中容易受到损伤，使得浅沟槽隔离结构的宽度变小，相邻PMOS晶体管的源漏极之间间距变小，后续在所述源漏极表面形成金属硅化物层，相邻晶体管的源漏极表面的金属硅化物层之间容易发生桥连，导致器件失效。
所以，现有技术形成的浅沟槽隔离结构的隔离性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种浅沟槽隔离结构及其形成方法，提高浅沟槽隔离结构的隔离性能。
为解决上述问题，本发明提供一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成凹槽；形成填充满凹槽下部分的第一氧化物层；在所述第一氧化物层以及未被填充的凹槽侧壁表面形成致密氧化层；在所述致密氧化层表面形成填充满所述凹槽的第二氧化物层，所述致密氧化层的致密度大于第一氧化物层和第二氧化物层的致密度。
可选的，所述致密氧化层的形成方法包括：在所述第一氧化物层以及未被填充的凹槽侧壁表面形成硅层；对所述硅层进行氧化处理。
可选的，所述硅层的厚度为
Figure BDA0000872666220000021
可选的，所述致密氧化层的厚度为
Figure BDA0000872666220000022
可选的，所述氧化处理的方法包括：快速热氧化工艺、炉管氧化工艺、原位水汽氧化工艺或等离子体氧化工艺。
可选的，采用原子层沉积工艺形成所述硅层。
可选的，所述凹槽的形成方法包括：在所述半导体衬底表面形成掩膜层，所述掩膜层暴露出部分半导体衬底表面；以所述掩膜层为掩膜，刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽。
可选的，所述硅层还覆盖掩膜层的侧壁及表面。
可选的，所述第一氧化物层的厚度为凹槽深度的1/3～2/3。
可选的，所述第一氧化物层的形成方法包括：形成填充满所述凹槽的第一氧化物材料层；对所述第一氧化物材料层进行回刻蚀，形成所述第一氧化物层，使所述第一氧化物层的表面低于半导体衬底的表面。
可选的，在对所述第一氧化物材料层进行回刻蚀前，对所述第一氧化物材料层进行退火处理。
可选的，采用湿法刻蚀或干法刻蚀工艺进行所述回刻蚀。
可选的，采用化学气相沉积工艺、高密度等离子体沉积工艺或高深宽比沉积工艺形成所述第一氧化物材料层。
可选的，在形成所述第一氧化物材料层之前，在所述凹槽内壁表面形成垫氧化层。
可选的，所述第二氧化物层的形成方法包括：在所述致密氧化层表面形成填充满凹槽的第二氧化物材料层；对所述第二氧化物材料层进行平坦化，形成所述第二氧化物层。
可选的，采用化学气相沉积工艺、高密度等离子体沉积工艺或高深宽比沉积工艺形成所述第二氧化物材料层。
可选的，还包括：在对所述第二氧化物材料层进行平坦化之前，对所述第二氧化物材料层进行退火处理。
可选的，所述第一氧化物层的材料为氧化硅、致密氧化层的材料为氧化硅，第二氧化物层的材料为氧化硅。
为解决上述问题，本发明的实施例还提供一种采用上述方法形成的浅沟槽隔离结构，其特征在于，包括：半导体衬底；位于所述半导体衬底内的凹槽；填充满凹槽下部分的第一氧化物层；位于所述第一氧化物层以及未被填充的凹槽侧壁表面的致密氧化层；位于所述致密氧化层表面、填充满所述凹槽的第二氧化物层，所述致密氧化层的致密度大于第一氧化物层和第二氧化物层的致密度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在半导体衬底内形成凹槽之后，形成填充满凹槽下部分的第一氧化物层之后，在所述第一氧化物层以及未被填充的凹槽侧壁表面形成致密氧化层，再在所述致密氧化层表面形成填充满凹槽的第二氧化层，所述致密氧化层的致密度大于第一氧化层和第二氧化物的致密度从而使得所述致密氧化层的耐腐蚀性高于第一氧化物层和第二氧化物层。由于所述致密氧化层覆盖第一氧化层上方的凹槽上部分的侧壁，从而在衬底形成其他半导体器件过程中，当刻蚀凹槽两侧的半导体衬底暴露出致密氧化层时，所述致密氧化层耐腐蚀性较高，不容易受到损伤，从而确保形成的浅沟槽隔离结构的隔离性能不受影响。
进一步，本发明的技术方案中，所述致密氧化层的形成方法包括：在所述第一氧化物层以及未被填充的凹槽侧壁表面形成硅层；对所述硅层进行氧化处理形成致密氧化层。先形成硅层再将所述硅层氧化形成致密氧化层，可以避免对凹槽两侧的半导体衬底造成损耗。若直接对凹槽侧壁表面进行氧化，虽然也能形成致密氧化层，但是，会导致凹槽两侧的半导衬底面积减小，导致后续在凹槽两侧的半导衬底上形成的半导体器件性能下降。
附图说明
图1至图9是本发明的实施例的浅沟槽隔离结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的浅沟槽隔离结构在形成具有SiGe源漏的PMOS晶体管时，容易受到损伤。
本发明的实施例中，在半导体衬底内形成凹槽之后，在凹槽下部分填充第一氧化物层，在第一氧化物层表面以及凹槽侧壁表面形成致密氧化层，再在所述致密氧化层表面形成第二氧化物层。由于致密氧化层的致密度较高，不易受到损伤，从而可以提高浅沟槽隔离结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为硅。
本实施例中，还在所述半导体衬底100表面形成掩膜层101，所述掩膜层101暴露出部分半导体衬底100的表面。所述掩膜层101的材料为氮化硅，本实施例中，可以采用化学气相沉积工艺形成所述掩膜层101。所述掩膜层101还可以作为后续化学机械研磨工艺的停止层，所述掩膜层101的厚度可以为
Figure BDA0000872666220000051
在本发明的其他实施例中，所述掩膜层101还可以是包括位于半导体衬底100表面的氧化硅层以及位于氧化硅层表面的氮化硅层。
请参考图2，在所述半导体衬底100内形成凹槽200。
采用干法刻蚀工艺，以所述掩膜层101为掩膜，刻蚀所述半导体衬底100，形成凹槽200。
本实施例中，采用等离子体刻蚀工艺刻蚀所述半导体衬底100。所述凹槽200的深度可以为10nm～200nm，后续在所述凹槽200内填充介质材料，形成浅沟槽隔离结构。
本实施例中，由于在凹槽200顶部的刻蚀气体交换速率较快，刻蚀速率较大，形成侧壁倾斜的凹槽200。
请参考图3，形成填充满所述凹槽200的第一氧化物材料层201，所述第一氧化物层201还覆盖掩膜层101的表面。
本实施例中，所述第一氧化物材料层201的材料为氧化硅。可以采用化学气相沉积工艺、高密度等离子体沉积工艺或高深宽比沉积工艺形成所述第一氧化物材料层201。
在本发明的其他实施例中，在形成所述第一氧化物材料层201之前，可以在所述凹槽200的内壁表面形成垫氧化层。由于直接在所述凹槽200内填充第一氧化物材料层201时，第一氧化物材料层201与凹槽200的侧壁硅粘附性较差，容易出现空洞，而所述垫氧化层与第一氧化物材料层201的粘附性较高，可以避免产生空洞。并且，所述垫氧化层还可以避免第一氧化物材料层201与凹槽200侧壁的硅不匹配形成较大应力，并且可以修复在刻蚀所述半导体衬底100形成凹槽200时对凹槽200侧壁表面造成的损伤，提高后续形成的浅沟槽隔离结构的隔离效果。所述垫氧化层的形成工艺可以为热氧化工艺。
请参考图4，平坦化所述第一氧化物材料层201，使所述第一氧化物材料层201与掩膜层101表面齐平。
以所述掩膜层101作为停止层，采用化学机械研磨工艺对所述第一氧化物材料层201进行平坦化。
在本发明的其他实施例中，也可以在形成凹槽200之后，去除所述掩膜层101，对所述第一氧化物材料层201进行平坦化后，使所述第一氧化物材料层201表面与半导体衬底100表面齐平。
在对所述第一氧化物材料层201进行平坦化前，对所述第一氧化物材料层201进行退火处理，可以提高所述第一氧化物材料层201的致密度，减少所述第一氧化物材料层201内的缺陷，从而提高形成的第一氧化物层202的质量，提高所述第一氧化物层202的隔离效果。
请参考图5，对所述第一氧化物材料层201(请参考图4)进行回刻蚀，形成所述第一氧化物层202，使所述第一氧化物层202的表面低于半导体衬底100的表面。
采用湿法或干法刻蚀工艺刻蚀所述第一氧化物材料层201，第一氧化物材料层201，使得最终刻蚀后的第一氧化物层202的表面低于半导体衬底100表面。
本实施例中，采用干法刻蚀工艺刻蚀所述第一氧化物材料层201，所述干法刻蚀工艺采用的刻蚀气体包括CF4、C2F6或CHF3等，所述刻蚀气体流量为20sccm～200sccm。
所述第一氧化物层202填充凹槽200的下部分，所述第一氧化物层202的厚度如果过小，则剩余的凹槽200的上部分的深宽比较大，不利于后续在凹槽200上部分的内壁表面形成致密氧化层以及在上部分内填充第二氧化物层；所述第一氧化物层202的厚度也不能过大，在浅沟槽隔离结构两侧形成晶体管的SiGe源漏过程中，形成的源漏凹槽的深度大于第一氧化物层202上方的凹槽上部分深度，导致源漏凹槽侧壁会暴露出部分第一氧化物层202，从而使得所述第一氧化物层202受到损伤，导致最终形成的浅沟槽隔离结构的性能较差。本实施例中，所述第一氧化物层202厚度为凹槽200深度的1/3～2/3，例如可以是1/2、2/5或3/5。在本发明的其他实施例中，可以根据后续衬底上待形成的晶体管的SiGe源漏的深度进行调整，即所述凹槽上部分的深度大于SiGe源漏的深度。
请参考图6，在所述第一氧化物层202以及未被填充的凹槽200侧壁表面形成硅层203。
所述硅层203的厚度较小，可以采用原子层沉积工艺形成所述硅层203。本实施例中，所述硅层203还覆盖掩膜层101的壁及表面。
所述硅层203用于形成致密氧化物层，所以所述硅层203的厚度决定了后续形成的致密氧化物层的厚度。所述硅层203的厚度如果过大，后续形成的致密氧化物层的厚度也较大，使得凹槽剩余空间的深宽比较大，后续形成填充满凹槽的第二氧化物层的沉积较大，容易使得第二氧化物层内出现空洞等问题，导致隔离效果下降；若所述硅层203的厚度较小，则形成的致密氧化物层的厚度较小，耐腐蚀性较低。本实施例中，所述硅层203的厚度为
Figure BDA0000872666220000072
例如可以是
Figure BDA0000872666220000073
或
Figure BDA0000872666220000074
等。
请参考图7，对所述硅层203(请参考图6)进行氧化处理，形成致密氧化层204。
所述氧化处理的方法包括：快速热氧化工艺、炉管氧化工艺、原位水汽氧化工艺或等离子体氧化工艺。本实施例中，可以采用快速热氧化工艺进行所述氧化处理，采用O2作为氧化气体，温度为900℃～1200℃。在本发明的其他实施例中，还可以采用其他含氧气体作为氧化气体，例如H2O、O2和H2O的混合气体等。
所述氧化处理，硅层203转变为致密氧化层204。由于所述致密氧化层204通过氧化工艺形成，所以所述致密氧化层204的致密度大于第一氧化层203的致密度，从而所述致密氧化层204的耐腐蚀性大于第一氧化层203的耐腐蚀性。由于所述致密氧化层204覆盖第一氧化层203上方的凹槽上部分的侧壁，从而在衬底形成其他半导体器件过程中，当刻蚀凹槽两侧的半导体衬底100暴露出致密氧化层204，所述致密氧化层204耐腐蚀性较高，不容易受到损伤，从而确保形成的浅沟槽隔离结构的隔离性能不受影响。
当硅层203转变为致密氧化层204时，厚度会增加，本实施例中，所述致密氧化层204的厚度为
Figure BDA0000872666220000071
本实施例中，先形成硅层203，再将所述硅层203氧化形成致密氧化层204，可以避免对凹槽两侧的半导体衬底100造成损耗。若直接对凹槽侧壁表面进行氧化，虽然也能形成致密氧化层，但是，会导致凹槽两侧的半导衬底100面积减小，导致后续在凹槽两侧的半导衬底100上形成的半导体器件性能下降。
请参考图8，在所述致密氧化层204表面形成填充满凹槽200的第二氧化物材料层205。
本实施例中，所述第一氧化物材料层201的材料为氧化硅。可以采用化学气相沉积工艺、高密度等离子体沉积工艺或高深宽比沉积工艺形成所述第二氧化物材料层205。
所述第二氧化物材料层205填充满凹槽，且覆盖掩膜层201表面的致密氧化层204。
请参考图9，对所述第二氧化物材料层205(请参考图8)进行平坦化，形成第二氧化物层206。
以所述掩膜层101作为停止层，采用化学机械研磨工艺对所述第二氧化物材料层205进行平坦化，形成第二氧化物层206。
所述平坦化工艺还去除了位于掩膜层101表面的致密氧化层204，暴露出掩膜层101的表面。
在对所述第二氧化物材料层205进行平坦化前，对所述第二氧化物材料层205进行退火处理，可以提高所述第二氧化物材料层205的致密度，减少所述第二氧化物材料层205内的缺陷，从而提高形成的第二氧化物层206的质量，提高所述第二氧化物层206的隔离效果。
本发明的实施例还提供一种采用上述方法形成的浅沟槽隔离结构。
请参考图9，为所述浅沟槽隔离结构的结构示意图。所述浅沟槽隔离结构包括：半导体衬底100；位于所述半导体衬底100内的凹槽；填充满凹槽下部分的第一氧化物层202；位于所述第一氧化物层202以及未被填充的凹槽侧壁表面的致密氧化层204；位于所述致密氧化层204表面、填充满所述凹槽的第二氧化物层206，所述致密氧化层204的致密度大于第一氧化物层202和第二氧化物层206的致密度。
本实施例中还包括位于半导体衬底100表面的掩膜层101，所述致密氧化层204还覆盖掩膜层101的侧壁，所述第二氧化物层206还填充满掩膜层101之间的开口。
所述第一氧化物层202的材料为氧化硅、致密氧化层204的材料为氧化硅，第二氧化物层206的材料为氧化硅。
本实施例中，所述第一氧化物层202厚度为凹槽200深度的1/3～2/3，例如可以是1/2、2/5或3/5。
所述致密氧化层204的厚度为
Figure BDA0000872666220000091
例如可以是
Figure BDA0000872666220000092
或
Figure BDA0000872666220000093
等。既不影响第二氧化物层206的形成，又具有较高的耐腐蚀性。
由于所述致密氧化层204覆盖第一氧化层203上方的凹槽上部分的侧壁，从而在衬底形成其他半导体器件过程中，当刻蚀凹槽两侧的半导体衬底100暴露出致密氧化层204，所述致密氧化层204耐腐蚀性较高，不容易受到损伤，从而确保形成的浅沟槽隔离结构的隔离性能不受影响。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底内形成凹槽；
形成填充满凹槽下部分的第一氧化物层；
在所述第一氧化物层以及未被填充的凹槽侧壁表面形成致密氧化层；
在所述致密氧化层表面形成填充满所述凹槽的第二氧化物层，所述致密氧化层的致密度大于第一氧化物层和第二氧化物层的致密度；
所述第一氧化物层的材料为氧化硅，致密氧化层的材料为氧化硅，第二氧化物层的材料为氧化硅；
所述第一氧化物层的厚度为凹槽深度的1/3～2/3。
2.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述致密氧化层的形成方法包括：在所述第一氧化物层以及未被填充的凹槽侧壁表面形成硅层；对所述硅层进行氧化处理。
3.根据权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，所述硅层的厚度为
Figure FDA0002607500120000011
4.根据权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，所述致密氧化层的厚度为
Figure FDA0002607500120000012
5.根据权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，所述氧化处理的方法包括：快速热氧化工艺、炉管氧化工艺、原位水汽氧化工艺或等离子体氧化工艺。
6.根据权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，采用原子层沉积工艺形成所述硅层。
7.根据权利要求6所述的浅沟槽隔离结构的形成方法，其特征在于，所述凹槽的形成方法包括：在所述半导体衬底表面形成掩膜层，所述掩膜层暴露出部分半导体衬底表面；以所述掩膜层为掩膜，刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽。
8.根据权利要求7所述的浅沟槽隔离结构的形成方法，其特征在于，所述硅层还覆盖掩膜层的侧壁及表面。
9.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一氧化物层的形成方法包括：形成填充满所述凹槽的第一氧化物材料层；对所述第一氧化物材料层进行回刻蚀，形成所述第一氧化物层，使所述第一氧化物层的表面低于半导体衬底的表面。
10.根据权利要求9所述的浅沟槽隔离结构的形成方法，其特征在于，在对所述第一氧化物材料层进行回刻蚀前，对所述第一氧化物材料层进行退火处理。
11.根据权利要求9所述的浅沟槽隔离结构的形成方法，其特征在于，采用湿法刻蚀或干法刻蚀工艺进行所述回刻蚀。
12.根据权利要求9所述的浅沟槽隔离结构的形成方法，其特征在于，采用化学气相沉积工艺、高密度等离子体沉积工艺或高深宽比沉积工艺形成所述第一氧化物材料层。
13.根据权利要求9所述的浅沟槽隔离结构的形成方法，其特征在于，在形成所述第一氧化物材料层之前，在所述凹槽内壁表面形成垫氧化层。
14.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二氧化物层的形成方法包括：在所述致密氧化层表面形成填充满凹槽的第二氧化物材料层；对所述第二氧化物材料层进行平坦化，形成所述第二氧化物层。
15.根据权利要求14所述的浅沟槽隔离结构的形成方法，其特征在于，采用化学气相沉积工艺、高密度等离子体沉积工艺或高深宽比沉积工艺形成所述第二氧化物材料层。
16.根据权利要求14所述的浅沟槽隔离结构的形成方法，其特征在于，还包括：在对所述第二氧化物材料层进行平坦化之前，对所述第二氧化物材料层进行退火处理。
17.采用权利要求1至16中任一权利要求所述的方法形成的浅沟槽隔离结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底内的凹槽；
填充满凹槽下部分的第一氧化物层；
位于所述第一氧化物层以及未被填充的凹槽侧壁表面的致密氧化层；
位于所述致密氧化层表面、填充满所述凹槽的第二氧化物层，所述致密氧化层的致密度大于第一氧化物层和第二氧化物层的致密度；
所述第一氧化物层的材料为氧化硅，致密氧化层的材料为氧化硅，第二氧化物层的材料为氧化硅；
所述第一氧化物层的厚度为凹槽深度的1/3～2/3。
CN201510907954.5A 2015-12-09 2015-12-09 浅沟槽隔离结构及其形成方法 Active CN106856189B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510907954.5A CN106856189B (zh) 2015-12-09 2015-12-09 浅沟槽隔离结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510907954.5A CN106856189B (zh) 2015-12-09 2015-12-09 浅沟槽隔离结构及其形成方法

Publications (2)

Publication Number Publication Date
CN106856189A CN106856189A (zh) 2017-06-16
CN106856189B true CN106856189B (zh) 2020-10-09

Family

ID=59131812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510907954.5A Active CN106856189B (zh) 2015-12-09 2015-12-09 浅沟槽隔离结构及其形成方法

Country Status (1)

Country Link
CN (1) CN106856189B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323267B (zh) * 2018-03-29 2023-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111169056B (zh) * 2018-11-12 2022-08-05 苏州维业达触控科技有限公司 一种防眩光扩散膜的制作方法
CN112366205B (zh) * 2020-11-09 2021-10-22 长江存储科技有限责任公司 一种半导体器件及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531057A (zh) * 2003-03-12 2004-09-22 矽统科技股份有限公司 制造浅沟槽隔离结构（sti）的方法
KR101024335B1 (ko) * 2004-06-14 2011-03-23 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성방법 및 이를 이용한게이트 산화막 형성방법
KR100780643B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
KR100772109B1 (ko) * 2006-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN103594412A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
CN103531522B (zh) * 2013-10-30 2016-08-17 上海华力微电子有限公司 浅沟槽隔离结构制备方法

Also Published As

Publication number Publication date
CN106856189A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
US20210296160A1 (en) Isolation Regions Including Two Layers and Method Forming Same
TWI582990B (zh) 鰭式場效電晶體之源極／汲極區域及其形成方法
JP5199230B2 (ja) 集積回路構造及びその製造方法
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
CN107346759B (zh) 半导体结构及其制造方法
US20230377898A1 (en) Methods for reducing scratch defects in chemical mechanical planarization
CN108807532B (zh) 半导体装置及其制造方法
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
CN106952816B (zh) 鳍式晶体管的形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
US20190013204A1 (en) Method of fabricating buried word line and gate on finfet
US9711374B2 (en) Mechanisms for forming oxide layer over exposed polysilicon during a chemical mechanical polishing (CMP) process
CN109103102B (zh) 半导体结构及其形成方法
CN108573862B (zh) 半导体结构及其形成方法
CN108305850B (zh) 半导体结构及其形成方法
TWI699829B (zh) 形成半導體結構的方法及形成鰭狀場效電晶體結構的方法
CN107706111B (zh) 半导体器件的形成方法
CN106409765B (zh) 半导体结构及其形成方法
US20120126244A1 (en) Shallow trench isolation structure and method for forming the same
CN107731751B (zh) 半导体结构及其形成方法
US9875909B1 (en) Method for planarizing material layer
CN107706153B (zh) 半导体器件的形成方法
CN106910686B (zh) 一种半导体器件及其制备方法、电子装置
CN109841527B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant