CN103594412A - 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构 - Google Patents

一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构 Download PDF

Info

Publication number
CN103594412A
CN103594412A CN201210287557.9A CN201210287557A CN103594412A CN 103594412 A CN103594412 A CN 103594412A CN 201210287557 A CN201210287557 A CN 201210287557A CN 103594412 A CN103594412 A CN 103594412A
Authority
CN
China
Prior art keywords
layer
groove
oxide
ratio
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210287557.9A
Other languages
English (en)
Inventor
邓浩
向阳辉
张彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210287557.9A priority Critical patent/CN103594412A/zh
Publication of CN103594412A publication Critical patent/CN103594412A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构，该方法包括：a）提供半导体衬底，在所述半导体衬底中形成沟槽；b）在所述沟槽的下部填充高深宽比氧化物层；c）在所述沟槽的上部填充高密度等离子体氧化物层，以形成浅沟槽隔离结构。本发明提供的方法通过在沟槽的下部填充高深宽比氧化物而在沟槽的上部填充高密度等离子体氧化物，一方面，由于高密度等离子体氧化物中OH悬挂键的浓度较低，因此可以避免在沟槽的上部区域氧化有源区；另一方面，由于高深宽比氧化物和高密度等离子体氧化物的应力类型相反，因此两者结合能够相互抵消部分应力，进而避免改变沟道的应力，并最小化器件与器件之间的性能差异。

Description

一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
技术领域
本发明涉及半导体制造工艺，尤其涉及一种浅沟槽隔离（STI）结构的制作方法和浅沟槽隔离结构。
背景技术
浅沟槽隔离结构是半导体工艺中最常用的隔离结构之一。图1A-1D示出了采用传统工艺制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图。首先，如图1A所示，提供半导体衬底100，在半导体衬底100上依次形成氧化物层101和掩膜层102。在掩膜层102上形成具有图案的光刻胶层103，光刻胶层103中包含的图案用于形成浅沟槽隔离结构。如图1B所示，以光刻胶层103为掩膜依次对掩膜层102、氧化物层101和半导体衬底100进行刻蚀，以在半导体衬底100中形成沟槽104。如图1C所示，在沟槽104表面形成较薄的衬垫氧化物层105。如图1D所示，在沟槽104中填满STI氧化物。然后去除半导体衬底100表面以外的材料层即可形成浅沟槽隔离结构。
随着器件关键尺寸的不断缩短，刻蚀形成的沟槽的深宽比（AR）不断增大，高深宽比氧化物（HARP）由于其具有较高的保形沉积（conformaldeposition）特性和在热处理过程中能够防止等离子体侵袭衬底而被广泛地用作浅沟槽隔离结构的填充材料。但是HARP层中具有大量的OH悬挂键，这些OH悬挂键在后续的退火工艺中会在浅沟槽隔离结构的顶部区域向有源区扩散并氧化有源区，并且还会影响界面层。此外，HARP层的张应力还会引起沟道应力改变，尤其是对NMOS器件，这将导致器件与器件之间存在性能差异。
因此，目前急需一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构，以解决现有技术中存在的上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种浅沟槽隔离结构的制作方法，包括：a）提供半导体衬底，在所述半导体衬底中形成沟槽；b）在所述沟槽的下部填充高深宽比氧化物层；c）在所述沟槽的上部填充高密度等离子体氧化物层，以形成浅沟槽隔离结构。
优选地，所述a）步骤中提供的所述半导体衬底的表面形成有有源区覆盖层。
优选地，所述有源区覆盖层的材料为氮化物。
优选地，所述方法在所述c）步骤之后还包括去除所述有源区覆盖层的步骤。
优选地，所述沟槽的底部和侧壁上形成有第一衬垫氧化物层。
优选地，在所述b）步骤之后还包括在所述沟槽的上部的侧壁上形成第二衬垫氧化物层，以补偿所述b）步骤中消耗的所述第一衬垫氧化物层。
优选地，所述b）步骤包括：在所述半导体衬底上和所述沟槽内形成高深宽比氧化物材料层；以及回蚀去除所述半导体衬底上和所述沟槽的上部的高深宽比氧化物材料层，以形成所述高深宽比氧化物层。
优选地，去除所述半导体衬底上和所述沟槽的上部的高深宽比氧化物材料层包括：执行平坦化工艺，至去除所述沟槽以外的所述高深宽比氧化物材料层；采用湿法刻蚀去除所述沟槽的上部的所述高深宽比氧化物材料层；以及采用SiCoNi工艺对剩余的所述高深宽比氧化物材料层的表面进行修整，以形成所述高深宽比氧化物层。
优选地，所述SiCoNi工艺包括：采用NF3和NH3进行干法刻蚀；执行原位退火。
本发明还提供一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构是采用如上所述的方法制成的。
综上所述，本发明提供的方法通过在沟槽的下部填充高深宽比氧化物而在沟槽的上部填充高密度等离子体氧化物，一方面，由于高密度等离子体氧化物中OH悬挂键的浓度较低，因此可以避免在沟槽的上部区域氧化有源区；另一方面，由于高深宽比氧化物和高密度等离子体氧化物的应力类型相反，因此两者结合能够相互抵消部分应力，进而避免改变沟道的应力，并最小化器件与器件之间的性能差异。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D示出了采用传统工艺制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图；
图2为根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图；
图3A-3H为根据本发明一个实施方式制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
图2示出了根据本发明一个实施方式制作半导体器件工艺流程图，图3A-3H示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3H来详细说明本发明的制作方法。
执行步骤201，提供半导体衬底，在所述半导体衬底中形成沟槽。
如图3A所示，提供半导体衬底300。半导体衬底300可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。虽然在此描述了可以形成半导体衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。此外，半导体衬底300可以被划分有源区，和/或半导体衬底300中还可以形成有掺杂阱（未示出）等等。
半导体衬底300中形成有用于形成浅沟槽隔离结构的沟槽302。沟槽302的方法有多种，本文仅提供一种优选方式作为参考。首先，在完整的半导体衬底上形成掩膜层，并在掩膜层上可以形成具有图案的光刻胶层，然后以光刻胶层为掩膜进行刻蚀，即可以得到图3A中所述的沟槽302。
优选地，在图3A所示的半导体衬底300的表面形成有有源区覆盖层301，该有源区覆盖层301可以保护半导体衬底300中的有源区后后续工艺中不受损伤。优选地，有源区覆盖层301的材料可以为氧化物和氮化物，以与后续工艺形成的材料具有较高的刻蚀选择比。通常情况下覆盖层301的材料还可以为氧化硅和氮化硅的叠加。
优选地，在沟槽302的底部和侧壁上形成有第一衬垫氧化物层（未示出）。该第一衬垫氧化物层可以是采用热氧化法或沉积法（例如化学气相沉积法、物理气相沉积法等）形成。第一衬垫氧化物层的厚度可以为50~150埃。第一衬垫氧化物层可以改善半导体衬底300与随后填充的STI氧化物层的界面特性。
执行步骤202，在沟槽的下部填充高深宽比氧化物层。
根据本发明一个优选实施方式，在沟槽的下部填充高深宽比氧化物层的方法包括以下步骤：
首先，如图3B所示，在半导体衬底300上和沟槽302内形成高深宽比氧化物（HARP）材料层303。本领域的技术人员可以理解，HARP工艺形成高深宽比氧化物材料层是采用O3和TEOS的次常压化学汽相沉积法并结合退火工艺而形成的，其中，通过控制O3和TEOS的比值以及退火工艺的条件可以获得没有硅损耗的无空隙填充性能的高深宽比氧化物。由于该HARP工艺已经为本领域所熟知，因此本文不再对高深宽比氧化物材料层303的形成工艺进行详细描述。
然后，回蚀去除半导体衬底300上和沟槽302的上部的高深宽比氧化物材料层303，以仅在沟槽302的下部形成高深宽比氧化物层304，如图3E所示。该回蚀工艺可以包括多种方法，例如采用干法刻蚀至仅留下沟槽302的下部的高深宽比氧化物材料层。
本发明提供一种既能够提高回蚀效率又能够最小化该回蚀工艺对沟槽和有源区带来的影响的优选回蚀工艺。该优选回蚀工艺包括：
首先，如图3C所示，执行平坦化工艺（例如化学机械研磨），至去除沟槽302以外的高深宽比氧化物材料层。可以理解的是，当半导体衬底300上形成有有源区覆盖层301时，平坦化工艺应当停止在有源区覆盖层301上，以保留有源区覆盖层301。
接着，如图3D所示，采用湿法刻蚀去除沟槽302的上部的高深宽比氧化物材料层303。该湿法刻蚀的刻蚀溶液例如是浓度较低（例如摩尔浓度比为1%）的氢氟酸。
然后，如图3E所示，采用SiCoNi工艺对剩余的高深宽比氧化物材料层303的表面进行修整，以形成具有平整表面的高深宽比氧化物层304。作为示例，该SiCoNi工艺包括NF3和NH3的干法刻蚀以及原位退火两个步骤。在利用NF3和NH3对剩余的高深宽比氧化物材料层303进行表面修整时，会生成固体物质(一般为(NH4)2SiF6)，退火工艺可以使该固体物质升华。
由于本发明提供的该优选回蚀工艺主要采用平坦化工艺和湿法刻蚀工艺可以保证具有较高的回蚀效率，并且对沟槽302的形状以及有源区的影响都非常小，最后通过利用SiCoNi工艺可以使高深宽比氧化物层304具有良好的表面形状。
在沟槽302内形成有第一衬垫氧化物层的情况下，上述回蚀工艺可能会损坏沟槽302上部的侧壁上的第一衬垫氧化物层（根据所采用的回蚀工艺，此处的第一衬垫氧化物层也可能被完全去除），因此，优选地，在回蚀工艺之后还包括在沟槽302的上部的侧壁上形成第二衬垫氧化物层，以补偿回蚀工艺中消耗的第一衬垫氧化物层。同样地，该第二衬垫氧化物层可以是采用热氧化法或沉积法（例如化学气相沉积法、物理气相沉积法等）形成。
执行步骤203，在沟槽的上部填充高密度等离子体氧化物层，以形成浅沟槽隔离结构。
根据本发明一个优选实施方式，在沟槽的上部填充高密度等离子体氧化物层的方法包括以下步骤：
如图3F所示，在半导体衬底300上和沟槽302的上部形成高密度等离子体氧化物（HDP）材料层305。本领域的技术人员可以理解，HDP工艺是采用SiH4和O2的高密度等离子体化学气相淀积工艺，即在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面。由于该HDP工艺已经为本领域所熟知，因此本文不再对高密度等离子体氧化物材料层305的形成工艺进行详细描述。
如图3G所示，采用平坦化工艺（例如化学机械研磨）去除沟槽302以外的高密度等离子体氧化物材料层305，以形成高密度等离子体氧化物层306。
当半导体衬底300的表面形成有第一有源区覆盖层301的情况下，本发明提供的方法还包括去除有源区覆盖层301的步骤，如图3H所示，去除有源区覆盖层301的方法例如是干法刻蚀或湿法刻蚀。
综上所述，本发明提供的方法通过在沟槽的下部填充高深宽比氧化物而在沟槽的上部填充高密度等离子体氧化物，一方面，由于高密度等离子体氧化物中OH悬挂键的浓度较低，因此可以避免在沟槽的上部区域氧化有源区；另一方面，由于高深宽比氧化物和高密度等离子体氧化物的应力类型相反，因此两者结合能够相互抵消部分应力，进而避免改变沟道的应力，并最小化器件与器件之间的性能差异。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种浅沟槽隔离结构的制作方法，其特征在于，包括：
a）提供半导体衬底，在所述半导体衬底中形成沟槽；
b）在所述沟槽的下部填充高深宽比氧化物层；
c）在所述沟槽的上部填充高密度等离子体氧化物层，以形成浅沟槽隔离结构。
2.如权利要求1所述的方法，其特征在于，所述a）步骤中提供的所述半导体衬底的表面形成有有源区覆盖层。
3.如权利要求2所述的方法，其特征在于，所述有源区覆盖层的材料为氮化物。
4.如权利要求2所述的方法，其特征在于，所述方法在所述c）步骤之后还包括去除所述有源区覆盖层的步骤。
5.如权利要求1所述的方法，其特征在于，所述沟槽的底部和侧壁上形成有第一衬垫氧化物层。
6.如权利要求5所述的方法，其特征在于，在所述b）步骤之后还包括在所述沟槽的上部的侧壁上形成第二衬垫氧化物层，以补偿所述b）步骤中消耗的所述第一衬垫氧化物层。
7.如权利要求1所述的方法，其特征在于，所述b）步骤包括：
在所述半导体衬底上和所述沟槽内形成高深宽比氧化物材料层；以及
回蚀去除所述半导体衬底上和所述沟槽的上部的高深宽比氧化物材料层，以形成所述高深宽比氧化物层。
8.如权利要求7所述的方法，其特征在于，去除所述半导体衬底上和所述沟槽的上部的高深宽比氧化物材料层包括：
执行平坦化工艺，至去除所述沟槽以外的所述高深宽比氧化物材料层；
采用湿法刻蚀去除所述沟槽的上部的所述高深宽比氧化物材料层；以及
采用SiCoNi工艺对剩余的所述高深宽比氧化物材料层的表面进行修整，以形成所述高深宽比氧化物层。
9.如权利要求8所述的方法，其特征在于，所述SiCoNi工艺包括：
采用NF3和NH3进行干法刻蚀；
执行原位退火。
10.一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构是采用如权利要求1-9中任一项所述的方法制成的。
CN201210287557.9A 2012-08-13 2012-08-13 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构 Pending CN103594412A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210287557.9A CN103594412A (zh) 2012-08-13 2012-08-13 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210287557.9A CN103594412A (zh) 2012-08-13 2012-08-13 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构

Publications (1)

Publication Number Publication Date
CN103594412A true CN103594412A (zh) 2014-02-19

Family

ID=50084497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210287557.9A Pending CN103594412A (zh) 2012-08-13 2012-08-13 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构

Country Status (1)

Country Link
CN (1) CN103594412A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856189A (zh) * 2015-12-09 2017-06-16 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN113223995A (zh) * 2021-04-25 2021-08-06 华虹半导体(无锡)有限公司 浅沟槽隔离结构的形成方法
CN113471138A (zh) * 2021-07-05 2021-10-01 长鑫存储技术有限公司 半导体基底的制备方法及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127817A1 (en) * 2001-03-12 2002-09-12 Samsung Electronics Co., Ltd. Semiconductor device having trench isolation layer and a method of forming the same
CN1574277A (zh) * 2003-06-03 2005-02-02 国际商业机器公司 用聚硅氮烷基材料填充高深宽比隔离结构
TWI248159B (en) * 2002-01-25 2006-01-21 Nanya Technology Corp Manufacturing method for shallow trench isolation with high aspect ratio
CN101026123A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 形成半导体装置的隔离结构的方法
CN101840888A (zh) * 2009-03-16 2010-09-22 台湾积体电路制造股份有限公司 集成电路结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127817A1 (en) * 2001-03-12 2002-09-12 Samsung Electronics Co., Ltd. Semiconductor device having trench isolation layer and a method of forming the same
TWI248159B (en) * 2002-01-25 2006-01-21 Nanya Technology Corp Manufacturing method for shallow trench isolation with high aspect ratio
CN1574277A (zh) * 2003-06-03 2005-02-02 国际商业机器公司 用聚硅氮烷基材料填充高深宽比隔离结构
CN101026123A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 形成半导体装置的隔离结构的方法
CN101840888A (zh) * 2009-03-16 2010-09-22 台湾积体电路制造股份有限公司 集成电路结构及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856189A (zh) * 2015-12-09 2017-06-16 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN113223995A (zh) * 2021-04-25 2021-08-06 华虹半导体(无锡)有限公司 浅沟槽隔离结构的形成方法
CN113471138A (zh) * 2021-07-05 2021-10-01 长鑫存储技术有限公司 半导体基底的制备方法及半导体器件
CN113471138B (zh) * 2021-07-05 2023-10-24 长鑫存储技术有限公司 半导体基底的制备方法及半导体器件

Similar Documents

Publication Publication Date Title
US9343551B2 (en) Methods for manufacturing a fin structure of semiconductor device
US9536772B2 (en) Fin structure of semiconductor device
CN105047660B (zh) 浅沟槽隔离结构
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US6399461B1 (en) Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions
KR101770472B1 (ko) 반도체 구조물 및 그 제조 방법
US6723617B1 (en) Method of manufacturing a semiconductor device
US10847612B2 (en) Method of manufacturing memory structure
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
JP3880466B2 (ja) 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法
CN101770974A (zh) 浅沟槽隔离结构的制造方法
CN101577252B (zh) 浅沟槽隔离结构及其形成方法
CN101740459A (zh) 浅沟槽隔离结构及其制造方法
CN103594412A (zh) 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
CN101728385A (zh) 半导体器件及其制造方法
US8951883B2 (en) Semiconductor device and manufacturing method thereof
KR19980063317A (ko) 반도체장치의 소자분리방법
CN105097516A (zh) 一种FinFET器件及其制造方法、电子装置
US20120220130A1 (en) Method for fabricating semiconductor device
CN104637881A (zh) 浅沟槽隔离结构的形成方法
CN103137467A (zh) 移除氧化层的半导体制作工艺
US9865498B2 (en) Isolated semiconductor layer over buried isolation layer
KR101056244B1 (ko) 반도체 소자의 제조방법
CN104716029A (zh) 半导体器件的制作方法
CN101882582A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140219

RJ01 Rejection of invention patent application after publication