CN106910686B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN106910686B CN106910686B CN201510979120.5A CN201510979120A CN106910686B CN 106910686 B CN106910686 B CN 106910686B CN 201510979120 A CN201510979120 A CN 201510979120A CN 106910686 B CN106910686 B CN 106910686B
- Authority
- CN
- China
- Prior art keywords
- fins
- layer
- fin
- dummy gate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000002360 preparation method Methods 0.000 title description 7
- 238000000034 method Methods 0.000 claims abstract description 76
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 128
- 230000008569 process Effects 0.000 description 34
- 230000000694 effects Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片和覆盖所述鳍片底部的隔离材料层，以使所述鳍片具有目标高度，在鳍片上还形成有环绕所述鳍片的虚拟栅极介电层和虚拟栅极；步骤S2：执行LDD离子注入步骤，以形成LDD区域；步骤S3：去除所述核心区中的所述虚拟栅极和虚拟栅极介电层，以露出目标高度的所述鳍片；步骤S4：对所述核心区中露出的所述鳍片进行氧化，以在鳍片的表面形成氧化物；步骤S5：去除所述核心区中所述鳍片表面的所述氧化物，以减小所述鳍片的宽度。所述方法可以进一步提高器件的性能和良率。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经促进了三维设计如鳍片场效应晶体管(FinFET)的发展。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
其中，FinFET器件通常包括核心区和输入输出区，其中在器件制备过程中由于核心区和输入输出区需要形成不同的结构，其中，由于离子注入引起的损害，使LDD(轻掺杂漏)接触电阻具有更大的电阻值，成为影响增强FinFET性能的主要因素，为了降低LDD注入的接触电阻可以通过增加鳍片宽度的方法来释放LDD离子注入损坏，但是更大的鳍片宽度会恶化短沟道效应，因此鳍片宽度很难同时满足上述两种需求。
因此需要对目前所述半导体器件的制备方法进行改进，以消除所述问题，提供半导体器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片和覆盖所述鳍片底部的隔离材料层，以使所述鳍片具有目标高度，在所述鳍片上还形成有环绕所述鳍片的虚拟栅极介电层和虚拟栅极；
步骤S2：执行LDD离子注入步骤，以形成LDD区域；
步骤S3：去除所述核心区中的所述虚拟栅极和虚拟栅极介电层，以露出目标高度的所述鳍片；
步骤S4：对所述核心区中露出的所述鳍片进行氧化，以在所述鳍片的表面形成氧化物；
步骤S5：去除所述核心区中所述鳍片表面的所述氧化物，以减小所述鳍片的宽度。
可选地，在所述步骤S5之后还进一步包括：
步骤S6：去除所述输入输出区中的所述虚拟栅极；
步骤S7：在所述核心区的所述鳍片上以及所述输入输出区上的所述虚拟栅极介电层上形成高K介电层和覆盖层，以形成金属栅极。
可选地，所述步骤S1包括：
步骤S11：在所述核心区和所述输入输出区上形成若干鳍片；
步骤S12：在所述鳍片上形成衬垫氧化物层。
可选地，所述步骤S1还包括：
步骤S13：沉积隔离材料层，以覆盖所述鳍片；
步骤S14：回蚀刻所述隔离材料层，以露出部分所述鳍片至目标高度。
可选地，在所述步骤S1中选用原位水蒸气氧化的方法在所述鳍片的表面形成所述虚拟栅极介电层。
可选地，在所述步骤S1中，在形成所述虚拟栅极介电层之前还进一步包括对所述鳍片执行阈值电压离子注入的步骤。
可选地，所述步骤S2包括：
步骤S21：在所述虚拟栅极的侧壁上形成间隙壁并执行LDD离子注入；
步骤S22：在所述虚拟栅极的两侧外延生长半导体材料层，以形成抬升源漏；
步骤S23：在所隔离材料层、所述抬升源漏以及所述间隙壁上形成接触孔蚀刻停止层。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在问题，提供了一种半导体器件的制备方法，所述方法在首先在核心区和输入输出区上的鳍片上形成虚拟栅极介电层和虚拟栅极，然后进行LDD离子注入，以形成LDD扩展区，接着去除核心区的所述虚拟栅极和虚拟栅极介电层，以露出所述鳍片，然后对所述鳍片进行氧化物并剥离所述氧化物，以减小所述核心区中沟道区的所述鳍片宽度，在所述方法中在LDD离子注入过程中所述鳍片具有较大的宽度，并且在LDD之后减小所述鳍片的宽度，能够满足减小LDD离子注入接触电阻同时还能保证器件具有良好的短沟道效应，以进一步提高器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为本发明一具体地实施中所述半导体器件的制备过程示意图；
图2为本发明一具体地实施中所述半导体器件的制备过程示意图；
图3为本发明一具体地实施中所述半导体器件的制备过程示意图；
图4为本发明一具体地实施中所述半导体器件的制备过程示意图；
图5为本发明一具体地实施中所述半导体器件的制备过程示意图；
图6为本发明一具体地实施中所述半导体器件的制备过程示意图；
图7为本发明一具体地实施中所述半导体器件的制备过程示意图；
图8为本发明一具体地实施中所述半导体器件的制备过程示意图；
图9为本发明一具体地实施中所述半导体器件的制备过程示意图；
图10为本发明一具体地实施中所述半导体器件的制备过程示意图；
图11为本发明一具体地实施中所述半导体器件的制备过程示意图；
图12为本发明一具体地实施中所述半导体器件的制备过程示意图；
图13为本发明一具体地实施中所述半导体器件的制备过程示意图；
图14为本发明一具体地实施中所述半导体器件的制备的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种新的半导体器件的制备方法，下面结合附图对本发明所述方法作进一步的说明。
其中，图1-14为本发明一具体地实施中所述半导体器件的制备过程示意图。
首先，执行步骤101，提供半导体衬底101，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片102。
具体地，如图1所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中半导体衬底101选用硅。
其中所述半导体衬底包括核心区和输入输出区，以在后续的步骤中形成不同的元件。
接着在所述半导体衬底上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
然后，在半导体衬底上形成多个鳍片102。
其中，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
可选地，还可以在所述鳍片的侧壁上形成衬垫氧化物层103。
具体地，如图1所示，在该步骤中所述衬垫氧化物层103的形成方法可以通过加热氧化的方法，例如可以通过原位水蒸气氧化(ISSG)等方法，但是并不局限于所述示例，还可以选用本领域中常用的其他方法
其中，所述衬垫氧化物层103的厚度并不局限于某一数值范围，可以选用常规的厚度。
接着执行步骤102，沉积隔离材料层104，以覆盖所述鳍片结构并回蚀刻所述隔离材料层104，以露出部分所述鳍片至目标高度。
具体地，如图2所示，沉积隔离材料层104，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。
其中，隔离材料层的材料可以选择氧化物，但是并不局限于所述示例，在该实施例中选用HARP。
然后回蚀刻所述隔离材料层，至所述鳍片的目标高度，如图3所示。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片，如图3所示。
其中，所述隔离材料层的沉积方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种。
该步骤还进一步包括去除所述鳍片上的所述硬掩膜层的步骤，如图4所示。
接着执行步骤103，在所述输入输出区上的所述鳍片102上形成环绕所述鳍片的虚拟栅极介电层105和虚拟栅极108。
具体的，如图6所示，在该步骤中在所述输入输出区和所述核心区上的所述鳍片102上形成虚拟栅极介电层105，可选地，采用原位水蒸气氧化(In-Situ SteamGeneration，ISSG)原位水蒸汽氧化方法生长SiO2虚拟栅极介电层105。
可选地，在形成所述虚拟栅极介电层105之前还进一步包括对所述鳍片执行阈值电压离子注入的步骤，如图5所示。
然后沉积虚拟栅极材料层，所述栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述虚拟栅极介电层和栅极材料层，以形成环绕所述鳍片的虚拟栅极。具体地，在所述虚拟栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述虚拟栅极材料层，以在所述核心区和所述输入输出区形成虚拟栅极108。
接着执行步骤104，在所述虚拟栅极的侧壁上形成间隙壁并执行LDD离子注入。
具体地，如图7所示，所述方法还进一步包括在所述虚拟栅极的两侧形成偏移侧墙(offset spacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
其中，在栅极结构两侧形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述虚拟栅极两侧执行LDD离子注入步骤并活化。
可选地，在所述虚拟栅极的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
可选地，在所述输入输出区虚拟栅极两侧的所述半导体衬底中形成第一凹槽，可选地，所述第一凹槽为“∑”形凹槽，在该步骤中可以选用干法蚀刻所述第一源漏区，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF4 10-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。
接着，在所述第一凹槽中外延生长应力层，以形成源漏。
进一步，在本发明中所述应力层选择SiGe或SiC，在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
此外，所述方法还进一步包括形成接触孔蚀刻停止层的步骤，所述形成方法可以选用本领域常用的各种方法，在此不再赘述。
然后，沉积所述层间介电层107并平坦化，以填充所述虚拟栅极之间的间隙。
具体地，如图7所示，沉积层间介电层107并平坦化，平坦化所述对层间介电层至所述虚拟栅极的顶部。
其中，所述层间介电层可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层107可以选用SiO2，其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
执行步骤105，去除所述核心区中的所述虚拟栅极108。
具体地，如图8所示，去除所述虚拟栅极，形成沟槽。所述去除的方法可以是光刻和蚀刻。在蚀刻过程中所用的气体包括HBr，其作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。
例如在所述输入输出区上形成保护层，以覆盖所述输入输出区中的虚拟栅极108，然后蚀刻去除所述核心区中的所述虚拟栅极108。
执行步骤106，去除所述核心区中的所述虚拟栅极介电层105。
具体地，如图9所示，虚拟栅极介电层105，所述去除的方法可以是光刻和蚀刻。
在蚀刻过程中所用的气体包括HBr，其作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。
执行步骤107，对所述核心区中露出的所述鳍片进行氧化，以在所述鳍片表面形成氧化物层109。
具体地，如图10所示，所述核心区中露出的所述鳍片进行高温氧化，以在所述鳍片表面形成氧化物层109，其中，所述氧化物层109的厚度可以根据需要进行选择。
其中，所述氧化的温度和时间并不局限于某一数值范围，可以根据所述氧化物层109的厚度进行选择。
执行步骤108，剥离所述核心区中所述鳍片表面的所述氧化物，以减小所述鳍片的宽度。
具体地，如图11所示，去除所述核心区中所述鳍片表面的所述氧化物，以减小所述鳍片的宽度，进而形成上窄下宽的台阶形结构。
其中在本发明中首先制备宽度较宽的鳍片，进而执行LDD离子注入，以形成LDD扩展区，接着去除核心区的所述虚拟栅极和虚拟栅极介电层，以露出所述鳍片，然后对所述鳍片进行氧化物并剥离所述氧化物，以减小所述核心区中沟道区的所述鳍片宽度，通过所述方法可以保证在LDD离子注入过程中所述鳍片具有较大的宽度，并且在LDD之后减小所述鳍片的宽度，能够满足减小LDD离子注入接触电阻同时还能保证器件具有良好的短沟道效应，以进一步提高器件的性能和良率。
执行步骤109，去除所述输入输出区中的所述虚拟栅极和所述虚拟栅极介电层。
具体地，如图12所示；在该步骤中选用SiCoNi制程的方法全面去除所述虚拟栅极和所述虚拟栅极介电层105，以露出所述半导体衬底。
在该步骤中选用DHF去除所述输入输出区中的虚拟栅极和所述虚拟栅极介电层105。
执行步骤110，在所述虚拟开口中形成界面层和高K介电层108。
具体地，如图13所示，首先在所述虚拟开口中沉积高K介电层108，其中所述高K介电层可以选用本领域常用的介电材料，例如在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。形成所述高K介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
在本发明的实施例中，在凹槽中形成Hf02介电层，其厚度为15到60埃。
然后在高K介电层上形成覆盖层109，所述覆盖层可以选用TiN，进一步，还可以在所述覆盖层上形成扩散阻挡层，可以是TaN层或AlN层。在本发明的一个实施例中，在CVD反应腔中进行所述TaN层或AlN层的沉积，所选择的工艺条件包括压强为1-100乇，温度为500-1000摄氏度。所沉积的TaN层或AlN层具有10-50埃的厚度。
最后形成导电层，所述导电层可以是铝层，也可以是铜或钨层。在本发明的一个实施例中使用Al形成所述导电层，可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在问题，提供了一种半导体器件的制备方法，所述方法在首先在核心区和输入输出区上的鳍片上形成虚拟栅极介电层和虚拟栅极，然后进行LDD离子注入，以形成LDD扩展区，接着去除核心区的所述虚拟栅极和虚拟栅极介电层，以露出所述鳍片，然后对所述鳍片进行氧化物并剥离所述氧化物，以减小所述核心区中沟道区的所述鳍片宽度，在所述方法中在LDD离子注入过程中所述鳍片具有较大的宽度，并且在LDD之后减小所述鳍片的宽度，能够满足减小LDD离子注入接触电阻同时还能保证器件具有良好的短沟道效应，以进一步提高器件的性能和良率。
参照图14，其中示出了本发明制备所述半导体器件的工艺流程图，用于简要示出整个制造工艺的流程，包括以下步骤：
步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片和覆盖所述鳍片底部的隔离材料层，以使所述鳍片具有目标高度，在所述鳍片上还形成有环绕所述鳍片的虚拟栅极介电层和虚拟栅极；
步骤S2：执行LDD离子注入步骤，以形成LDD区域；
步骤S3：去除所述核心区中的所述虚拟栅极和虚拟栅极介电层，以露出目标高度的所述鳍片；
步骤S4：对所述核心区中露出的所述鳍片进行氧化，以在所述鳍片的表面形成氧化物；
步骤S5：去除所述核心区中所述鳍片表面的所述氧化物，以减小所述鳍片的宽度。
实施例二
本发明还提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制备。
所述半导体器件包括半导体衬底101，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该实施例中半导体衬底101选用硅。
其中所述半导体衬底包括核心区域和输入输出区域，以在后续的步骤中形成不同的器件。
在半导体衬底上形成有多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
其中，在所述核心区中所述鳍片在离子注入之前具有较大宽度，在离子注入之后对所述鳍片进行氧化物并剥离所述氧化物，以减小所述核心区中沟道区的所述鳍片宽度，所述鳍片具有台阶形结构。
所述半导体器件还进一步包括环绕所述鳍片设置的金属栅极结构，所述金属栅结构的侧壁上形成有偏移侧壁和间隙壁。
所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
在所形成的偏移侧墙上形成有间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
在所述栅极结构的两侧形成有抬升源漏。
所述栅极结构包括界面层、高K介电层和覆盖层，例如在所述界面层上形成有高K介电层108。其中所述高K介电层可以选用本领域常用的介电材料，例如在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。形成所述高K介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
在高K介电层上形成有覆盖层109，所述覆盖层可以选用TiN，进一步，还可以在所述覆盖层上形成有扩散阻挡层，可以是TaN层或AlN层。在本发明的一个实施例中，在CVD反应腔中进行所述TaN层或AlN层的沉积，所选择的工艺条件包括压强为1-100乇，温度为500-1000摄氏度。所沉积的TaN层或AlN层具有10-50埃的厚度。
最后形成有导电层，所述导电层可以是铝层，也可以是铜或钨层。在本发明的一个实施例中使用Al形成所述导电层，可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。
本发明所述方法中在形成金属栅极时在LDD离子注入过程中所述鳍片具有较大的宽度，并且在LDD之后减小所述鳍片的宽度，能够满足减小LDD离子注入接触电阻同时还能保证器件具有良好的短沟道效应，以进一步提高器件的性能和良率。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片和覆盖所述鳍片底部的隔离材料层，以使所述鳍片具有目标高度，在所述鳍片上还形成有环绕所述鳍片的虚拟栅极介电层和虚拟栅极；
步骤S2：执行LDD离子注入步骤，以形成LDD区域；
步骤S3：去除所述核心区中的所述虚拟栅极和虚拟栅极介电层，以露出目标高度的所述鳍片；
步骤S4：对所述核心区中露出的所述鳍片进行氧化，以在所述鳍片的表面形成氧化物；
步骤S5：去除所述核心区中所述鳍片表面的所述氧化物，以减小所述鳍片的宽度。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S5之后还进一步包括：
步骤S6：去除所述输入输出区中的所述虚拟栅极；
步骤S7：在所述核心区的所述鳍片上以及所述输入输出区上的所述虚拟栅极介电层上形成高K介电层和覆盖层，以形成金属栅极。
3.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：
步骤S11：在所述核心区和所述输入输出区上形成若干鳍片；
步骤S12：在所述鳍片上形成衬垫氧化物层。
4.根据权利要求3所述的方法，其特征在于，所述步骤S1还包括：
步骤S13：沉积隔离材料层，以覆盖所述鳍片；
步骤S14：回蚀刻所述隔离材料层，以露出部分所述鳍片至目标高度。
5.根据权利要求1所述的方法，其特征在于，在所述步骤S1中选用原位水蒸气氧化的方法在所述鳍片的表面形成所述虚拟栅极介电层。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，在形成所述虚拟栅极介电层之前还进一步包括对所述鳍片执行阈值电压离子注入的步骤。
7.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：
步骤S21：在所述虚拟栅极的侧壁上形成间隙壁并执行LDD离子注入；
步骤S22：在所述虚拟栅极的两侧外延生长半导体材料层，以形成抬升源漏；
步骤S23：在所述隔离材料层、所述抬升源漏以及所述间隙壁上形成接触孔蚀刻停止层。
8.一种基于权利要求1至7之一所述的方法制备得到的半导体器件。
9.一种电子装置，包括权利要求8所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510979120.5A CN106910686B (zh) | 2015-12-23 | 2015-12-23 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510979120.5A CN106910686B (zh) | 2015-12-23 | 2015-12-23 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106910686A CN106910686A (zh) | 2017-06-30 |
| CN106910686B true CN106910686B (zh) | 2019-12-10 |
Family
ID=59200160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510979120.5A Active CN106910686B (zh) | 2015-12-23 | 2015-12-23 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106910686B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210202321A1 (en) * | 2019-12-30 | 2021-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | High Voltage Devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449753B2 (en) * | 2006-04-10 | 2008-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Write margin improvement for SRAM cells with SiGe stressors |
| CN103187277B (zh) * | 2011-12-28 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103295899B (zh) * | 2012-02-27 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件制造方法 |
| CN103681329B (zh) * | 2012-09-10 | 2017-07-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20150008538A1 (en) * | 2013-07-02 | 2015-01-08 | Texas Instruments Incorporated | Partially recessed channel core transistors in replacement gate flow |
| US9214513B2 (en) * | 2014-02-13 | 2015-12-15 | Taiwan Semiconductor Manufacturing Company Limited | Fin structure and method for forming the same |
-
2015
- 2015-12-23 CN CN201510979120.5A patent/CN106910686B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106910686A (zh) | 2017-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11682697B2 (en) | Fin recess last process for FinFET fabrication | |
| US10978352B2 (en) | FinFET device | |
| US8900956B2 (en) | Method of dual EPI process for semiconductor device | |
| US10685889B2 (en) | Semiconductor structures and fabrication methods thereof | |
| US8889497B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US9601335B2 (en) | Trench formation for dielectric filled cut region | |
| US20170133489A1 (en) | Semiconductor structures and fabrication methods thereof | |
| KR101808919B1 (ko) | 도핑된 격리 절연 층을 갖는 finfet을 제조하기 위한 방법 | |
| CN109148278B (zh) | 半导体结构及其形成方法 | |
| US20150014808A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN106910686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107978563B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106409765B (zh) | 半导体结构及其形成方法 | |
| CN109309048B (zh) | 半导体结构及其形成方法 | |
| CN106558610A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601684B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN109087890B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107689330B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107623034B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107785259B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN114242589A (zh) | 半导体结构的形成方法 | |
| CN115602632A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |